Known Good Stack

3 秒看懂

Known Good Stack（KGS）是先进封装流程中的一个中间测试单元。它是在将多个已知合格芯片（KGD）通过 2.5D/3D 封装堆叠、完成芯片间互连后，在形成完整封装成品前插入的一轮质量闸门测试。其核心目的只有一个：在投入最昂贵的最终封装材料与工序之前，尽早筛除互连缺陷，避免让价值数千美元的多芯片堆叠体带着隐藏缺陷流入最终测试，从而大幅降低整体制造成本和良率损失风险。

3 分钟产业解释

想象一个极端场景：你手上有 5 块价值连城的精密积木——1 颗售价数千美元的 GPU 晶粒和 4 颗 HBM 高带宽存储晶粒。每一块积木本身都已通过严格的“来料检验”，被认定为已知合格件（Known Good Die，KGD）。你现在需要把它们拼装在一个硅中介层上，用肉眼几乎看不见的微凸点将它们精确连接。拼装过程中，只要有一个连接点出现微米级的错位、断裂或阻抗异常，整个组件就会功能失效。

如果等到城堡完全建好——即完成所有封装、加上有机基板、打完塑封、变成一颗成品芯片——再通电测试，一旦失败，你损失的不仅是这 5 块昂贵积木，还包括后续全部的基板、封装材料和工序成本。

KGS 就相当于在骨架刚搭好、屋顶尚未封盖的时候进行一次功能检查。工程师对这个“半成品堆叠体”施加电信号，验证 GPU 与 HBM 之间、HBM 堆叠内部的互连是否完好，高速通道的链路质量是否达标。通过了 KGS，这个组件才被批准进入后续与封装基板的连接和塑封流程。如果失败，报废的成本被限定在先前的封装步骤和材料上，核心的 KGD 有时还能回收利用。

在 AI 芯片大爆发的 2024—2025 年，这一环节的意义被放大到产业级别：任何一颗采用 HBM 的高端训练芯片都必须经历 KGS 测试，它是先进封装产能的隐含约束条件。

15 分钟专家深入

KGS 的本质是异构集成时代良率管理与成本隔离的制度化解决方案。随着 Chiplet 架构成为高性能芯片的主流范式，一颗芯片由多个不同工艺节点、不同功能、来自不同供应商的小芯片组成，这带来了两个严峻挑战：

其一，封装良率不等于芯片良率。 即便每个 KGD 在来料时的晶圆测试（CP）良率都高达 99% 以上，当 5 颗裸晶通过微凸点键合到一个硅中介层上时，互连步骤本身会引入新的缺陷源——微凸点空洞、桥接短路、TSV 开路、底部填充不完全等。若没有中间测试，封装步骤的良率损失会直接与昂贵的 KGD 损失叠加。

其二，故障定位需要“灰盒”而不是“黑盒”。 如果一个成品芯片在最终测试中失败，工程师很难快速判断问题到底出在裸晶本身、微凸点互连、硅中介层的 RDL、C4 凸点、有机基板还是塑封应力损伤。KGS 将测试点前置，把整个流程切分为“前段封装互连”和“后段封装组装”两个独立可测的阶段，使得故障能够被精准定位到具体环节，为工艺快速改善提供数据支撑。

KGS 形成的时间节点通常位于：完成硅中介层上所有芯片的贴装与微凸点连接、完成底部填充之后，但在将整个堆叠体通过 C4 凸点焊接到有机封装基板之前。在 3D 堆叠路线中（如混合键合工艺），KGS 测试点可能插在芯片-晶圆键合完成之后、晶圆减薄和后续堆叠之前，形成多层级的 KGS 检测策略。

技术原理

KGS 测试的技术本质是：在一个不具备标准外部引脚的准裸片堆叠体上，进行系统级电气互连验证。

1. 结构位置与封装流程（以 2.5D CoWoS-S 为典型参照）：

[最终测试 FT] ← [KGS 测试点] ← [微凸点键合 + 底部填充] ← [来料 KGD 验证]
      ↑                ↑                  ↑                   ↑
 与有机基板连接    硅中介层 + RDL      GPU / HBM 贴装       CP 测试通过
 (C4 凸点)       + 多芯片堆叠体        到硅中介层         各裸晶合格

在上述流程中：

• 来料阶段：GPU 和 HBM 裸晶已完成晶圆级测试（CP），确保 KGD 身份。
• 前段封装：KGD 通过微凸点（μ-bump）键合到硅中介层上，硅中介层内部通过 TSV 和 RDL 完成芯片间的扇出互连布线。
• KGS 测试点：“硅中介层 + GPU + HBM”的堆叠体固化为一个可测单元，此时进行电气测试。
• 后段封装：通过 KGS 的堆叠体被翻转，采用 C4 凸点焊接至有机封装基板（Substrate），再完成塑封、植球等步骤，形成最终成型的 BGA/LGA 封装件。

2. 测试内容的关键层级：

KGS 测试主要覆盖三类检测对象：

• 供电网络完整性：检查电源和地网络是否存在异常低阻抗（短路）或高阻抗（开路），验证供电分配网络（PDN）在堆叠体内没有键合缺陷。
• 芯片间互连的高速信号质量：包括但不限于微凸点链路的开/短路检测、HBM PHY 接口的通道眼图与误码率（BER）测试、UCIe/BoW 等 Chiplet 标准接口的链路训练及功能验证。
• 基础逻辑功能：通过内建自测试（BIST）或边界扫描链路，验证各芯片能正常启动并与相邻芯片建立通信，确保堆叠体的核心架构功能正常。

3. 技术挑战与使能技术：

KGS 测试的最大挑战是“没有引脚可扎”。堆叠体上裸露的是微米级的微凸点或 TSV 顶端，传统的弹簧探针卡无法直接接触。行业依赖三条技术路径：

• 专用测试焊盘（Test Pad）：在硅中介层设计阶段预留大尺寸测试焊盘，供探针卡直接接触，但会增加面积开销。
• DFT 架构（IEEE 1149.1/1687/ijTAG）：通过芯片内部嵌入的边界扫描链和测试访问端口（TAP），用少量测试引脚串行访问整个堆叠体的内部互连网络。这是当前最主流、扩展性最强的方案。
• 探针卡和接口板创新：采用 MEMS 微探针或垂直探针阵列，以极细间距（<40 μm）接触微凸点阵列，同时匹配堆叠体的热膨胀系数以保证高温测试的接触可靠性。

关键参数

KGS 测试的工程水平和经济性，由以下核心参数界定：

技术路线

KGS 并非单一标准流程，其实现方式随封装架构的演进呈现多层次的分化。截至 2025 年，主要路径如下：

技术路线对比小结：随着连接间距从微凸点（~40 μm）缩小到混合键合（<10 μm），KGS 测试的物理访问难度呈指数级增加，对 DFT 和测试接口的依赖度从“可选辅助”升级为“唯一可行方案”。这意味着领先封装工艺的测试可及性设计已成为产品和工艺共同开发的前置约束条件。

上游

KGS 产业的上游由三类关键供给方构成，直接影响 KGS 的产能、成本和测试能力上限：

1. 已知合格芯片（KGD）供应商：

• 晶圆代工厂：台积电（N5/N4P/N3E 等先进逻辑工艺）、三星（4LPP+/SF3），负责 GPU/ASIC 类大算力芯片的晶圆制造与初测。KGD 自身的良率水平和内嵌 DFT 模块的质量，是 KGS 测试的起点。
• 存储原厂：SK 海力士、三星、美光，为 HBM 堆叠提供已在晶圆级完成全面测试的存储裸晶。以 2024—2025 年 HBM3E 出货态势看，SK 海力士是主力，三星与美光相继进入关键客户的供应链验证（来源：TrendForce，2024 年）。

2. 封装材料与中介层：

• 硅中介层及 RDL 材料：包括高纯度硅晶圆（用作中介层基材）、介质层材料、铜电镀化学品。硅中介层产能是 2.5D 路线的核心约束，台积电在 2024 年持续扩张其硅中介层产能（具体扩产数字见“市场规模”一节）。
• 微凸点/ C4 凸点材料：铜柱焊料（Cu pillar with solder cap）、混合键合所需的超平坦铜界面等。
• 底部填充胶：用于缓冲芯片与中介层之间的热应力，其流动性、固化特性和热稳定性直接影响互连可靠性。

3. 测试设备与接口：

• ATE 设备供应商：爱德万测试（Advantest V93000 系列）、泰瑞达（Teradyne UltraFLEX 系列），构成全球高端 ATE 的双寡头格局。2024 年 AI/HPC 测试需求拉动两家公司订单强劲增长（来源：各公司 2024 财年 Q3 财报及管理层表述，具体数字此处不列）。
• 探针卡及测试接口板制造商：FormFactor、Technoprobe 等，提供面向细间距微凸点、支持高并行度测试的 MEMS 探针卡。KGS 探针卡的单套售价可达数十万美元，且为消耗品。
• DFT EDA 工具供应商：新思科技（Synopsys）、楷登（Cadence）提供的 DFT 设计工具，决定芯片本身的测试架构是否支持高效 KGS。

下游

KGS 测试的最终需求来自芯片设计公司和系统厂商，它们的架构选择直接驱动 KGS 的技术路线和需求强度：

1. AI/HPC 芯片设计公司（核心需求方）：

• 英伟达：B200/GB200 系列采用 CoWoS-L 封装（来源：英伟达 GTC 2024），单颗芯片搭载 8 个 HBM3E 堆叠，KGS 测试复杂度与测试时间均大幅上升。
• AMD：Instinct MI300X 系列采用台积电 SoIC 3D 堆叠 + CoWoS 2.5D 组合封装（来源：AMD 2023 年 Advancing AI 发布会），内部包含多层 KGS 测试点。
• 博通、Marvell 等定制 ASIC 厂商：为云厂商（谷歌、Meta、亚马逊）提供定制化 AI 加速芯片，均采用类似先进封装架构，需配套 KGS 流程。
• 华为海思：昇腾系列 AI 处理器采用先进封装，KGS 为必经环节（具体封装方案及合作伙伴见公开资料，此处不展开）。

2. 云服务与数据中心厂商（间接受益方）： 这些厂商自研芯片（如谷歌 TPU、亚马逊 Trainium、微软 Maia）均外包至先进封装生态，其量产交付节奏受 KGS 测试产能的间接约束。

3. 国防与航空航天的抗辐射计算（公开资料未见具体产品 KGS 规格，定性分析高度依赖异构集成封装的可靠性验证）。

受益公司

以下分类列举在 KGS 价值链条中占据关键位置的上市公司（均为公开可查的行业参与者，不构成任何投资建议）：

市场规模

由于 KGS 并非独立产品而是嵌入先进封装流程中的测试环节，没有直接的开源市场规模统计。以下从两个相关联的可量化维度提供参考尺度。

维度一：先进封装市场总体量

• Yole Group 于 2024 年发布报告，估算 2023 年全球先进封装市场规模约为 378 亿美元，预计 2029 年将增长至 695 亿美元，年复合增长率约 10.7%（来源：Yole Intelligence，《先进封装行业状况》2024 版）。
• 其中，2.5D/3D 硅中介层和扇出封装为代表的平台是 AI/HPC 芯片的核心载体，增速显著高于先进封装大盘。TrendForce 估算，2024 年台积电 CoWoS 总产能约为 35 万—38 万片等效晶圆（以 12 英寸计），2025 年规划扩增至 65 万片以上（来源：TrendForce 先进封装洞察，2024 年）。

维度二：KGS 测试的隐性市场规模推算

基于以下假设可做一个粗略的维度估算：

• 假设 2024 年全球以 CoWoS/类似工艺出货的 AI/HPC 封装组件数量约为 500 万—600 万颗（行业公开信息交叉推算，非精确数据）。
• 每颗组件平均 KGS 测试成本为 150—400 美元（依测试复杂度不同）。
• 推算 KGS 测试直接相关的设备、服务、接口消耗市场规模在 2024 年约 7.5 亿—24 亿美元的量级区间（公开资料未见精确值，上述为基于成本模型的推演）。随着出货颗数增长和测试复杂度提升，该隐性市场的复合增速有望与 AI 加速器出货量同步（>30% CAGR，2024—2027 年，来源：多家投行对 AI 芯片市场的综合估算）。

玩家对比

风险

1. 先进封装技术路线切换风险：若混合键合（Hybrid Bonding）等无微凸点技术在 2026 年后加速渗透，现有的探针卡和测试接口方案可能面临重构。布局于微凸点测试的资产和设备存在技术过时风险，需关注各厂商的研发方向能否平滑过渡。

2. 产能过度集中风险：2024—2025 年，AI 芯片的 CoWoS 及 KGS 测试产能高度集中于台积电一家，地缘政治（台海局势）、自然灾害（地震）、电力供应等系统风险构成了全球 AI 芯片供应链的脆弱环节。

3. 测试成本膨胀风险：随着每颗芯片堆叠的 HBM 数量从 6—8 颗向 12 颗演进，KGS 测试时间、数据量和探针接口数同步增长。若 DFT 架构的并行测试效率无法同等幅度提升，KGS 测试成本在总封装成本中的占比可能从当前的 ~10% 攀升至 15%—20%（产业调研定性讨论，非精确预测），侵蚀先进封装的经济性。

4. 供应链“灰犀牛”风险：高端 ATE 设备和 MEMS 探针卡的交货周期长（部分 > 6 个月，2024 年行业一般经验），若需求量短期爆发，可能成为比封装厂房建设更难快速扩张的瓶颈环节。

5. KGD 质量波动风险：HBM 原厂若在晶圆级测试中漏检某些新型随机缺陷，这些“漏网” KGD 将导致 KGS 良率系统性地下降，打乱整个封装和测试的成本模型。此风险在 HBM3E 12-Hi 等更高堆叠层级被放大。

误读纠偏

• 误读 1：“KGS 等同于 CoWoS。”

  • 事实：CoWoS 是台积电的 2.5D 封装品牌名称，是一种产品技术。KGS 是封装流程里一个通用质量控制阶段的名称，是一种流程概念。日月光 FoCoS、英特尔 EMIB、三星 I-Cube 的封装流程中同样存在 KGS 步骤，只是业界不一定统一使用该缩写。可以近似理解：所有 2.5D/3D 先进封装都必须经历“类 KGS”测试点，但不是只有 CoWoS 才有 KGS。

• 误读 2：“KGS 测试完全可以交给 OSAT 做，晶圆厂不用管。”

  • 事实：以 2024—2025 年最前沿的 AI 芯片为例，封装正由晶圆厂主导的“前段封装”和 OSAT 负责的“后段封装”逐步向晶圆厂内部全流程一体化收束。台积电的 CoWoS 流程中，KGS 测试与其硅中介层制造、微凸点键合深度绑定在同一厂区，这是为了保证良率反馈的即时性。OSAT 在非台积电路线和次高端封装上仍然活跃，但最前沿的 KGS 环节正脱离传统 OSAT 外包模型。

• 误读 3：“KGS 测试通过了，芯片就是好的。”

  • 事实：KGS 测试主要覆盖电气互连和基础功能，无法模拟最终封装后的机械应力分布、长期热循环老化、以及塑封后可能引入的微裂纹或界面分层。最终测试（FT）和系统级测试（SLT）仍然是不可省略的关卡。KGS 是成本优化策略，不是质量绝对保证。

• 误读 4：“KGS 这个叫法是行业统一标准。”

  • 事实：Known Good Stack 是产业和学术文献中相对通用的描述性术语，不同公司可能使用内部命名，如“中介层测试”“堆叠测试”“前段互连测试”等。其统一的是测试功能逻辑，而非名称本身。

最新事件

截至 2025 年 7 月，围绕 KGS 测试领域的最新产业动态（来源：公开报道、公司官方新闻）：

• 2025 年 6 月：台积电在 2025 年度技术研讨会上披露，其 CoWoS-L 封装（用于英伟达 Blackwell Ultra 等平台）已实现稳定的量产良率，并暗示 KGS 测试阶段贡献了关键良率陡升。未公布具体 KGS 良率数字。
• 2025 年 4 月：爱德万测试发布针对 3D 堆叠的下一代测试平台，强调支持更高并行度的 KGS 和 SLT 测试，能缩短 HBM 相关互连测试时间约 30%（来源：爱德万测试新闻稿）。
• 2025 年 3 月：日月光宣布扩充其台湾先进封装基地的 2.5D 测试产能，同步新增 KGS 专用测试区，以满足美系客户 AI 加速器的订单需求（来源：日月光投控 2025 年 Q1 法说会简报）。
• 2025 年 1 月：Yole Group 更新先进封装路线图报告，指出混合键合的大规模量产将催生“无微凸点 KGS”测试方案，DFT 和光学预对准检测将成为主要测试手段（来源：Yole Group，2025 年 1 月报告摘要，公开信息）。

跟踪指标

要持续跟踪 KGS 相关的产业动态和景气度，推荐关注以下高频指标和数据源：

信源

• 行业报告：Yole Group 先进封装系列年度报告（2023、2024）；TrendForce 集邦咨询先进封装洞察、HBM 市场追踪。
• 技术会议文献：IEEE ECTC（电子元件与技术大会）、IEEE ITC（国际测试大会）历年论文，涉及 2.5D/3D 封装测试、DFT 设计；Semicon Taiwan、台积电技术研讨会公开演讲材料。
• 公司公开披露：台积电季度法说会记录及年度报告（特别注明 2024Q2—2025Q2 数据）；日月光投控、安靠季度财报与法说会简报；爱德万测试、泰瑞达、FormFactor 季度财报与简报；英伟达、AMD、SK 海力士、美光、三星的官方发布及投资者材料。
• 来源标注说明：本页所有产业数据已逐处标注来源类型和年份，未标注的定性描述为行业公认技术知识。涉及具体公司营收、份额、产能的数字凡未标注特定机构来源，均为该公司自身公开披露口径。“公开资料未见”表示在该公司所有可查的公开公告、法说会记录和年报中无此具体数据。