Known Good Stack
3 秒看懂
Known Good Stack（KGS）是先進封裝流程中的一個中間測試單元。它是在將多個已知合格晶片（KGD）通過 2.5D/3D 封裝堆疊、完成晶片間互連後，在形成完整封裝成品前插入的一輪質量閘門測試。其核心目的只有一個：在投入最昂貴的最終封裝材料與工序之前，儘早篩除互連缺陷，避免讓價值數千美元的多晶片堆疊體帶著隱藏缺陷流入最終測試，從而大幅降低整體制造成本和良率損失風險。
3 分鐘產業解釋
想像一個極端場景：你手上有 5 塊價值連城的精密積木——1 顆售價數千美元的 GPU 晶粒和 4 顆 HBM 高頻寬儲存晶粒。每一塊積木本身都已通過嚴格的“來料檢驗”，被認定為已知合格件（Known Good Die，KGD）。你現在需要把它們拼裝在一個矽中介層上，用肉眼幾乎看不見的微凸點將它們精確連線。拼裝過程中，只要有一個連線點出現微米級的錯位、斷裂或阻抗異常，整個元件就會功能失效。
如果等到城堡完全建好——即完成所有封裝、加上有機基板、打完塑封、變成一顆成品晶片——再通電測試，一旦失敗，你損失的不僅是這 5 塊昂貴積木，還包括後續全部的基板、封裝材料和工序成本。
KGS 就相當於在骨架剛搭好、屋頂尚未封蓋的時候進行一次功能檢查。工程師對這個“半成品堆疊體”施加電訊號，驗證 GPU 與 HBM 之間、HBM 堆疊內部的互連是否完好，高速通道的鏈路質量是否達標。通過了 KGS，這個元件才被批准進入後續與封裝基板的連線和塑封流程。如果失敗，報廢的成本被限定在先前的封裝步驟和材料上，核心的 KGD 有時還能回收利用。
在 AI 晶片大爆發的 2024—2025 年，這一環節的意義被放大到產業級別：任何一顆採用 HBM 的高階訓練晶片都必須經歷 KGS 測試，它是先進封裝產能的隱含約束條件。
15 分鐘專家深入
KGS 的本質是異構整合時代良率管理與成本隔離的制度化解決方案。隨著 Chiplet 架構成為高效能晶片的主流範式，一顆晶片由多個不同工藝節點、不同功能、來自不同供應商的小晶片組成，這帶來了兩個嚴峻挑戰：
其一，封裝良率不等於晶片良率。 即便每個 KGD 在來料時的晶圓測試（CP）良率都高達 99% 以上，當 5 顆裸晶通過微凸點鍵合到一個矽中介層上時，互連步驟本身會引入新的缺陷源——微凸點空洞、橋接短路、TSV 開路、底部填充不完全等。若沒有中間測試，封裝步驟的良率損失會直接與昂貴的 KGD 損失疊加。
其二，故障定位需要“灰盒”而不是“黑盒”。 如果一個成品晶片在最終測試中失敗，工程師很難快速判斷問題到底出在裸晶本身、微凸點互連、矽中介層的 RDL、C4 凸點、有機基板還是塑封應力損傷。KGS 將測試點前置，把整個流程切分為“前段封裝互連”和“後段封裝組裝”兩個獨立可測的階段，使得故障能夠被精準定位到具體環節，為工藝快速改善提供資料支撐。
KGS 形成的時間節點通常位於：完成矽中介層上所有晶片的貼裝與微凸點連線、完成底部填充之後，但在將整個堆疊體通過 C4 凸點焊接到有機封裝基板之前。在 3D 堆疊路線中（如混合鍵合工藝），KGS 測試點可能插在晶片-晶圓鍵合完成之後、晶圓減薄和後續堆疊之前，形成多層級的 KGS 檢測策略。
技術原理
KGS 測試的技術本質是：在一個不具備標準外部引腳的準裸片堆疊體上，進行系統級電氣互連驗證。
1. 結構位置與封裝流程（以 2.5D CoWoS-S 為典型參照）：
[最終測試 FT] ← [KGS 測試點] ← [微凸點鍵合 + 底部填充] ← [來料 KGD 驗證]
↑ ↑ ↑ ↑
與有機基板連線 矽中介層 + RDL GPU / HBM 貼裝 CP 測試通過
(C4 凸點) + 多晶片堆疊體 到矽中介層 各裸晶合格在上述流程中：
- 來料階段：GPU 和 HBM 裸晶已完成晶圓級測試（CP），確保 KGD 身份。
- 前段封裝：KGD 通過微凸點（μ-bump）鍵合到矽中介層上，矽中介層內部通過 TSV 和 RDL 完成晶片間的扇出互連佈線。
- KGS 測試點：“矽中介層 + GPU + HBM”的堆疊體固化為一個可測單元，此時進行電氣測試。
- 後段封裝：通過 KGS 的堆疊體被翻轉，採用 C4 凸點焊接至有機封裝基板（Substrate），再完成塑封、植球等步驟，形成最終成型的 BGA/LGA 封裝件。
2. 測試內容的關鍵層級：
KGS 測試主要覆蓋三類檢測物件：
- 供電網路完整性：檢查電源和地網路是否存在異常低阻抗（短路）或高阻抗（開路），驗證供電分配網路（PDN）在堆疊體內沒有鍵合缺陷。
- 晶片間互連的高速訊號質量：包括但不限於微凸點鏈路的開/短路檢測、HBM PHY 介面的通道眼圖與誤位元速率（BER）測試、UCIe/BoW 等 Chiplet 標準介面的鏈路訓練及功能驗證。
- 基礎邏輯功能：通過內建自測試（BIST）或邊界掃描鏈路，驗證各晶片能正常啟動並與相鄰晶片建立通訊，確保堆疊體的核心架構功能正常。
3. 技術挑戰與使能技術：
KGS 測試的最大挑戰是“沒有引腳可扎”。堆疊體上裸露的是微米級的微凸點或 TSV 頂端，傳統的彈簧探針卡無法直接接觸。行業依賴三條技術路徑：
- 專用測試焊盤（Test Pad）：在矽中介層設計階段預留大尺寸測試焊盤，供探針卡直接接觸，但會增加面積開銷。
- DFT 架構（IEEE 1149.1/1687/ijTAG）：通過晶片內部嵌入的邊界掃描鏈和測試訪問埠（TAP），用少量測試引腳序列訪問整個堆疊體的內部互連網路。這是當前最主流、擴充套件性最強的方案。
- 探針卡和介面板創新：採用 MEMS 微探針或垂直探針陣列，以極細間距（<40 μm）接觸微凸點陣列，同時匹配堆疊體的熱膨脹係數以保證高溫測試的接觸可靠性。
關鍵引數
KGS 測試的工程水平和經濟性，由以下核心引數界定：
| 引數 | 定義 | 行業對標要求（2024—2025 年） |
|---|---|---|
| KGS 測試良率 | KGS 階段通過測試的堆疊體數量佔比。 | 台積電在其 2024 年技術研討會揭露，CoWoS 成熟工藝的整體良率已超過 98%，但未單獨揭露 KGS 階段良率。行業目標是將此環節良率推向 99.5% 以上。 |
| KGS 測試覆蓋率 | 測試向量能檢出的缺陷型別佔所有可能互連缺陷的比例。 | 高階 AI 晶片要求 > 99% 的互連故障覆蓋率，需藉助完善的 DFT 架構和高速 BIST 實現。 |
| KGS 測試時間 | 單顆堆疊體的平均測試時長。 | 因堆疊複雜度而異。一顆搭載 8 個 HBM 堆疊和 1 顆 GPU 的 CoWoS 元件，KGS 測試時間通常在 10—30 分鐘（2024 年行業專家估算）。測試時間是產能計算的關鍵因子。 |
| KGS 測試成本佔比 | KGS 測試成本佔整個封裝流程總成本的比例。 | 行業估算約 5%—15%（來源：封裝測試產業調研，基於 2023 年成本模型估算），取決於測試時間、探針卡消耗和 ATE 機時費用。 |
| 封裝整體良率 | 最終成品良率。 | 可由 KGS 良率 × 後段封裝步驟良率近似推算。KGS 良率每提升 1 個百分點，成品廢品率可等比例下降。 |
技術路線
KGS 並非單一標準流程，其實現方式隨封裝架構的演進呈現多層次的分化。截至 2025 年，主要路徑如下：
| 技術路線 | 封裝特徵 | KGS 測試插入點 | 代表工藝 | 測試難度等級 |
|---|---|---|---|---|
| 2.5D 矽中介層路線 | 多晶片並列貼裝於矽中介層，通過微凸點互連 | 中介層鍵合後、C4 基板連線前 | 台積電 CoWoS-S/R/L、日月光 FoCoS-Bridge | 中高 |
| 扇出型封裝路線 | 晶片埋入模塑膠，通過 RDL 重建扇出互連 | RDL 完成、晶片互連形成後 | 台積電 InFO-oS | 中等 |
| 3D 邏輯-儲存堆疊路線 | 邏輯層與儲存層通過 TSV + 微凸點垂直堆疊 | 每層鍵合後或關鍵堆疊層完成時 | 三星 X-Cube | 高 |
| 3D 混合鍵合路線 | 晶片面對面以銅對銅直接鍵合，無微凸點 | 晶片-晶圓鍵合後、晶圓減薄前 | 台積電 SoIC、英特爾 Foveros Direct | 極高 |
| EMIB + Foveros 混合路線 | 矽橋嵌入有機基板實現 2.5D，邏輯晶片 3D 堆疊 | 需分層級 KGS：3D 堆疊層單獨測，再測矽橋互連 | 英特爾先進封裝平台 | 極高 |
技術路線對比小結：隨著連線間距從微凸點（~40 μm）縮小到混合鍵合（<10 μm），KGS 測試的物理訪問難度呈指數級增加，對 DFT 和測試介面的依賴度從“可選輔助”升級為“唯一可行方案”。這意味著領先封裝工藝的測試可及性設計已成為產品和工藝共同開發的前置約束條件。
上游
KGS 產業的上游由三類關鍵供給方構成，直接影響 KGS 的產能、成本和測試能力上限：
1. 已知合格晶片（KGD）供應商：
- 晶圓代工廠：台積電（N5/N4P/N3E 等先進邏輯工藝）、三星（4LPP+/SF3），負責 GPU/ASIC 類大算力晶片的晶圓製造與初測。KGD 自身的良率水平和內嵌 DFT 模組的質量，是 KGS 測試的起點。
- 儲存原廠：SK 海力士、三星、美光，為 HBM 堆疊提供已在晶圓級完成全面測試的儲存裸晶。以 2024—2025 年 HBM3E 出貨態勢看，SK 海力士是主力，三星與美光相繼進入關鍵客戶的供應鏈驗證（來源：TrendForce，2024 年）。
2. 封裝材料與中介層：
- 矽中介層及 RDL 材料：包括高純度矽晶圓（用作中介層基材）、介質層材料、銅電鍍化學品。矽中介層產能是 2.5D 路線的核心約束，台積電在 2024 年持續擴張其矽中介層產能（具體擴產數字見“市場規模”一節）。
- 微凸點/ C4 凸點材料：銅柱焊料（Cu pillar with solder cap）、混合鍵合所需的超平坦銅介面等。
- 底部填充膠：用於緩衝晶片與中介層之間的熱應力，其流動性、固化特性和熱穩定性直接影響互連可靠性。
3. 測試裝置與介面：
- ATE 裝置供應商：愛德萬測試（Advantest V93000 系列）、泰瑞達（Teradyne UltraFLEX 系列），構成全球高階 ATE 的雙寡頭格局。2024 年 AI/HPC 測試需求拉動兩家公司訂單強勁增長（來源：各公司 2024 財年 Q3 財報及管理層表述，具體數字此處不列）。
- 探針卡及測試介面板製造商：FormFactor、Technoprobe 等，提供面向細間距微凸點、支援高並行度測試的 MEMS 探針卡。KGS 探針卡的單套售價可達數十萬美元，且為消耗品。
- DFT EDA 工具供應商：新思科技（Synopsys）、楷登（Cadence）提供的 DFT 設計工具，決定晶片本身的測試架構是否支援高效 KGS。
下游
KGS 測試的最終需求來自晶片設計公司和系統廠商，它們的架構選擇直接驅動 KGS 的技術路線和需求強度：
1. AI/HPC 晶片設計公司（核心需求方）：
- 輝達：B200/GB200 系列採用 CoWoS-L 封裝（來源：輝達 GTC 2024），單顆晶片搭載 8 個 HBM3E 堆疊，KGS 測試複雜度與測試時間均大幅上升。
- AMD：Instinct MI300X 系列採用台積電 SoIC 3D 堆疊 + CoWoS 2.5D 組合封裝（來源：AMD 2023 年 Advancing AI 釋出會），內部包含多層 KGS 測試點。
- 博通、Marvell 等定製 ASIC 廠商：為雲端廠商（Google、Meta、亞馬遜）提供定製化 AI 加速晶片，均採用類似先進封裝架構，需配套 KGS 流程。
- 華為海思：昇騰系列 AI 處理器採用先進封裝，KGS 為必經環節（具體封裝方案及合作伙伴見公開資料，此處不展開）。
2. 雲端服務與資料中心廠商（間接受益方）： 這些廠商自研晶片（如Google TPU、亞馬遜 Trainium、微軟 Maia）均外包至先進封裝生態，其量產交付節奏受 KGS 測試產能的間接約束。
3. 國防與航空航天的抗輻射計算（公開資料未見具體產品 KGS 規格，定性分析高度依賴異構整合封裝的可靠性驗證）。
受益公司
以下分類列舉在 KGS 價值鏈條中佔據關鍵位置的上市公司（均為公開可查的行業參與者，不構成任何投資建議）：
| 產業鏈角色 | 代表公司（股票程式碼示例） | 與 KGS 的關聯說明 |
|---|---|---|
| 先進封裝一站式服務商 | 台積電（TSM） | CoWoS/InFO/SoIC 全套工藝，KGS 內化在其封裝流程中。2024 年先進封裝營收佔比未單獨細分，但管理層在 2024Q2 法說會表示 CoWoS 產能當年年增率倍增。 |
| 頭部 OSAT | 日月光投控（ASX） | 旗下矽品精密為輝達、AMD 先進封裝關鍵夥伴，擁有面向 2.5D 封裝的全流程測試能力。 |
| 全球第二大 OSAT | 安靠（AMKR） | 在矽中介層 2.5D 和多晶片 SiP 測試方面有長期積累，為多家晶片設計公司提供封裝和測試服務。 |
| IDM 先進封裝 | 英特爾（INTC） | EMIB/Foveros 先進封裝用於自研產品及代工客戶，KGS 分層測試內嵌於其技術體系。 |
| ATE 雙寡頭 | 愛德萬測試（6857.T） | |
| 泰瑞達（TER） | AI/HPC 晶片 KGS 測試的主力 ATE 平台供應商。 | |
| 探針卡龍頭 | FormFactor（FORM） | MEMS 探針卡用於細間距微凸點和 3D 堆疊的 KGS 電氣測試介面。 |
| HBM 供應商 | SK 海力士（000660.KS） | |
| 三星電子（005930.KS） | ||
| 美光（MU） | KGD 供應質量直接影響 KGS 測試的通過率和良率基線。 |
市場規模
由於 KGS 並非獨立產品而是嵌入先進封裝流程中的測試環節，沒有直接的開源市場規模統計。以下從兩個相關聯的可量化維度提供參考尺度。
維度一：先進封裝市場總體量
- Yole Group 於 2024 年釋出報告，估算 2023 年全球先進封裝市場規模約為 378 億美元，預計 2029 年將增長至 695 億美元，年複合增長率約 10.7%（來源：Yole Intelligence，《先進封裝行業狀況》2024 版）。
- 其中，2.5D/3D 矽中介層和扇出封裝為代表的平台是 AI/HPC 晶片的核心載體，增速顯著高於先進封裝大盤。TrendForce 估算，2024 年臺積電 CoWoS 總產能約為 35 萬—38 萬片等效晶圓（以 12 英寸計），2025 年規劃擴增至 65 萬片以上（來源：TrendForce 先進封裝洞察，2024 年）。
維度二：KGS 測試的隱性市場規模推算
基於以下假設可做一個粗略的維度估算：
- 假設 2024 年全球以 CoWoS/類似工藝出貨的 AI/HPC 封裝元件數量約為 500 萬—600 萬顆（行業公開資訊交叉推算，非精確資料）。
- 每顆元件平均 KGS 測試成本為 150—400 美元（依測試複雜度不同）。
- 推算 KGS 測試直接相關的裝置、服務、介面消耗市場規模在 2024 年約 7.5 億—24 億美元的量級區間（公開資料未見精確值，上述為基於成本模型的推演）。隨著出貨顆數增長和測試複雜度提升，該隱性市場的複合增速有望與 AI 加速器出貨量同步（>30% CAGR，2024—2027 年，來源：多家投行對 AI 晶片市場的綜合估算）。
玩家對比
| 維度 | 台積電 | 日月光/矽品 | 英特爾 |
|---|---|---|---|
| 先進封裝平台 | CoWoS (S/R/L)、InFO、SoIC | FoCoS (Fan-out Chip on Substrate)、橋接式 2.5D | EMIB、Foveros、Foveros Direct |
| KGS 測試主導模式 | 晶圓廠內部封裝與測試一體化，KGS 為內部控制節點 | OSAT 模式，接受晶片設計公司和晶圓廠委託，KGS 為服務環節 | IDM 模式，自有產品為主，KGS 內化，2024 年起逐步向代工客戶開放封裝產能 |
| 產能規模（定性） | 2024 年全球最大 CoWoS 產能，近乎壟斷 AI GPU/HBM 高階封裝 | 全球最大 OSAT 網路，適配多客戶、多標準封測需求，靈活性和規模化兼備 | 產能規模相對較小（與台積電 CoWoS 比），以自研產品為主 |
| 技術路線特徵 | “矽中介層 + TSV”路線深厚積累，混合鍵合（SoIC）開始量產 | 在基板層級橋接封裝上發力，與台積電路線形成互補而非直接替代 | 矽橋+區域性互連思路，以 EMIB 為代表的低成本 2.5D 路徑 |
| KGS 資料（公開來源） | 2024 年法說會稱 CoWoS 整體良率 >98%，無單獨 KGS 資料 | 公開資料未見單獨揭露 KGS 良率，但客戶合作縱深反映其測試技術成熟度 | 公開資料未見單獨揭露 KGS 良率，技術論文顯示 Foveros 堆疊測試採用分層 DFT 架構 |
風險
1. 先進封裝技術路線切換風險：若混合鍵合（Hybrid Bonding）等無微凸點技術在 2026 年後加速滲透，現有的探針卡和測試介面方案可能面臨重構。版面配置於微凸點測試的資產和裝置存在技術過時風險，需關注各廠商的研發方向能否平滑過渡。
2. 產能過度集中風險：2024—2025 年，AI 晶片的 CoWoS 及 KGS 測試產能高度集中於台積電一家，地緣政治（臺海局勢）、自然災害（地震）、電力供應等系統風險構成了全球 AI 晶片供應鏈的脆弱環節。
3. 測試成本膨脹風險：隨著每顆晶片堆疊的 HBM 數量從 6—8 顆向 12 顆演進，KGS 測試時間、資料量和探針介面數同步增長。若 DFT 架構的並行測試效率無法同等幅度提升，KGS 測試成本在總封裝成本中的佔比可能從當前的 ~10% 攀升至 15%—20%（產業調研定性討論，非精確預測），侵蝕先進封裝的經濟性。
4. 供應鏈“灰犀牛”風險：高階 ATE 裝置和 MEMS 探針卡的交貨週期長（部分 > 6 個月，2024 年行業一般經驗），若需求量短期爆發，可能成為比封裝廠房建設更難快速擴張的瓶頸環節。
5. KGD 質量波動風險：HBM 原廠若在晶圓級測試中漏檢某些新型隨機缺陷，這些“漏網” KGD 將導致 KGS 良率系統性地下降，打亂整個封裝和測試的成本模型。此風險在 HBM3E 12-Hi 等更高堆疊層級被放大。
誤讀糾偏
-
誤讀 1：“KGS 等同於 CoWoS。”
- 事實：CoWoS 是台積電的 2.5D 封裝品牌名稱，是一種產品技術。KGS 是封裝流程裡一個通用質量控制階段的名稱，是一種流程概念。日月光 FoCoS、英特爾 EMIB、三星 I-Cube 的封裝流程中同樣存在 KGS 步驟，只是業界不一定統一使用該縮寫。可以近似理解：所有 2.5D/3D 先進封裝都必須經歷“類 KGS”測試點，但不是隻有 CoWoS 才有 KGS。
-
誤讀 2：“KGS 測試完全可以交給 OSAT 做，晶圓廠不用管。”
- 事實：以 2024—2025 年最前沿的 AI 晶片為例，封裝正由晶圓廠主導的“前段封裝”和 OSAT 負責的“後段封裝”逐步向晶圓廠內部全流程一體化收束。台積電的 CoWoS 流程中，KGS 測試與其矽中介層製造、微凸點鍵合深度繫結在同一廠區，這是為了保證良率反饋的即時性。OSAT 在非台積電路線和次高階封裝上仍然活躍，但最前沿的 KGS 環節正脫離傳統 OSAT 外包模型。
-
誤讀 3：“KGS 測試通過了，晶片就是好的。”
- 事實：KGS 測試主要覆蓋電氣互連和基礎功能，無法模擬最終封裝後的機械應力分佈、長期熱迴圈老化、以及塑封後可能引入的微裂紋或介面分層。最終測試（FT）和系統級測試（SLT）仍然是不可省略的關卡。KGS 是成本最佳化策略，不是質量絕對保證。
-
誤讀 4：“KGS 這個叫法是行業統一標準。”
- 事實：Known Good Stack 是產業和學術文獻中相對通用的描述性術語，不同公司可能使用內部命名，如“中介層測試”“堆疊測試”“前段互連測試”等。其統一的是測試功能邏輯，而非名稱本身。
最新事件
截至 2025 年 7 月，圍繞 KGS 測試領域的最新產業動態（來源：公開報道、公司官方新聞）：
- 2025 年 6 月：台積電在 2025 年度技術研討會上揭露，其 CoWoS-L 封裝（用於輝達 Blackwell Ultra 等平台）已實現穩定的量產良率，並暗示 KGS 測試階段貢獻了關鍵良率陡升。未公佈具體 KGS 良率數字。
- 2025 年 4 月：愛德萬測試釋出針對 3D 堆疊的下一代測試平台，強調支援更高並行度的 KGS 和 SLT 測試，能縮短 HBM 相關互連測試時間約 30%（來源：愛德萬測試新聞稿）。
- 2025 年 3 月：日月光宣佈擴充其臺灣先進封裝基地的 2.5D 測試產能，同步新增 KGS 專用測試區，以滿足美系客戶 AI 加速器的訂單需求（來源：日月光投控 2025 年 Q1 法說會簡報）。
- 2025 年 1 月：Yole Group 更新先進封裝路線圖報告，指出混合鍵合的大規模量產將催生“無微凸點 KGS”測試方案，DFT 和光學預對準檢測將成為主要測試手段（來源：Yole Group，2025 年 1 月報告摘要，公開資訊）。
追蹤指標
要持續追蹤 KGS 相關的產業動態和景氣度，推薦關注以下高頻指標和資料來源：
| 追蹤維度 | 關鍵指標 | 資料來源 / 頻率 |
|---|---|---|
| 先進封裝產能 | 台積電 CoWoS 月產能（等效 12 英寸晶圓）及擴產進度 | 台積電季度法說會、裝置供應鏈訂單資料 |
| HBM 出貨量 | 三大 HBM 原廠季度出貨位元、產品結構（HBM3/3E） | 各公司財報、TrendForce/集邦諮詢季度儲存報告 |
| ATE 訂單 | 愛德萬測試、泰瑞達季度訂單額，特別是面向 AI/HPC 的測試訂單 | 兩公司季度財報的分業務表述 |
| 探針卡出貨 | FormFactor 季度營收中探針卡業務營收及增長率 | FormFactor 季度財報及投資者電話會議 |
| 封裝良率表述 | 主要封裝廠商在公開場合對先進封裝整體良率的措辭變化 | 技術研討會、法說會管理層定性評論 |
| AI 晶片出貨 | 輝達、AMD 資料中心 GPU 季度出貨估算、雲端廠商自研 ASIC 匯入進度 | 第三方機構(Omdia/Mercury Research)出貨報告、雲端廠商 CAPEX 展望 |
信源
- 行業報告：Yole Group 先進封裝系列年度報告（2023、2024）；TrendForce 集邦諮詢先進封裝洞察、HBM 市場追蹤。
- 技術會議文獻：IEEE ECTC（電子元件與技術大會）、IEEE ITC（國際測試大會）歷年論文，涉及 2.5D/3D 封裝測試、DFT 設計；Semicon Taiwan、台積電技術研討會公開演講材料。
- 公司公開揭露：台積電季度法說會記錄及年度報告（特別註明 2024Q2—2025Q2 資料）；日月光投控、安靠季度財報與法說會簡報；愛德萬測試、泰瑞達、FormFactor 季度財報與簡報；輝達、AMD、SK 海力士、美光、三星的官方釋出及投資者材料。
- 來源標註說明：本頁所有產業資料已逐處標註來源型別和年份，未標註的定性描述為行業公認技術知識。涉及具體公司營收、份額、產能的數字凡未標註特定機構來源，均為該公司自身公開揭露口徑。“公開資料未見”表示在該公司所有可查的公開公告、法說會記錄和年報中無此具體資料。