微凸点

1 3秒看懂

微凸点是芯片之间进行垂直三维互连的微小焊点，尺寸比传统倒装焊球小1–2个数量级。它让逻辑芯片、高带宽内存（HBM）、硅中介层能以几十微米的间距面对面堆叠，单颗封装内可容纳数十万个互连接点，是2.5D/3D先进封装的物理基石。

2 3分钟产业解释

在AI算力芯片（GPU/NPU）、HBM内存叠层和CoWoS/InFO/EMIB等异构集成方案中，微凸点承担着die-to-die或die-to-interposer的信号与电源互联角色。芯片首先通过硅通孔（TSV）将信号引到背面或正面，再通过微凸点阵列将两片晶圆或芯片加压键合。当前主流量产微凸点的直径为10–40 µm，间距为20–55 µm，互连密度可达每平方毫米数千个接点。

对产业链来说，微凸点的核心价值体现在三个方面：

• 互连密度直接决定芯片间带宽与能效。每平方毫米的接点数目越高，芯片间传输的并行通道越多，单位功耗越低。
• 间距缩小是HBM每一代位宽和容量跃升的前提。HBM2间距约55 µm，HBM3收紧至约40 µm，带动单堆栈容量从8 GB提升至24 GB（数据来源：JEDEC JESD235标准及厂商产品说明）。
• 良率与可靠性直接影响12层乃至16层HBM堆叠及大尺寸CoWoS的经济性。一旦微凸点出现桥接、开焊或早期疲劳，整颗高价值芯片将报废。

截至2025年上半年，微凸点仍是中高端2.5D/3D封装的主流互连方式。但当间距走向10 µm以下时，铜-铜混合键合（hybrid bonding）凭借更高的互连密度和更低的寄生效应开始替代，两类技术将长期共存。

3 技术原理

微凸点的本质是金属键合互连：两种金属表面在加热（约250–300 °C）和压力下，通过固态扩散或液相润湿形成冶金连接。与依赖焊球塌陷的C4工艺不同，微凸点普遍采用**铜柱（Cu pillar）+锡银帽（SnAg cap）**结构，铜柱在键合过程中保持形态，可实现细间距、高密度互连。

3.1 核心结构

典型的微凸点互连结构从顶层芯片到下层中介层依次为：

• 上层芯片硅衬底内的TSV铜填充；
• 凸点下金属层（UBM），常见为Ti/Cu或Ni/Cu叠层，起粘附与扩散阻挡作用；
• 电镀铜柱，高度约10–30 µm；
• 锡银焊料帽，厚度约10–20 µm；
• 与之镜像的下层芯片或中介层上的UBM、铜柱、焊料帽；
• 键合后填充底填胶（underfill），缓解热膨胀系数失配。

单个微凸点的接触电阻典型值在数十毫欧量级，寄生电感比传统引线键合低两个数量级，适合高速信号传输。但间距缩至20 µm以下时，串扰、阻抗匹配和功率完整性成为设计要点。

3.2 键合工艺

微凸点键合分为两种主要路径：

• 热压键合（Thermal Compression Bonding, TCB）：单颗芯片或小批量芯片逐一加热、加压，精度高，适合间距≤40 µm、堆叠层数多（如12层HBM）的场景。
• 批量回流焊（Mass Reflow）：在回流炉中一次性完成整片晶圆或载板上所有凸点的焊接，效率高，但对凸点高度均匀性要求苛刻，当前主要用于间距较宽松的封装。

键合完成后通常填充毛细型底填胶或非流动型底填胶，以填充芯片与基板或芯片与芯片之间的间隙，分散热机械应力，防止焊点疲劳开裂。

3.3 单芯片微凸点形成流程梗概

1. 在晶圆上通过激光或深反应离子刻蚀开孔，并电镀填充TSV铜柱；
2. 在TSV终端溅射沉积UBM层，并光刻定义凸点区域；
3. 电镀铜柱和锡银焊料帽；
4. 去除光刻胶、刻蚀种子层；
5. 可选的晶圆级回流以形成均匀的焊料帽形状；
6. 晶圆切割成单颗芯片，通过倒装设备拾取并热压或回流键合至另一芯片或中介层；
7. 底填胶填充与固化，随后进行检测与最终测试。

4 关键参数

微凸点的核心评价参数（以下为行业典型范围，非特定产品标定值，来源为JEDEC设计指引、IEEE ECTC文献及设备商公开白皮书）：

• 凸点间距（pitch）：量产主流36–55 µm，先进节点20–25 µm，实验室演示可达10 µm。
• 凸点直径：10–40 µm，与间距呈约1:2比例。
• 凸点高度均匀性（within-die）：通常要求≤1–2 µm的共面性，以保证所有凸点可靠键合。
• 接触电阻：单点典型值20–80 mΩ，高端应用要求<50 mΩ。
• 剪切强度：单焊点承受数十至上百毫牛剪切力，须满足JEDEC JESD22-B117跌落测试及热循环标准。
• 电迁移寿命：在10⁵ A/cm²电流密度下，平均失效时间（MTTF）需超过10⁵小时（参照服务器与汽车级要求）。
• 热循环可靠性：-40 °C至125 °C循环1000次，阻值变化<10%。
• 键合速度：热压键合机单位小时产出（UPH）从数百到数千芯片不等，是决定封装成本的关键参数。

5 技术路线

微凸点技术路线嵌入在倒装芯片互连的演进脉络中，从C4焊球到铜柱微凸点，再到混合键合，互连间距和密度不断提升。

注：间距和直径数值随制造商和产品代际变化，上述范围基于行业公开资料，并非特定产品规格。

2020年代初期，混合键合在索尼图像传感器和AMD 3D V-Cache（台积电3DFabric）上实现商用，标志着无凸点互连开始渗透微凸点市场。但在HBM、2.5D逻辑-中介层等场景中，微凸点仍为主流选择，因为其工艺成熟度和成本优势明显。

6 上游

微凸点产业链上游包含材料、设备与设计工具三大板块。

材料

• 电镀化学品：铜柱电镀液及添加剂（加速剂、抑制剂、整平剂），锡银焊料电镀液。主要供应商包括MacDermid Alpha、乐思（Atotech）、上村工业等（来源：各公司产品目录）。
• UBM靶材：高纯钛、铜、镍溅射靶材，用于沉积凸点下金属层。
• 助焊剂与底填胶：毛细型底填胶、非流动型底填胶，要求低热膨胀系数、高玻璃化转变温度。供应商包括昭和电工、住友电木、Henkel、Namics等。
• 临时键合胶与载板：在薄晶圆加工中承载芯片，键合后需解键合。

设备

• 晶圆级电镀设备：应用材料（AMAT）、泛林（Lam Research）、NEXX（属AMAT）等。
• 光刻/刻蚀/PVD设备：用于UBM图形化与沉积。
• 热压键合机：核心瓶颈设备，主要厂商包括ASM Pacific Technology、Kulicke & Soffa（K&S）、Besi、SET、Shibaura等。高端TCB设备交期在2023–2024年间曾长达12个月以上（来源：设备商公开评论及产业链调研）。
• 批量回流焊炉：BTU International、Rehm Thermal Systems等。
• 底填点胶机：Nordson ASYMTEK、Musashi Engineering等。
• 检测与量测设备：X射线检测（Nordson DAGE、GE）、超声显微扫描（SAM）、光学干涉共面性测量等。

设计工具

• 多物理场仿真软件（应力、热、信号完整性）：Ansys、Cadence、西门子EDA。
• 微凸点阵列的自动布局布线、可测性设计（DFT）穿插于版图设计流程中，需与封装设计协同优化。

7 下游

微凸点直接嵌入三大类终端芯片的封装方案中：

• AI/云计算芯片：英伟达（Hopper/Blackwell系列GPU）、AMD（Instinct MI系列）、英特尔（Gaudi AI加速器）、谷歌TPU、亚马逊Trainium/Inferentia等。这些芯片普遍依赖台积电CoWoS-S/R/L或类似2.5D封装，逻辑die与HBM之间、逻辑die与中介层之间均采用微凸点互连。
• 高带宽内存（HBM）：SK海力士、三星、美光是HBM三大供应商。8层、12层HBM3E堆叠目前均采用微凸点键合（如SK海力士MR-MUF、三星TC-NCF）。2025年HBM4规划16层堆叠，仍有望沿用微凸点，但也在评估混合键合。
• 高速网络芯片与FPGA：博通、Marvell的交换机芯片，赛灵思（AMD）和英特尔（Altera）的FPGA，为了高带宽、低延迟集成SerDes和HBM/高带宽缓存，也采用微凸点2.5D封装。

终端牵引力来自2023年后爆发式增长的数据中心AI训练与推理需求。以台积电CoWoS产能为观察口径，其2023年底月产能约1.5万片（12英寸等效），2024年底计划扩至3.5万片以上，2025年进一步向5万片以上迈进（来源：台积电2024年Q1、Q2法说会及技术论坛）。

8 受益公司

以下公司是微凸点产业的核心参与方，其技术布局和产能建设与微凸点需求高度关联（仅陈述客观业务，不构成任何投资建议）：

• 台积电：CoWoS-S/R/L全系列采用微凸点，并积极发展混合键合（3DFabric）。2024年先进封装营收占比约7–8%，资本支出中相当部分用于微凸点键合及配套产能（来源：台积电2023年报、2024年法说会）。
• 三星电子：I-Cube（2.5D）与X-Cube（3D）均使用微凸点，HBM采用TC-NCF热压键合方案。同时推进Hybrid Bonding X-Cube。
• 英特尔：EMIB中微凸点用于芯片-桥接局部高密互连；Foveros采用微凸点进行面对面3D堆叠，并在Foveros Direct上量产混合键合。
• SK海力士：HBM核心供应商，MR-MUF批量回流模塑底填工艺属于微凸点键合变体，12层HBM3E量产推动其封装设备投资大幅增长。
• 美光：在HBM市场加速追赶，采用微凸点TCB方案，2024年开始量产HBM3E。
• 日月光投控：为OSAT领导厂商，承接部分2.5D微凸点键合及底填组装外溢订单，持续扩建高端封装产线。
• 安靠：在2.5D/3D封装代工中具备微凸点TCB能力，2024年宣布在美扩建先进封装厂。
• 长电科技、通富微电：中国OSAT代表，在先进封装领域布局微凸点键合及FC-BGA封装。
• 设备公司：ASM Pacific、K&S、Besi等TCB设备商因HBM和CoWoS扩产，2023–2024年营收大幅增长（来源：各公司季度财报）。
• 材料厂商：昭和电工、住友电木（底填）、MacDermid Alpha、上村工业（电镀化学品）等，受益于微凸点材料用量攀升。

9 市场规模

（注：微凸点尚无独立的市场统计口径，通常纳入先进互连或先进封装设备材料市场，以下数字来源已标注年份与报告名称，具体数值请以机构最新报告为准。）

• 先进互连设备与材料市场：据Yole Intelligence 2023年发布的《Advanced Interconnect Platforms》报告，2022年全球先进互连（含微凸点、TSV、混合键合）设备与材料市场约28亿美元，预计2028年增长至约100亿美元（来源：Yole Group, 2023）。其中微凸点相关键合设备与电镀材料占据较大份额。
• 热压键合设备市场：根据K&S、ASMPT等行业设备商2024年公开演示材料估算，2023年全球热压键合设备市场规模在6–8亿美元区间，2024年受AI芯片扩产推动成长率逾30%。
• 封装基板及组装代工市场：台积电先进封装营收2023年约60亿美元，2024年估达80亿美元以上（来源：台积电法说会），其中CoWoS相关收入主要依赖微凸点工艺。OSAT高端2.5D封装代工市场在2023年约5亿美元，预计2028年增至20亿美元（来源：Yole《Advanced Packaging Quarterly Market Monitor》2024年Q2）。
• HBM位元需求带动微凸点消耗：2023年HBM位元出货量约4.5亿GB，2024年预计翻倍至9亿GB，以每GB对应的微凸点数估算，微凸点消耗量增速与HBM位元增速基本一致（来源：TrendForce 2024年Q1报告）。

10 玩家对比

在微凸点及下一代互连路线上，主要半导体厂商的工艺选择和进度存在差异。以下信息基于各公司2023–2024年技术论坛、ISSCC、IEEE ECTC等公开演示。

台积电受益于一体化的晶圆制造与先进封装，能够在同一工厂内完成TSV、微凸点、键合和底填，良率和周期具备优势。三星与SK海力士则在HBM的微凸点键合上各有专利工艺（TC-NCF vs MR-MUF），均声称具备更好的热管理和可靠性。英特尔Foveros直接采用面对面堆叠，微凸点密度较高，并率先在Foveros Direct引入混合键合。

11 风险

• 技术替代风险：混合键合在≤10 µm间距场景下逐步替代微凸点。若3D集成路线加速向混合键合切换，微凸点相关设备与材料可能面临需求增速放缓。2024年后，AMD 3D V-Cache及部分图像传感器已全面采用混合键合。
• 良率与成本风险：间距缩至20 µm以下后，共面性控制、底填和检测难度急剧上升，可能导致封装良率下降，成本非线性增加，削弱经济性。
• 产能集中风险：微凸点高端键合产能高度集中于台积电、三星、SK海力士等少数厂商，地缘政治、自然灾害或设备交期延长可能导致供应链中断。
• 材料供应瓶颈：高端电镀液、底填胶等特殊化学品供应商有限，在AI封装激增背景下，若上游材料扩产不及，将出现供应紧张和涨价。
• 热机械可靠性风险：随着堆叠层数增加（12→16层），微凸点承受的剪切应力和电流密度加大，电迁移和疲劳寿命可能成为产品长期可靠性的隐患。
• 检测与修补挑战：现有探针卡和光学检测难以覆盖20 µm以下凸点的全面检测，漏检可能造成下游系统组装后的早期失效。

12 误读纠偏

误读1：微凸点将被混合键合迅速淘汰 混合键合虽然互连密度极端，但其对颗粒控制、表面清洁度和CMP均匀性要求近乎苛刻，且成本高、检测体系未成熟。在间距≥10 µm的应用中，微凸点凭借成熟工艺和成本优势仍将长期存在。两者将长期共存，混合键合首先渗透图像传感器、3D V-Cache等纵深市场，再逐步向逻辑堆叠扩展。

误读2：微凸点间距越小越好 间距缩小带来密度红利，但会导致热机械应力增加、底填胶流动性困难、信号串扰加大。设计上需在互连密度、良率、可靠性和热管理之间折衷，盲目追求最小间距可能恶化量产经济性。目前HBM3的约40 µm间距被视为该代产品的平衡点。

误读3：微凸点就是普通焊球缩小的版本 微凸点采用铜柱+锡帽结构，设计、电镀、键合、底填等环节均不同于传统的球栅阵列焊球。它不仅是尺寸缩放，更是材料体系、工艺控制和可靠性物理的质变，需要专门的知识体系和设备平台。

误读4：微凸点只在先进封装中使用 实际上，铜柱凸点也广泛用于移动处理器的倒装芯片封装（间距≥100 µm），只是“微凸点”一词窄化了其在细间距2.5D/3D封装中的极端应用。产业中存在技术延续谱系，设备和材料有共通性。

13 最新事件

（以下事件按时间倒序排列，来源均为公开媒体报道或公司官方新闻稿。）

• 2025年3月：台积电在2025年技术论坛上透露，CoWoS-L方案将大规模采用局部硅桥与微凸点组合，并披露正在开发10 µm间距微凸点以满足HBM4需求，同时为混合键合做好准备（来源：台积电2025技术论坛演示稿）。
• 2024年12月：SK海力士宣布开始送样16层HBM4样品，仍采用改进型MR-MUF微凸点键合方案，未采用混合键合（来源：SK海力士官网新闻）。
• 2024年9月：英特尔在Intel Innovation上宣布Foveros Direct混合键合已用于代工客户的逻辑芯片3D堆叠，但对于部分代工产品仍建议使用Foveros微凸点方案以控制成本（来源：Intel Innovation 2024）。
• 2024年7月：SEMI报告指出，2024年Q2全球封装设备销售额同比增长35%，其中热压键合设备出货创新高，对应微凸点产能扩张（来源：SEMI World Fab Forecast及封装设备市场报告）。
• 2024年5月：台积电技术论坛显示，2024年底CoWoS月产能将达3.5万片，2025年底目标超过5万片，且微凸点间距将向36 µm下探以匹配下一代HBM（来源：台积电2024技术论坛）。
• 2024年3月：三星宣布量产12层HBM3E，采用TC-NCF微凸点热压键合技术，凸点间距维持约40 µm，实现36 GB容量（来源：三星半导体官方新闻稿）。

14 跟踪指标

追踪微凸点产业景气与技术变迁，可重点观察以下指标：

• 台积电CoWoS月产能及营收占比：每季法说会披露，反映微凸点需求总量。
• HBM位元出货量及层数占比（SK海力士、三星、美光财报）：8层→12层→16层演进，层数增加直接放大微凸点数量和键合难度。
• 高端热压键合设备（TCB）订单出货比与交期：ASMPT、K&S、Besi季度财报中“Advanced Packaging”相关营收。
• 先进封装电镀材料供应商营收：MacDermid Alpha、上村工业等公开的电子材料部门收入趋势。
• 混合键合采用进程：AMD、索尼、台积电等宣布混合键合量产的新闻，及其应用范围的拓展（如逻辑-逻辑堆叠）。
• 底填胶供应商出货量：昭和电工、住友电木季度财报中“electronic materials”细分。
• 封装基板/中介层面积与路由密度：ABF载板、硅中介层的面积扩大推动微凸点阵列总数增长。
• JEDEC HBM4标准发布后的微凸点间距规格：HBM4标准是否显著缩小凸点间距或引入混合键合选项。
• 中国先进封装自主化进度：长电科技、通富微电等OSAT的2.5D/3D产线建设及设备采购公告。

15 信源

本概念页关键信息参考或引自以下权威来源，建议读者通过它们获取最新、最准确的数据：

• 台积电技术论坛（每年5月）及季度法人说明会演示材料；
• 三星半导体、SK海力士、美光官网及投资者关系新闻稿；
• 英特尔Intel Innovation及Architecture Day技术演示；
• JEDEC标准：JESD235（HBM）、JESD22系列可靠性