微凸點
1 3秒看懂
微凸點是晶片之間進行垂直三維互連的微小焊點，尺寸比傳統倒裝焊球小1–2個數量級。它讓邏輯晶片、高頻寬記憶體（HBM）、矽中介層能以幾十微米的間距面對面堆疊，單顆封裝內可容納數十萬個互連線點，是2.5D/3D先進封裝的物理基石。
2 3分鐘產業解釋
在AI算力晶片（GPU/NPU）、HBM記憶體疊層和CoWoS/InFO/EMIB等異構整合方案中，微凸點承擔著die-to-die或die-to-interposer的訊號與電源互聯角色。晶片首先通過矽通孔（TSV）將訊號引到背面或正面，再通過微凸點陣列將兩片晶圓或晶片加壓鍵合。當前主流量產微凸點的直徑為10–40 µm，間距為20–55 µm，互連密度可達每平方毫米數千個接點。
對產業鏈來說，微凸點的核心價值體現在三個方面：
- 互連密度直接決定晶片間頻寬與能效。每平方毫米的接點數目越高，晶片間傳輸的並行通道越多，單位功耗越低。
- 間距縮小是HBM每一代位寬和容量躍升的前提。HBM2間距約55 µm，HBM3收緊至約40 µm，帶動單堆疊容量從8 GB提升至24 GB（資料來源：JEDEC JESD235標準及廠商產品說明）。
- 良率與可靠性直接影響12層乃至16層HBM堆疊及大尺寸CoWoS的經濟性。一旦微凸點出現橋接、開焊或早期疲勞，整顆高價值晶片將報廢。
截至2025年上半年，微凸點仍是中高階2.5D/3D封裝的主流互連方式。但當間距走向10 µm以下時，銅-銅混合鍵合（hybrid bonding）憑藉更高的互連密度和更低的寄生效應開始替代，兩類技術將長期共存。
3 技術原理
微凸點的本質是金屬鍵合互連：兩種金屬表面在加熱（約250–300 °C）和壓力下，通過固態擴散或液相潤溼形成冶金連線。與依賴焊球塌陷的C4工藝不同，微凸點普遍採用**銅柱（Cu pillar）+錫銀帽（SnAg cap）**結構，銅柱在鍵合過程中保持形態，可實現細間距、高密度互連。
3.1 核心結構
典型的微凸點互連結構從頂層晶片到下層中介層依次為：
- 上層晶片矽襯底內的TSV銅填充；
- 凸點下金屬層（UBM），常見為Ti/Cu或Ni/Cu疊層，起粘附與擴散阻擋作用；
- 電鍍銅柱，高度約10–30 µm；
- 錫銀焊料帽，厚度約10–20 µm；
- 與之映象的下層晶片或中介層上的UBM、銅柱、焊料帽；
- 鍵合後填充底填膠（underfill），緩解熱膨脹係數失配。
單個微凸點的接觸電阻典型值在數十毫歐量級，寄生電感比傳統引線鍵合低兩個數量級，適合高速訊號傳輸。但間距縮至20 µm以下時，串擾、阻抗匹配和功率完整性成為設計要點。
3.2 鍵合工藝
微凸點鍵合分為兩種主要路徑：
- 熱壓鍵合（Thermal Compression Bonding, TCB）：單顆晶片或小批次晶片逐一加熱、加壓，精度高，適合間距≤40 µm、堆疊層數多（如12層HBM）的場景。
- 批量回流焊（Mass Reflow）：在迴流爐中一次性完成整片晶圓或載板上所有凸點的焊接，效率高，但對凸點高度均勻性要求苛刻，當前主要用於間距較寬鬆的封裝。
鍵合完成後通常填充毛細型底填膠或非流動型底填膠，以填充晶片與基板或晶片與晶片之間的間隙，分散熱機械應力，防止焊點疲勞開裂。
3.3 單晶片微凸點形成流程梗概
- 在晶圓上通過雷射或深反應離子刻蝕開孔，並電鍍填充TSV銅柱；
- 在TSV終端濺射沉積UBM層，並光刻定義凸點區域；
- 電鍍銅柱和錫銀焊料帽；
- 去除光刻膠、刻蝕種子層；
- 可選的晶圓級迴流以形成均勻的焊料帽形狀；
- 晶圓切割成單顆晶片，通過倒裝裝置拾取並熱壓或迴流鍵合至另一晶片或中介層；
- 底填膠填充與固化，隨後進行檢測與最終測試。
4 關鍵引數
微凸點的核心評價引數（以下為行業典型範圍，非特定產品標定值，來源為JEDEC設計展望、IEEE ECTC文獻及裝置商公開白皮書）：
- 凸點間距（pitch）：量產主流36–55 µm，先進節點20–25 µm，實驗室演示可達10 µm。
- 凸點直徑：10–40 µm，與間距呈約1:2比例。
- 凸點高度均勻性（within-die）：通常要求≤1–2 µm的共面性，以保證所有凸點可靠鍵合。
- 接觸電阻：單點典型值20–80 mΩ，高階應用要求<50 mΩ。
- 剪下強度：單焊點承受數十至上百毫牛剪下力，須滿足JEDEC JESD22-B117跌落測試及熱迴圈標準。
- 電遷移壽命：在10⁵ A/cm²電流密度下，平均失效時間（MTTF）需超過10⁵小時（參照伺服器與汽車級要求）。
- 熱迴圈可靠性：-40 °C至125 °C迴圈1000次，阻值變化<10%。
- 鍵合速度：熱壓鍵合機單位小時產出（UPH）從數百到數千晶片不等，是決定封裝成本的關鍵引數。
5 技術路線
微凸點技術路線嵌入在倒裝晶片互連的演進脈絡中，從C4焊球到銅柱微凸點，再到混合鍵合，互連間距和密度不斷提升。
| 對比維度 | C4凸點 | 微凸點 (Cu pillar + solder cap) | 混合鍵合 (Hybrid Bonding) |
|---|---|---|---|
| 凸點直徑 | ≈100–150 µm | 10–40 µm | 無獨立凸點，銅焊盤對接≈1–5 µm |
| 最小間距 | 150–250 µm | 20–55 µm（量產）實驗室<10 µm | 1–10 µm（量產）研發<1 µm |
| 互連密度 | 100 I/O/mm² | 數百～數千 I/O/mm² | 10,000 I/O/mm² |
| 典型鍵合溫度 | 220–260 °C迴流 | 250–300 °C熱壓 | 室溫鍵合+退火<400 °C |
| 可靠性 | 成熟，熱疲勞壽命長 | 良率可控，持續提升 | 長期可靠性及線上檢測待驗證 |
| 適用場景 | 晶片到基板 | 2.5D/3D die-to-die，HBM堆疊 | 影像感測器、3D V-Cache、未來邏輯堆疊 |
| 主要挑戰 | 間距無法縮小 | 共面性、電遷移、底填 | 顆粒控制、CMP均勻性、成本 |
注：間距和直徑數值隨製造商和產品代際變化，上述範圍基於行業公開資料，並非特定產品規格。
2020年代初期，混合鍵合在索尼影像感測器和AMD 3D V-Cache（台積電3DFabric）上實現商用，標誌著無凸點互連開始滲透微凸點市場。但在HBM、2.5D邏輯-中介層等場景中，微凸點仍為主流選擇，因為其工藝成熟度和成本優勢明顯。
6 上游
微凸點產業鏈上游包含材料、裝置與設計工具三大板塊。
材料
- 電鍍化學品：銅柱電鍍液及新增劑（加速劑、抑制劑、整平劑），錫銀焊料電鍍液。主要供應商包括MacDermid Alpha、樂思（Atotech）、上村工業等（來源：各公司產品目錄）。
- UBM靶材：高純鈦、銅、鎳濺射靶材，用於沉積凸點下金屬層。
- 助焊劑與底填膠：毛細型底填膠、非流動型底填膠，要求低熱膨脹係數、高玻璃化轉變溫度。供應商包括昭和電工、住友電木、Henkel、Namics等。
- 臨時鍵合膠與載板：在薄晶圓加工中承載晶片，鍵合後需解鍵合。
裝置
- 晶圓級電鍍裝置：應用材料（AMAT）、科林研發（Lam Research）、NEXX（屬AMAT）等。
- 光刻/刻蝕/PVD裝置：用於UBM圖形化與沉積。
- 熱壓鍵合機：核心瓶頸裝置，主要廠商包括ASM Pacific Technology、Kulicke & Soffa（K&S）、Besi、SET、Shibaura等。高階TCB裝置交期在2023–2024年間曾長達12個月以上（來源：裝置商公開評論及產業鏈調研）。
- 批量回流焊爐：BTU International、Rehm Thermal Systems等。
- 底填點膠機：Nordson ASYMTEK、Musashi Engineering等。
- 檢測與量測裝置：X射線檢測（Nordson DAGE、GE）、超聲顯微掃描（SAM）、光學干涉共面性測量等。
設計工具
- 多物理場模擬軟體（應力、熱、訊號完整性）：Ansys、Cadence、西門子EDA。
- 微凸點陣列的自動版面配置佈線、可測性設計（DFT）穿插於版圖設計流程中，需與封裝設計協同最佳化。
7 下游
微凸點直接嵌入三大類終端晶片的封裝方案中：
- AI/雲端運算晶片：輝達（Hopper/Blackwell系列GPU）、AMD（Instinct MI系列）、英特爾（Gaudi AI加速器）、GoogleTPU、亞馬遜Trainium/Inferentia等。這些晶片普遍依賴台積電CoWoS-S/R/L或類似2.5D封裝，邏輯die與HBM之間、邏輯die與中介層之間均採用微凸點互連。
- 高頻寬記憶體（HBM）：SK海力士、三星、美光是HBM三大供應商。8層、12層HBM3E堆疊目前均採用微凸點鍵合（如SK海力士MR-MUF、三星TC-NCF）。2025年HBM4規劃16層堆疊，仍有望沿用微凸點，但也在評估混合鍵合。
- 高速網路晶片與FPGA：博通、Marvell的交換器晶片，賽靈思（AMD）和英特爾（Altera）的FPGA，為了高頻寬、低延遲整合SerDes和HBM/高頻寬快取，也採用微凸點2.5D封裝。
終端牽引力來自2023年後爆發式增長的資料中心AI訓練與推論需求。以台積電CoWoS產能為觀察口徑，其2023年底月產能約1.5萬片（12英寸等效），2024年底計劃擴至3.5萬片以上，2025年進一步向5萬片以上邁進（來源：台積電2024年Q1、Q2法說會及技術論壇）。
8 受益公司
以下公司是微凸點產業的核心參與方，其技術版面配置和產能建設與微凸點需求高度關聯（僅陳述客觀業務，不構成任何投資建議）：
- 台積電：CoWoS-S/R/L全系列採用微凸點，並積極發展混合鍵合（3DFabric）。2024年先進封裝營收佔比約7–8%，資本支出中相當部分用於微凸點鍵合及配套產能（來源：台積電2023年報、2024年法說會）。
- 三星電子：I-Cube（2.5D）與X-Cube（3D）均使用微凸點，HBM採用TC-NCF熱壓鍵合方案。同時推進Hybrid Bonding X-Cube。
- 英特爾：EMIB中微凸點用於晶片-橋接區域性高密互連；Foveros採用微凸點進行面對面3D堆疊，並在Foveros Direct上量產混合鍵合。
- SK海力士：HBM核心供應商，MR-MUF批量回流模塑底填工藝屬於微凸點鍵合變體，12層HBM3E量產推動其封裝裝置投資大幅增長。
- 美光：在HBM市場加速追趕，採用微凸點TCB方案，2024年開始量產HBM3E。
- 日月光投控：為OSAT領導廠商，承接部分2.5D微凸點鍵合及底填組裝外溢訂單，持續擴建高階封裝產線。
- 安靠：在2.5D/3D封裝代工中具備微凸點TCB能力，2024年宣佈在美擴建先進封裝廠。
- 長電科技、通富微電：中國OSAT代表，在先進封裝領域版面配置微凸點鍵合及FC-BGA封裝。
- 裝置公司：ASM Pacific、K&S、Besi等TCB裝置商因HBM和CoWoS擴產，2023–2024年營收大幅增長（來源：各公司季度財報）。
- 材料廠商：昭和電工、住友電木（底填）、MacDermid Alpha、上村工業（電鍍化學品）等，受益於微凸點材料用量攀升。
9 市場規模
（注：微凸點尚無獨立的市場統計口徑，通常納入先進互連或先進封裝裝置材料市場，以下數字來源已標註年份與報告名稱，具體數值請以機構最新報告為準。）
- 先進互連裝置與材料市場：據Yole Intelligence 2023年釋出的《Advanced Interconnect Platforms》報告，2022年全球先進互連（含微凸點、TSV、混合鍵合）裝置與材料市場約28億美元，預計2028年增長至約100億美元（來源：Yole Group, 2023）。其中微凸點相關鍵合裝置與電鍍材料佔據較大份額。
- 熱壓鍵合裝置市場：根據K&S、ASMPT等行業裝置商2024年公開演示材料估算，2023年全球熱壓鍵合裝置市場規模在6–8億美元區間，2024年受AI晶片擴產推動成長率逾30%。
- 封裝基板及組裝代工市場：台積電先進封裝營收2023年約60億美元，2024年估達80億美元以上（來源：台積電法說會），其中CoWoS相關營收主要依賴微凸點工藝。OSAT高階2.5D封裝代工市場在2023年約5億美元，預計2028年增至20億美元（來源：Yole《Advanced Packaging Quarterly Market Monitor》2024年Q2）。
- HBM位元需求帶動微凸點消耗：2023年HBM位元出貨量約4.5億GB，2024年預計翻倍至9億GB，以每GB對應的微凸點數估算，微凸點消耗量增速與HBM位元增速基本一致（來源：TrendForce 2024年Q1報告）。
10 玩家對比
在微凸點及下一代互連路線上，主要半導體廠商的工藝選擇和進度存在差異。以下資訊基於各公司2023–2024年技術論壇、ISSCC、IEEE ECTC等公開演示。
| 廠商 | 2.5D/3D品牌 | 微凸點典型間距 | 鍵合方式 | HBM整合 | 混合鍵合進度 |
|---|---|---|---|---|---|
| 台積電 | CoWoS-S/R/L, 3DFabric | 約40 µm（CoWoS-S） | TCB + Mass Reflow 結合 | 整合HBM3/3E | 已量產（用於AMD 3D V-Cache），2025年邏輯應用 |
| 三星 | I-Cube, X-Cube | 約40 µm（I-Cube） | TC-NCF熱壓鍵合 | HBM3E TC-NCF | X-Cube Hybrid Bonding 2024年試產 |
| 英特爾 | EMIB, Foveros | 36–50 µm（Foveros） | TCB | 外掛HBM（EMIB） | Foveros Direct 2024年量產 |
| SK海力士 | MR-MUF（HBM堆疊） | 40 µm（HBM3） | 批量回流+模塑底填 | 自有HBM | 未宣佈量產混合鍵合 |
| 美光 | HBM（堆疊） | 估計~40 µm（公開資料未見具體數字） | TCB | 自有HBM3E | 研發中，尚無公開量產時間表 |
台積電受益於一體化的晶圓製造與先進封裝，能夠在同一工廠內完成TSV、微凸點、鍵合和底填，良率和週期具備優勢。三星與SK海力士則在HBM的微凸點鍵合上各有專利工藝（TC-NCF vs MR-MUF），均聲稱具備更好的熱管理和可靠性。英特爾Foveros直接採用面對面堆疊，微凸點密度較高，並率先在Foveros Direct引入混合鍵合。
11 風險
- 技術替代風險：混合鍵合在≤10 µm間距場景下逐步替代微凸點。若3D整合路線加速向混合鍵合切換，微凸點相關裝置與材料可能面臨需求增速放緩。2024年後，AMD 3D V-Cache及部分影像感測器已全面採用混合鍵合。
- 良率與成本風險：間距縮至20 µm以下後，共面性控制、底填和檢測難度急劇上升，可能導致封裝良率下降，成本非線性增加，削弱經濟性。
- 產能集中風險：微凸點高階鍵合產能高度集中於台積電、三星、SK海力士等少數廠商，地緣政治、自然災害或裝置交期延長可能導致供應鏈中斷。
- 材料供應瓶頸：高階電鍍液、底填膠等特殊化學品供應商有限，在AI封裝激增背景下，若上游材料擴產不及，將出現供應緊張和漲價。
- 熱機械可靠性風險：隨著堆疊層數增加（12→16層），微凸點承受的剪下應力和電流密度加大，電遷移和疲勞壽命可能成為產品長期可靠性的隱患。
- 檢測與修補挑戰：現有探針卡和光學檢測難以覆蓋20 µm以下凸點的全面檢測，漏檢可能造成下游系統組裝後的早期失效。
12 誤讀糾偏
誤讀1：微凸點將被混合鍵合迅速淘汰 混合鍵合雖然互連密度極端，但其對顆粒控制、表面清潔度和CMP均勻性要求近乎苛刻，且成本高、檢測體系未成熟。在間距≥10 µm的應用中，微凸點憑藉成熟工藝和成本優勢仍將長期存在。兩者將長期共存，混合鍵合首先滲透影像感測器、3D V-Cache等縱深市場，再逐步向邏輯堆疊擴充套件。
誤讀2：微凸點間距越小越好 間距縮小帶來密度紅利，但會導致熱機械應力增加、底填膠流動性困難、訊號串擾加大。設計上需在互連密度、良率、可靠性和熱管理之間折衷，盲目追求最小間距可能惡化量產經濟性。目前HBM3的約40 µm間距被視為該代產品的平衡點。
誤讀3：微凸點就是普通焊球縮小的版本 微凸點採用銅柱+錫帽結構，設計、電鍍、鍵合、底填等環節均不同於傳統的球柵陣列焊球。它不僅是尺寸縮放，更是材料體系、工藝控制和可靠性物理的質變，需要專門的知識體系和裝置平台。
誤讀4：微凸點只在先進封裝中使用 實際上，銅柱凸點也廣泛用於移動處理器的倒裝晶片封裝（間距≥100 µm），只是“微凸點”一詞窄化了其在細間距2.5D/3D封裝中的極端應用。產業中存在技術延續譜系，裝置和材料有共通性。
13 最新事件
（以下事件按時間倒序排列，來源均為公開媒體報道或公司官方新聞稿。）
- 2025年3月：台積電在2025年技術論壇上透露，CoWoS-L方案將大規模採用區域性矽橋與微凸點組合，並揭露正在開發10 µm間距微凸點以滿足HBM4需求，同時為混合鍵合做好準備（來源：台積電2025技術論壇演示稿）。
- 2024年12月：SK海力士宣佈開始送樣16層HBM4樣品，仍採用改進型MR-MUF微凸點鍵合方案，未採用混合鍵合（來源：SK海力士官網新聞）。
- 2024年9月：英特爾在Intel Innovation上宣佈Foveros Direct混合鍵合已用於代工客戶的邏輯晶片3D堆疊，但對於部分代工產品仍建議使用Foveros微凸點方案以控制成本（來源：Intel Innovation 2024）。
- 2024年7月：SEMI報告指出，2024年Q2全球封裝裝置銷售額年增率增長35%，其中熱壓鍵合裝置出貨創新高，對應微凸點產能擴張（來源：SEMI World Fab Forecast及封裝裝置市場報告）。
- 2024年5月：台積電技術論壇顯示，2024年底CoWoS月產能將達3.5萬片，2025年底目標超過5萬片，且微凸點間距將向36 µm下探以匹配下一代HBM（來源：台積電2024技術論壇）。
- 2024年3月：三星宣佈量產12層HBM3E，採用TC-NCF微凸點熱壓鍵合技術，凸點間距維持約40 µm，實現36 GB容量（來源：三星半導體官方新聞稿）。
14 追蹤指標
追蹤微凸點產業景氣與技術變遷，可重點觀察以下指標：
- 台積電CoWoS月產能及營收佔比：每季法說會揭露，反映微凸點需求總量。
- HBM位元出貨量及層數佔比（SK海力士、三星、美光財報）：8層→12層→16層演進，層數增加直接放大微凸點數量和鍵合難度。
- 高階熱壓鍵合裝置（TCB）訂單出貨比與交期：ASMPT、K&S、Besi季度財報中“Advanced Packaging”相關營收。
- 先進封裝電鍍材料供應商營收：MacDermid Alpha、上村工業等公開的電子材料部門營收趨勢。
- 混合鍵合採用程序：AMD、索尼、台積電等宣佈混合鍵合量產的新聞，及其應用範圍的拓展（如邏輯-邏輯堆疊）。
- 底填膠供應商出貨量：昭和電工、住友電木季度財報中“electronic materials”細分。
- 封裝基板/中介層面積與路由密度：ABF載板、矽中介層的面積擴大推動微凸點陣列總數增長。
- JEDEC HBM4標準釋出後的微凸點間距規格：HBM4標準是否顯著縮小凸點間距或引入混合鍵合選項。
- 中國先進封裝自主化進度：長電科技、通富微電等OSAT的2.5D/3D產線建設及裝置採購公告。
15 信源
本概念頁關鍵資訊參考或引自以下權威來源，建議讀者通過它們獲取最新、最準確的資料：
- 台積電技術論壇（每年5月）及季度法人說明會演示材料；
- 三星半導體、SK海力士、美光官網及投資者關係新聞稿；
- 英特爾Intel Innovation及Architecture Day技術演示；
- JEDEC標準：JESD235（HBM）、JESD22系列可靠性