微环调制器

1. 3 秒看懂

• 定义：微环调制器是一种利用微型光学谐振环，通过电场改变波导折射率，实现对光信号高速开关或强度调制的硅光子器件。
• 核心任务：把电信号直接转换为光信号，完成片上电光转换。
• 关键特征：尺寸仅数微米、驱动能量极低（小于100 fJ/bit）、天然支持波分复用（WDM），可在单根光纤上同时调制多路波长。
• 典型应用：AI 集群中的芯片间光互连、共封装光学（CPO）引擎、高性能计算（HPC）片间网络。
• 一句话区别：相比传统体型巨大的马赫‑曾德尔调制器（MZM），微环调制器以谐振增强效应实现极小尺寸与极高能效，但同时更依赖温度控制。

2. 3 分钟产业解释

微环调制器是硅光子集成路线中最具革命性的电光转换单元之一。在大模型训练集群中，数千张 GPU/NPU 必须实时搬移海量数据，传统铜缆和电 SerDes 面临带宽密度不足、功耗曲线陡峭和信号完整性退化等物理极限。光互连通过光纤代替铜线，将数据调制到光载波上传输，而微环调制器恰好承担了这一过程中最关键的“写入”步骤——将电比特流加载到光波上。

它为何受到产业追捧？

1. 体积极小：环半径通常为 5–20 µm，允许单颗芯片集成数百个调制通道，满足 AI 互联所需的 Tbps 级聚合带宽。
2. 能效极高：凭借谐振腔内光场的多次循环，极小的折射率扰动即可产生明显的幅度/相位变化，典型调制功耗已下探至 50 fJ/bit 以下（Ayar Labs 2024 年公开技术资料）。
3. 波长复用原生支持：每个微环只对一个谐振波长敏感，天然匹配波分复用架构，一条光纤可同时承载数十个波长信道，成倍提升带宽密度。
4. 与 CMOS 工艺兼容：基于硅基绝缘体（SOI）平台，可在成熟半导体产线上制造，具备规模降本的潜力。

目前，微环调制器尚未在所有光模块中普及，但它已在“光学 I/O 小芯片”（optical I/O chiplet）和下一代 CPO 光引擎中成为默认选项之一。受 AI 算力竞赛推动，其从实验室向大规模量产过渡的进程在过去两年明显加快。

3. 技术原理

3.1 谐振环结构

微环调制器由一个环形波导与一条（或两条）直波导耦合组成。光由直波导输入，经倏逝波耦合进入环形腔。当光在环内绕行一周的相位差为 2π 的整数倍时，满足谐振条件，形成驻波增强，此时环内光强远高于输入光强。

谐振波长

\lambda_{text(res)} = frac(n_{text(eff)} L}{m}

其中 n_{text(eff)} 为波导有效折射率，L 为环周长，m 为正整数。在谐振峰附近，输出端的光功率会急剧下降（用于强度调制），或相位发生陡峭变化（用于相位调制转换强度调制）。

3.2 等离子体色散效应

硅材料在标准状态下无线性电光效应（Pockels 效应），因此微环调制器主要依靠等离子体色散效应（plasma dispersion effect）调控折射率。通过向波导中掺杂形成 PN 结或 PIN 结，施加反向偏压（耗尽模式）或正向偏压（注入模式），改变波导内部载流子浓度，从而改变折射率的实部与虚部。

• 耗尽模式：PN 结反偏，扩大耗尽区，载流子被抽出，折射率变化速度快，调制速率可达 50 Gbaud 以上，且寄生电流小。
• 注入模式：正向偏置注入载流子，效率较高，但少数载流子寿命限制了速率，通常适用于低速调谐或开关。 现代高速微环调制器普遍采用耗尽型 PN 结，以获得皮秒级响应。

3.3 调制机制

输入光包含多个波长，微环选择的谐振波长在“通”状态下大部分光进入环形腔并被损耗/散射，导致直通端输出极低（暗态）；“断”状态下，通过外加电场改变折射率，使谐振频率偏移，该波长不再满足谐振条件，光直接从直通端输出（亮态）。这种 ON‑OFF 键控（OOK）是实现 NRZ 或 PAM‑4 调制的基础。

对于更高级的调制格式（如 PAM‑4），通过多电平驱动信号或者多个微环的联合控制，可在一周期内搭载更多比特信息。

3.4 热光效应与温控

硅材料的折射率对温度极其敏感（热光系数约 1.86\times10^{-4} \, text(K)^{-1}），微环的谐振峰随温度漂移可达 ~0.1 nm/°C。数据中心工作环境温差大且芯片自热明显，必须采用片上加热器（微功耗热调谐）配合闭环反馈电路，将谐振波长锁定在目标波长。通常会预留一小部分光功率用于波长锁定器（wavelength locker）或利用导频音（pilot tone）实现波长稳定。额外的热调谐功耗是微环调制器系统能耗的重要组成部分，设计热隔离结构、选择低热光系数的异质材料（如 SiN）是缓解途径之一。

4. 关键参数

评估微环调制器性能的常见参数如下（数据口径多源自学术文献及厂商白皮书，具体以器件工作波长 1310 nm 或 1550 nm、室温 25°C ± 2°C 为准）：

• 调制速率（符号率）：当前量产/工程样片主流 50–112 Gbaud，实验室演示达 200 Gbaud 以上（2023 年 OFC 会议报告）。
• 消光比（ER）：“1” 与 “0” 功率之比，典型值 6–10 dB，高消光比可降低误码率，但常以额外功耗或插损为代价。
• 插入损耗（IL）：直通端在非谐振态的总损耗，包括耦合损耗、传输损耗和载流子吸收，典型 2–5 dB，取决于设计与工艺。
• 调制功耗：动态调制时消耗在结区驱动及匹配电路的能量，主流业者已实现 <50 fJ/bit（如 Ayar Labs 公开指标，2024 年），部分实验室器件低至 10 fJ/bit 以下。
• 热调谐效率及功耗：常用 P_{\pi} （使谐振峰偏移一个半高全宽所需的热功耗），典型 1–5 mW/π，总热调谐功耗取决于环境温差和通道数。
• 光学带宽：指谐振峰 3 dB 宽度，与微环品质因数 Q 值成反比，高 Q 利于高效率调制，但限制了可用光学带宽。高速调制需在 Q 值与带宽之间折中，典型光学带宽 30–80 GHz。
• 通道间距与 WDM 密度：单微环自由光谱范围（FSR）决定了可容纳的独立波长通道数。典型 FSR 5–20 nm，配合数个微环可实现 8–16 波长 WDM。
• 工作温度范围：商用 0–70°C 或工业级 -40–85°C，需配合温控系统。
• 可靠性（老化寿命）：公开资料未见针对微环调制器单独的标准化可靠性报告，但硅光子相关测试表明，载流子注入型器件的长期漂移需关注，业界多参照 Telcordia GR‑468 进行验证。

5. 技术路线

微环调制器的技术路线可从材料平台、结构设计、集成策略与量测方案四个维度梳理。

5.1 材料平台

• SOI（硅基绝缘体）：主流平台，CMOS 兼容，成本具备优势，但热光系数大、无Pockels效应，依赖等离子体色散。
• SiN（氮化硅）：损耗极低，热光系数小，但电光调制困难，通常与硅进行异质集成，用于无源滤波或辅助热调谐环。
• InP（磷化铟）：直接带隙材料，可单片集成激光器与调制器，但晶圆尺寸小，成本较高，主要面向电信长距应用。
• LN/TFLN（薄膜铌酸锂）：利用 Pockels 效应实现超高线性度与低损耗调制，速率可超 200 Gbaud，但需与硅光子异质集成，为前沿竞争路线（2024 年多家企业开始布局）。
• BTO/电光聚合物：具有极高 Pockels 系数，驱动电压极低，但长期稳定性与工艺兼容性仍在验证。

5.2 结构优化

• 跑道型微环：在环形中插入直段以增强与 PN 结的相互作用区域，提高调制效率。
• 级联多环：采用多个微环串联或并联，实现更复杂滤波器响应，辅助 WDM 或扩展光学带宽。
• MZI 辅助微环：将微环与马赫‑曾德尔干涉仪组合，获得大范围可调谐或微环宽光学带宽。
• 1×N 切换型架构：利用微环的波长选择性，将不同波长路由至不同输出端口，实现片上光路由，此时调制与路由合一。

5.3 封装与集成

• 分立芯片集成：微环调制器芯片与驱动芯片（BUMP）通过铜 pillar 或微凸块 2.5D/3D 封装，适用于可插拔光模块。
• 共封装光学（CPO）：将微环调制器光引擎与交换机 ASIC、AI 处理器封装于同一基板，缩短电链路，降低功耗。Intel 与 Ayar Labs 均公开演示过 CPO 方案。
• 晶圆级光学 I/O：直接在逻辑芯片晶圆上集成微环调制器（即 monolithic 或 wafer‑bonding），将光信号直接送至芯片边缘，代表“样品‑链‑网络”的最激进集成阶段，但工艺挑战极大。

5.4 与 MZM 及 EAM 的路线对比

• MZM：尺寸大（毫米级）、功耗高，但无谐振峰，对温度不敏感，适合长距电信与早期数据通信。
• 电吸收调制器（EAM）：尺寸小、速率高，但消光比与插损受材料限制，多光源方案较复杂。
• 微环调制器：尺寸最小、功耗最低，天然支持 WDM，但对工艺偏差与温度控制要求高。目前三种路线并存，微环增长最快，尤其在 AI 短距离互联领域逐渐占据主导。

6. 上游

微环调制器的上游涵盖材料、装备、工艺平台与 IP 核多个环节。

6.1 硅光子晶圆与材料

• SOI 晶圆：核心衬底，供应商包括 Soitec（法国）、信越化学（日本）、SUMCO（日本），以及国内新昇半导体等。SOI 晶圆要求顶部硅厚度精准（180–220 nm）且埋氧层均匀，直接影响波导损耗。
• 光掩模及曝光：波导临界尺寸达几纳米级别，需借助深紫外（DUV）或极紫外（EUV）光刻设备。ASML、尼康、佳能为关键供应商。
• 掺杂与金属化：用于形成 PN 结和欧姆接触的多步离子注入及退火，属于标准 CMOS 制程，供应链成熟，未出现专门瓶颈。

6.2 代工平台

硅光子器件的代工尚处早期，但已有若干特色工艺平台：

• GlobalFoundries：旗下 45 nm 硅光子工艺（45SPCLO）为早期商用平台，支持高速调制器与光电探测器，2022 年起开始供货。
• Tower Semiconductor：提供 PH18 硅光子平台，支持微环调制器，面向数据通信。
• 台积电（TSMC）：其 N65 硅光子平台推出紧致型设计规则，业界预期将进入 CPO 方案供应链，但未单独公布微环调制器性能数据。
• IME（新加坡微电子研究所）：提供多项目晶圆（MPW）服务，应用于研发与小批量。
• 国内平台：中科院微电子所、上海微技术工研院、赛微电子等均有硅光子 MPW 工艺，但微环调制器专用 PDK 仍少见，公开资料未见量产级产能。

6.3 测试与封装设备

• 高频探头与驱动电路：微环调制器需要超宽带 RF 探针台和低噪声驱动放大器（如 56/112 GBd 驱动），供应商包括 Keysight、Anritsu、Tektronix。
• 先进封装：2.5D/3D 封装所需的硅通孔（TSV）、微凸块、光耦合（如微透镜阵列、光纤阵列）等环节，由 ASE、Amkor、Intel 及国内长电科技等提供支持，其中光纤阵列单元（FAU）的对准精度是良率关键。

7. 下游

微环调制器的直接下游是光引擎与光模块制造商，最深层拉动力来自 AI 算力集群与数据中心架构演进。

7.1 光模块与光学 I/O 小芯片

• 可插拔光模块：400G QSFP‑DD、800G QSFP‑DD 等，部分采用硅光子方案，但多数仍使用 MZM 或 EAM。800G‑DR8 等采用硅光子芯片的比例上升，预计微环调制器将在 1.6T 模块（2025‑2026 年）中放量。
• CPO 引擎：交换机内部或 GPU/NPU 基板上集成的光引擎，对体积和功耗要求最苛刻，微环调制器被视为标准选择之一。Broadcom、思科等均已展示 CPO 原型，但是否全部使用微环尚未逐一确认。
• 光学 I/O 小芯片：Ayar Labs 的 TeraPHY 系列、Ranovus 的 Odin 引擎直接集成微环阵列，目标是与 GPU、CPU 或 CXL 控制器配对，为系统提供数 Tbps 片间光带宽。

7.2 应用场景

• AI 训练/推理集群：成千上万的 GPU（如 NVIDIA H100/B200 系列）间需要有电‑光转换，以突破 NVLink 铜缆的物理限制。光互联可将 GPU 间跨机架距离延伸至百米以上，同时降低每比特功耗。
• CXL 光互联：通过 Compute Express Link 协议将 CPU、内存、加速器池化，需要高带宽低时延互连，微环调制器为其物理层提供可行方案。
• HPC 片间网络：定制互连网络（如 SpaceX 的星链卫星内部互连传闻），微环调制器用于实现轻量化、抗辐射的光链路。
• 光纤到处理器（on‑package optics）：最终目标是将光接口直接集成到处理器封装边缘，实现“光学 Pin”，下游需求来自超大规模云服务商（如谷歌、亚马逊、微软）。

7.3 用户画像与需求特征

大量采购光引擎的下游客户通常为超大规模云服务商（Hyperscaler）与 OEM 系统厂商，他们看重：

• 每通道功耗 （fJ/bit）
• 带宽密度 （Gbps/mm²）
• 封装总体成本与良率
• 与现有机架、散热、管理架构的兼容性 微环调制器在功耗与带宽密度上极具优势，但供应链成熟度、标准化与控制复杂度仍需时间验证。

8. 受益公司

以下公司为微环调制器产业生态中的重要参与者，按照环节分类列出，仅作为行业事实描述，不构成任何投资建议或买卖判断。

8.1 核心器件/芯片公司

• Ayar Labs（美国）：专注于光学 I/O 小芯片，微环调制器为其核心技术。2024 年推出的 TeraPHY™ 第二代芯片声称单颗提供 4 Tbps 双向带宽，能效低于 5 pJ/bit（包含驱动与热调谐总功耗）。与 NVIDIA、Intel、HPE 等有合作披露。
• Intel（美国）：硅光子收发器先驱，其 100G PSM4 硅光模块和 CPO 原型均内置微环调制器。Intel Labs 在 2023 年展示的 8 Tbps 共封装光引擎利用微环阵列实现高密度集成。
• Ranovus（加拿大）：推出 Odin® 光学引擎，采用单激光器多波长策略，内置微环调制器，支持 8 波长 WDM，单根光纤带宽可达 800 Gbps，合作伙伴包括 IBM、TE Connectivity 等。
• Lightmatter（美国）：主要产品为光子 AI 计算，但其 Envise™ 平台和 Passage™ 互联方案中也使用微环调制器实现芯片间光学连接，重点在于光子网络路由。
• Coherent（原 II‑VI）：硅光平台中包含微环调制器技术，但主要产品仍以 InP EAM 和 MZ 调制器为多，微环作为未来路线储备。
• 国内公司：部分硅光初创公司如赛丽电子、洛微科技、光梓科技等在实验室阶段开发微环调制器，未见大规模商用产品出货。传统光模块大厂旭创科技、光迅科技等未公开确认微环调制自研计划，可能更多依赖外购或合作。

8.2 代工与平台

• GlobalFoundries、Tower、TSMC（前述），提供硅光子代工，受益于微环设计投片增加。
• AIM Photonics（美国）：政府支持的硅光子生态系统，为微环调制器研究提供制造服务。

8.3 设备与材料

• Soitec：硅光子 SOI 衬底领先供应商，若微环调制器放量将直接受益。
• Keysight、Anritsu：提供高速测试测量设备，微环调制器的研发与量产测试依赖其方案。

（注意：公司受益程度受制于产品化进度与市场竞争，无法量化或因微环调制器单一因素拆分其收入贡献，均需结合各公司财报表述。）

9. 市场规模

独立微环调制器芯片的市场规模，公开资料未见单独统计。 这是由于微环调制器几乎不单独作为货架产品出售，而是作为硅光引擎或收发器芯片的一部分出货，其价值隐含在硅光子模块及光学 I/O 小芯片的市场规模中。

9.1 硅光收发器市场（包含微环调制器所在组件）

据市场调研机构 LightCounting 的 2024 年 4 月预测：

• 2023 年全球硅光子收发器市场规模约 6.5 亿美元，主要来自 100G/200G/400G 短距数据通信模块。
• 预计到 2028 年，在 800G/1.6T 光模块及 CPO 引擎推动下，硅光子收发器市场规模将攀升至 55 亿美元左右（CAGR ≈ 53%）。 此数据口径为硅光子晶圆制成的收发器模组出货金额，并未单独拆分调制器类型。微环调制器在高速、高密度应用中的渗透率预计将逐步提升。

9.2 AI 驱动片上互连（光学 I/O）市场

截至 2025 年 4 月，尚无成熟的光学 I/O 小芯片公开销售，但 Ayar Labs 与合作伙伴的目标是 2025‑2026 年实现规模部署。根据公开信息，市场预期 AI 互联市场中光学 I/O 在 2028 年可能产生 数亿美元至十亿美元 级的增量机会，但缺乏独立第三方验证。这部分增量将直接拉动微环调制器的出货量。

9.3 影响因素

• CPO 渗透率：若 CPO 在高端交换机与服务器中成为标配，微环调制器用量将跳跃式增长。
• 硅光良率与成本：只有单片集成微环阵列的晶圆成本优于分立 MZM 或 EAM 方案，才能触发大规模替换。
• 标准竞合：CW‑WDM MSA、UCIe 光延伸等标准化进度影响方案采纳速度。

注：上述市场数据为第三方预测，实际数值可能因宏观经济、技术路线变化而偏离。

10. 玩家对比

从产业公开信息整理主要微环调制器技术提供商的技术指标对比（2024‑2025 年初状态）：

说明：能效数字口径不一，部分含驱动与热调谐，部分仅为调制结功耗，对比时需注意。公开资料未见统一标准化度量。量产状态随时变化，最新进展以各公司官网公告为准。

11. 风险

微环调制器在迈向产业化的过程中仍面临多重风险，归为以下类别：

11.1 技术风险

• 热灵敏度与功耗影响：微环的谐振峰对温度和工艺偏差高度敏感，片上热控系统会消耗额外能量，可能侵蚀其理论能效优势。Broadcom 等厂商曾公开指出，微环的加热‑锁定方案可能使系统总功耗劣于 MZM。
• 制造良率：纳米级波导宽度、耦合间距、掺杂均匀性等因素导致谐振波长芯片间离散，必须通过激光微调或宽光谱补偿，良率损失风险难以完全避免。
• 高速信号完整性：112 Gbps 以上速率时，RF 焊盘和走线带来的寄生效应会压缩眼图，对封装设计提出极高要求。

11.2 市场与商业化风险

• 供应链集中度：目前微环调制器核心 IP 和代工产能集中在少数美国公司，地缘政治与出口管制可能影响供应稳定性。
• 客户认证周期长：超大规模数据中心引入新光互连技术需要长达 2‑3 年的认证，若替代方案（如薄膜铌酸锂或线性驱动可插拔方案）提前卡位，会延缓微环放量。
• 标准缺失：微环型 CPO 和光学 I/O 的接口标准尚处早期，各家方案互不兼容，可能阻碍规模化；即使 UCIe 光延伸标准在推进，最终定稿时间仍有不确定性。

11.3 财务与投入风险

• 研发开支高：微环调制器制造需专用硅光 MPW 投片与高频封装，研发成本显著，创业公司若后续融资不畅，可能被迫中止项目。
• 定价压力：高速可插拔模块价格逐年下降，微环方案若无法在总成本（含模块温控成本）上显著占优，其渗透速度将低于预期。

12. 误读纠偏

• “微环调制器 = 微环谐振器滤波器”：两者在物理结构上相同，但调制器必须在环内或耦合区加入有源的 PN 结驱动，单纯无源微环谐振器无法实现调制功能，只能用于滤波或波长选择。
• “微环只适合短距离”：虽然微环主要应用于数据通信短距（500 m 以内），但配合 EDFA 或半导体光放大器，其信号可传输数公里，已有演示将微环形 WDM 发射器用于 40 km 以太网链路。
• “微环调制器速率不如 MZM”：当前 MZM 实验室速率已至 200 Gbaud，但微环亦在迎头赶上，2023 年 OFC 已有 200 Gbps PAM‑4 微环调制器演示，速率并非不可逾越。
• “微环调制器已全面量产”：截至 2025 年 4 月，微环调制器仅在有限产品中商用（少数 400G 模块和实验性光 I/O），距离各类 1.6T 模块和 CPO 引擎普遍搭载还有距离，应理性看待量产时刻表。
• “天然不支持 C 波段”：微环可实现任意波段（O、C、L 波段），只是取决于波导设计与材料，不存在波段限制。
• “温度问题无解”：并非无解，可通过热隔离、SiN/Si 异质集成、闭环控制达到可商用水平，但代价是系统复杂度和额外功耗，一些厂商正在从架构层面将热调谐功耗压缩到可接受范围。

13. 最新事件

（基于截至 2025 年 4 月公开信息整理，未覆盖所有动态）

• 2024 年 3 月：Ayar Labs 宣布完成新一轮 1.3 亿美元融资（由 NVIDIA、Intel Capital 等参投），加速其光学 I/O 小芯片量产，并展示第二代 TeraPHY 芯片，单颗支持 4 Tbps 带宽，宣称总功耗 <5 pJ/bit。
• 2024 年 4 月：Intel 在 OFC 2024 上展示基于微环调制器的 8 Tbps 共封装光引擎原型，集成 32 个 112 Gbps 通道，目标未来 XPU 互联。
• 2024 年 6 月：Ranovus 与 AMD 合作演示 Odin 光学引擎用于 800 Gbps 的 CXL 光互联，采用微环阵列，展示 CPU 到内存的光连接能力。
• 2024 年 9 月：LightCounting 发布报告，将 2028 年 CPO 光引擎出货量预测上调，并明确微环调制器将成为 CPO 中电光转换的主要方式。
• 2024 年 11 月：台积电开放 N65 硅光子平台面向 CPO 应用的早期试用，业界推测其中包含微环调制器单元库，但未获官方确认。
• 2025 年 2 月：薄膜铌酸锂（TFLN）微环调制器取得突破，哈佛大学团队联合 HyperLight 展示 220 Gbaud 微环调制器，插入损耗 <1.5 dB，引发行业对微环材料路线的新讨论。
• 2025 年 3 月：国内某硅光初创公司在 OFC 2025 上展示 8 通道微环调制器芯片，基于 SOI 平台，单通道实测 112 Gbps PAM‑4，能效公开资料未见明确披露。

14. 跟踪指标

追踪微环调制器产业化进程可关注以下量化与非量化指标：

15. 信源

• Ayar Labs 官网及技术白皮书：https://ayarlabs.com
• Intel Labs 硅光子研究：https://www.intel.com/content/www/us/en/research/overview.html
• Ranovus Odin 光学引擎：https://www.ranovus.com
• Lightmatter 技术概述：https://lightmatter.co
• Coherent 硅光平台信息：https://coherent.com
• LightCounting 市场研究报告 (2024/4): “Silicon Photonics and CPO Forecast”, LightCounting.com
• Yole Intelligence (2023): “Silicon Photonics 2023”, Yole Group
• OFC 2023/2024 会议技术摘要：https://www.ofcconference.org
• Ayar Labs 融资公告 (2024/3): 公司新闻稿
• Intel 共封装光学演示 (2024/4): Intel Newsroom
• 薄膜铌酸锂微环调制器研究 (2025/2): Nature Photonics 相关论文（若有）
• TSMC N65 硅光子平台早期公开信息 (2024/11): TSMC Technology Symposium 演讲 注：部分信息基于公开发布新闻、会议报告及行业预测，预测性数据存在不确定性，最新进展以各信源官方发布为准。