微環調變器

1. 3 秒看懂

• 定義：微環調變器是一種利用微型光學諧振環，通過電場改變波導折射率，實現對光訊號高速開關或強度調變的矽光子器件。
• 核心任務：把電訊號直接轉換為光訊號，完成片上電光轉換。
• 關鍵特徵：尺寸僅數微米、驅動能量極低（小於100 fJ/bit）、天然支援波長分波多工（WDM），可在單根光纖上同時調變多路波長。
• 典型應用：AI 叢集中的晶片間光互連、共封裝光學（CPO）引擎、高效能運算（HPC）片間網路。
• 一句話區別：相比傳統體型巨大的馬赫‑曾德爾調變器（MZM），微環調變器以諧振增強效應實現極小尺寸與極高能效，但同時更依賴溫度控制。

2. 3 分鐘產業解釋

微環調變器是矽光子整合路線中最具革命性的電光轉換單元之一。在大型模型訓練叢集中，數千張 GPU/NPU 必須即時搬移海量資料，傳統銅纜和電 SerDes 面臨頻寬密度不足、功耗曲線陡峭和訊號完整性退化等物理極限。光互連通過光纖代替銅線，將資料調變到光載波上傳輸，而微環調變器恰好承擔了這一過程中最關鍵的“寫入”步驟——將電位元流載入到光波上。

它為何受到產業追捧？

1. 體積極小：環半徑通常為 5–20 µm，允許單顆晶片整合數百個調變通道，滿足 AI 互聯所需的 Tbps 級聚合頻寬。
2. 能效極高：憑藉諧振腔內光場的多次迴圈，極小的折射率擾動即可產生明顯的幅度/相位變化，典型調變功耗已下探至 50 fJ/bit 以下（Ayar Labs 2024 年公開技術資料）。
3. 波長複用原生支援：每個微環只對一個諧振波長敏感，天然匹配波長分波多工架構，一條光纖可同時承載數十個波長通道，成倍提升頻寬密度。
4. 與 CMOS 工藝相容：基於矽基絕緣體（SOI）平台，可在成熟半導體產線上製造，具備規模降本的潛力。

目前，微環調變器尚未在所有光模組中普及，但它已在“光學 I/O 小晶片”（optical I/O chiplet）和下一代 CPO 光引擎中成為預設選項之一。受 AI 算力競賽推動，其從實驗室向大規模量產過渡的程序在過去兩年明顯加快。

3. 技術原理

3.1 諧振環結構

微環調變器由一個環形波導與一條（或兩條）直波導耦合組成。光由直波導輸入，經倏逝波耦合進入環形腔。當光在環內繞行一週的相位差為 2π 的整數倍時，滿足諧振條件，形成駐波增強，此時環內光強遠高於輸入光強。

諧振波長

\lambda_{text(res)} = frac(n_{text(eff)} L}{m}

其中 n_{text(eff)} 為波導有效折射率，L 為環周長，m 為正整數。在諧振峰附近，輸出端的光功率會急劇下降（用於強度調變），或相位發生陡峭變化（用於相位調變轉換強度調變）。

3.2 等離子體色散效應

矽材料在標準狀態下無線性電光效應（Pockels 效應），因此微環調變器主要依靠等離子體色散效應（plasma dispersion effect）調控折射率。通過向波導中摻雜形成 PN 結或 PIN 結，施加反向偏壓（耗盡模式）或正向偏壓（注入模式），改變波導內部載流子濃度，從而改變折射率的實部與虛部。

• 耗盡模式：PN 結反偏，擴大耗盡區，載流子被抽出，折射率變化速度快，調變速率可達 50 Gbaud 以上，且寄生電流小。
• 注入模式：正向偏置注入載流子，效率較高，但少數載流子壽命限制了速率，通常適用於低速調諧或開關。 現代高速微環調變器普遍採用耗盡型 PN 結，以獲得皮秒級響應。

3.3 調變機制

輸入光包含多個波長，微環選擇的諧振波長在“通”狀態下大部分光進入環形腔並被損耗/散射，導致直通端輸出極低（暗態）；“斷”狀態下，通過外加電場改變折射率，使諧振頻率偏移，該波長不再滿足諧振條件，光直接從直通端輸出（亮態）。這種 ON‑OFF 鍵控（OOK）是實現 NRZ 或 PAM‑4 調變的基礎。

對於更高階的調變格式（如 PAM‑4），通過多電平驅動訊號或者多個微環的聯合控制，可在一週期內搭載更多位元資訊。

3.4 熱光效應與溫控

矽材料的折射率對溫度極其敏感（熱光係數約 1.86\times10^{-4} \, text(K)^{-1}），微環的諧振峰隨溫度漂移可達 ~0.1 nm/°C。資料中心工作環境溫差大且晶片自熱明顯，必須採用片上加熱器（微功耗熱調諧）配合閉環反饋電路，將諧振波長鎖定在目標波長。通常會預留一小部分光功率用於波長鎖定器（wavelength locker）或利用導頻音（pilot tone）實現波長穩定。額外的熱調諧功耗是微環調變器系統能耗的重要組成部分，設計熱隔離結構、選擇低熱光係數的異質材料（如 SiN）是緩解途徑之一。

4. 關鍵引數

評估微環調變器效能的常見引數如下（資料口徑多源自學術文獻及廠商白皮書，具體以器件工作波長 1310 nm 或 1550 nm、室溫 25°C ± 2°C 為準）：

• 調變速率（符號率）：當前量產/工程樣片主流 50–112 Gbaud，實驗室演示達 200 Gbaud 以上（2023 年 OFC 會議報告）。
• 消光比（ER）：“1” 與 “0” 功率之比，典型值 6–10 dB，高消光比可降低誤位元速率，但常以額外功耗或插損為代價。
• 插入損耗（IL）：直通端在非諧振態的總損耗，包括耦合損耗、傳輸損耗和載流子吸收，典型 2–5 dB，取決於設計與工藝。
• 調變功耗：動態調變時消耗在結區驅動及匹配電路的能量，主流業者已實現 <50 fJ/bit（如 Ayar Labs 公開指標，2024 年），部分實驗室器件低至 10 fJ/bit 以下。
• 熱調諧效率及功耗：常用 P_{\pi} （使諧振峰偏移一個半高全寬所需的熱功耗），典型 1–5 mW/π，總熱調諧功耗取決於環境溫差和通道數。
• 光學頻寬：指諧振峰 3 dB 寬度，與微環品質因數 Q 值成反比，高 Q 利於高效率調變，但限制了可用光學頻寬。高速調變需在 Q 值與頻寬之間折中，典型光學頻寬 30–80 GHz。
• 通道間距與 WDM 密度：單微環自由光譜範圍（FSR）決定了可容納的獨立波長通道數。典型 FSR 5–20 nm，配合數個微環可實現 8–16 波長 WDM。
• 工作溫度範圍：商用 0–70°C 或工業級 -40–85°C，需配合溫控系統。
• 可靠性（老化壽命）：公開資料未見針對微環調變器單獨的標準化可靠性報告，但矽光子相關測試表明，載流子注入型器件的長期漂移需關注，業界多參照 Telcordia GR‑468 進行驗證。

5. 技術路線

微環調變器的技術路線可從材料平台、結構設計、整合策略與量測方案四個維度梳理。

5.1 材料平台

• SOI（矽基絕緣體）：主流平台，CMOS 相容，成本具備優勢，但熱光係數大、無Pockels效應，依賴等離子體色散。
• SiN（氮化矽）：損耗極低，熱光係數小，但電光調變困難，通常與矽進行異質整合，用於無源濾波或輔助熱調諧環。
• InP（磷化銦）：直接帶隙材料，可單片整合雷射器與調變器，但晶圓尺寸小，成本較高，主要面向電信長距應用。
• LN/TFLN（薄膜鈮酸鋰）：利用 Pockels 效應實現超高線性度與低損耗調變，速率可超 200 Gbaud，但需與矽光子異質整合，為前沿競爭路線（2024 年多家企業開始版面配置）。
• BTO/電光聚合物：具有極高 Pockels 係數，驅動電壓極低，但長期穩定性與工藝相容性仍在驗證。

5.2 結構最佳化

• 跑道型微環：在環形中插入直段以增強與 PN 結的相互作用區域，提高調變效率。
• 級聯多環：採用多個微環串聯或並聯，實現更復雜濾波器響應，輔助 WDM 或擴充套件光學頻寬。
• MZI 輔助微環：將微環與馬赫‑曾德爾干涉儀組合，獲得大範圍可調諧或微環寬光學頻寬。
• 1×N 切換型架構：利用微環的波長選擇性，將不同波長路由至不同輸出埠，實現片上光路由，此時調變與路由合一。

5.3 封裝與整合

• 分立晶片整合：微環調變器晶片與驅動晶片（BUMP）通過銅 pillar 或微凸塊 2.5D/3D 封裝，適用於可插拔光模組。
• 共封裝光學（CPO）：將微環調變器光引擎與交換器 ASIC、AI 處理器封裝於同一基板，縮短電鏈路，降低功耗。Intel 與 Ayar Labs 均公開演示過 CPO 方案。
• 晶圓級光學 I/O：直接在邏輯晶片晶圓上整合微環調變器（即 monolithic 或 wafer‑bonding），將光訊號直接送至晶片邊緣，代表“樣品‑鏈‑網路”的最激進整合階段，但工藝挑戰極大。

5.4 與 MZM 及 EAM 的路線對比

• MZM：尺寸大（毫米級）、功耗高，但無諧振峰，對溫度不敏感，適合長距電信與早期資料通訊。
• 電吸收調變器（EAM）：尺寸小、速率高，但消光比與插損受材料限制，多光源方案較複雜。
• 微環調變器：尺寸最小、功耗最低，天然支援 WDM，但對工藝偏差與溫度控制要求高。目前三種路線並存，微環增長最快，尤其在 AI 短距離互聯領域逐漸佔據主導。

6. 上游

微環調變器的上游涵蓋材料、裝備、工藝平台與 IP 核多個環節。

6.1 矽光子晶圓與材料

• SOI 晶圓：核心襯底，供應商包括 Soitec（法國）、信越化學（日本）、SUMCO（日本），以及國內新昇半導體等。SOI 晶圓要求頂部矽厚度精準（180–220 nm）且埋氧層均勻，直接影響波導損耗。
• 光掩模及曝光：波導臨界尺寸達幾奈米級別，需藉助深紫外（DUV）或極紫外（EUV）光刻裝置。ASML、尼康、佳能為關鍵供應商。
• 摻雜與金屬化：用於形成 PN 結和歐姆接觸的多步離子注入及退火，屬於標準 CMOS 製程，供應鏈成熟，未出現專門瓶頸。

6.2 代工平台

矽光子器件的代工尚處早期，但已有若干特色工藝平台：

• GlobalFoundries：旗下 45 nm 矽光子工藝（45SPCLO）為早期商用平台，支援高速調變器與光電探測器，2022 年起開始供貨。
• Tower Semiconductor：提供 PH18 矽光子平台，支援微環調變器，面向資料通訊。
• 台積電（TSMC）：其 N65 矽光子平台推出緊緻型設計規則，業界預期將進入 CPO 方案供應鏈，但未單獨公佈微環調變器效能資料。
• IME（新加坡微電子研究所）：提供多專案晶圓（MPW）服務，應用於研發與小批次。
• 國內平台：中科院微電子所、上海微技術工研院、賽微電子等均有矽光子 MPW 工藝，但微環調變器專用 PDK 仍少見，公開資料未見量產級產能。

6.3 測試與封裝裝置

• 高頻探頭與驅動電路：微環調變器需要超寬頻 RF 探針臺和低噪聲驅動放大器（如 56/112 GBd 驅動），供應商包括 Keysight、Anritsu、Tektronix。
• 先進封裝：2.5D/3D 封裝所需的矽通孔（TSV）、微凸塊、光耦合（如微透鏡陣列、光纖陣列）等環節，由 ASE、Amkor、Intel 及國內長電科技等提供支援，其中光纖陣列單元（FAU）的對準精度是良率關鍵。

7. 下游

微環調變器的直接下游是光引擎與光模組製造商，最深層拉動力來自 AI 算力叢集與資料中心架構演進。

7.1 光模組與光學 I/O 小晶片

• 可插拔光模組：400G QSFP‑DD、800G QSFP‑DD 等，部分採用矽光子方案，但多數仍使用 MZM 或 EAM。800G‑DR8 等採用矽光子晶片的比例上升，預計微環調變器將在 1.6T 模組（2025‑2026 年）中放量。
• CPO 引擎：交換器內部或 GPU/NPU 基板上整合的光引擎，對體積和功耗要求最苛刻，微環調變器被視為標準選擇之一。Broadcom、思科等均已展示 CPO 原型，但是否全部使用微環尚未逐一確認。
• 光學 I/O 小晶片：Ayar Labs 的 TeraPHY 系列、Ranovus 的 Odin 引擎直接整合微環陣列，目標是與 GPU、CPU 或 CXL 控制器配對，為系統提供數 Tbps 片間光頻寬。

7.2 應用場景

• AI 訓練/推論叢集：成千上萬的 GPU（如 NVIDIA H100/B200 系列）間需要有電‑光轉換，以突破 NVLink 銅纜的物理限制。光互聯可將 GPU 間跨機架距離延伸至百米以上，同時降低每位元功耗。
• CXL 光互聯：通過 Compute Express Link 協議將 CPU、記憶體、加速器池化，需要高頻寬低時延互連，微環調變器為其物理層提供可行方案。
• HPC 片間網路：定製互連網路（如 SpaceX 的星鏈衛星內部互連傳聞），微環調變器用於實現輕量化、抗輻射的光鏈路。
• 光纖到處理器（on‑package optics）：最終目標是將光介面直接整合到處理器封裝邊緣，實現“光學 Pin”，下游需求來自超大規模雲端服務商（如Google、亞馬遜、微軟）。

7.3 使用者畫像與需求特徵

大量採購光引擎的下游客戶通常為超大規模雲端服務商（Hyperscaler）與 OEM 系統廠商，他們看重：

• 每通道功耗 （fJ/bit）
• 頻寬密度 （Gbps/mm²）
• 封裝總體成本與良率
• 與現有機架、散熱、管理架構的相容性 微環調變器在功耗與頻寬密度上極具優勢，但供應鏈成熟度、標準化與控制複雜度仍需時間驗證。

8. 受益公司

以下公司為微環調變器產業生態中的重要參與者，按照環節分類列出，僅作為行業事實描述，不構成任何投資建議或買賣判斷。

8.1 核心器件/晶片公司

• Ayar Labs（美國）：專注於光學 I/O 小晶片，微環調變器為其核心技術。2024 年推出的 TeraPHY™ 第二代晶片聲稱單顆提供 4 Tbps 雙向頻寬，能效低於 5 pJ/bit（包含驅動與熱調諧總功耗）。與 NVIDIA、Intel、HPE 等有合作揭露。
• Intel（美國）：矽光子收發器先驅，其 100G PSM4 矽光模組和 CPO 原型均內建微環調變器。Intel Labs 在 2023 年展示的 8 Tbps 共封裝光引擎利用微環陣列實現高密度整合。
• Ranovus（加拿大）：推出 Odin® 光學引擎，採用單雷射器多波長策略，內建微環調變器，支援 8 波長 WDM，單根光纖頻寬可達 800 Gbps，合作伙伴包括 IBM、TE Connectivity 等。
• Lightmatter（美國）：主要產品為光子 AI 計算，但其 Envise™ 平台和 Passage™ 互聯方案中也使用微環調變器實現晶片間光學連線，重點在於光子網路路由。
• Coherent（原 II‑VI）：矽光平台中包含微環調變器技術，但主要產品仍以 InP EAM 和 MZ 調變器為多，微環作為未來路線儲備。
• 國內公司：部分矽光初創公司如賽麗電子、洛微科技、光梓科技等在實驗室階段開發微環調變器，未見大規模商用產品出貨。傳統光模組大廠旭創科技、光迅科技等未公開確認微環調變自研計劃，可能更多依賴外購或合作。

8.2 代工與平台

• GlobalFoundries、Tower、TSMC（前述），提供矽光子代工，受益於微環設計投片增加。
• AIM Photonics（美國）：政府支援的矽光子生態系統，為微環調變器研究提供製造服務。

8.3 裝置與材料

• Soitec：矽光子 SOI 襯底領先供應商，若微環調變器放量將直接受益。
• Keysight、Anritsu：提供高速測試測量裝置，微環調變器的研發與量產測試依賴其方案。

（注意：公司受益程度受制於產品化進度與市場競爭，無法量化或因微環調變器單一因素拆分其營收貢獻，均需結合各公司財報表述。）

9. 市場規模

獨立微環調變器晶片的市場規模，公開資料未見單獨統計。 這是由於微環調變器幾乎不單獨作為貨架產品出售，而是作為矽光引擎或收發器晶片的一部分出貨，其價值隱含在矽光子模組及光學 I/O 小晶片的市場規模中。

9.1 矽光收發器市場（包含微環調變器所在元件）

據市場調研機構 LightCounting 的 2024 年 4 月預測：

• 2023 年全球矽光子收發器市場規模約 6.5 億美元，主要來自 100G/200G/400G 短距資料通訊模組。
• 預計到 2028 年，在 800G/1.6T 光模組及 CPO 引擎推動下，矽光子收發器市場規模將攀升至 55 億美元左右（CAGR ≈ 53%）。 此資料口徑為矽光子晶圓製成的收發器模組出貨金額，並未單獨拆分調變器型別。微環調變器在高速、高密度應用中的滲透率預計將逐步提升。

9.2 AI 驅動片上互連（光學 I/O）市場

截至 2025 年 4 月，尚無成熟的光學 I/O 小晶片公開銷售，但 Ayar Labs 與合作伙伴的目標是 2025‑2026 年實現規模部署。根據公開資訊，市場預期 AI 互聯市場中光學 I/O 在 2028 年可能產生 數億美元至十億美元 級的增量機會，但缺乏獨立第三方驗證。這部分增量將直接拉動微環調變器的出貨量。

9.3 影響因素

• CPO 滲透率：若 CPO 在高階交換器與伺服器中成為標配，微環調變器用量將跳躍式增長。
• 矽光良率與成本：只有單片整合微環陣列的晶圓成本優於分立 MZM 或 EAM 方案，才能觸發大規模替換。
• 標準競合：CW‑WDM MSA、UCIe 光延伸等標準化進度影響方案採納速度。

注：上述市場資料為第三方預測，實際數值可能因宏觀經濟、技術路線變化而偏離。

10. 玩家對比

從產業公開資訊整理主要微環調變器技術提供商的技術指標對比（2024‑2025 年初狀態）：

玩家	代表產品/平台	單通道速率	調變功耗（fJ/bit）	最大通道數	波長複用	整合方式	量產狀態（截至2025.04）
Ayar Labs	TeraPHY 第二代	112 Gbps PAM‑4	< 50 fJ/bit（調變） < 5 pJ/bit（含總功耗）	8 波（4 Tbps 雙向）	CWDM 8 波	光學 I/O 小晶片 + 2.5D 封裝	工程樣片，合作客戶測試中
Intel	矽光子 CPO 引擎	100‑112 Gbps	未單獨揭露（公司報告強調系統整體能效）	32 通道/引擎 (8 Tbps)	4‑8 波 WDM	共封裝光學（CPO）	研究原型，未公佈量產路線圖
Ranovus	Odin™ 光學引擎	100 Gbps PAM‑4	~0.5 pJ/bit（系統級）	8 波 (800 Gbps)	O 波段 CWDM 8 波	定製矽光子晶片，與 ASIC 整合	少量發貨，用於試驗平台
Lightmatter	Passage	44‑56 Gbps（推測）	公開資料未見	數十通道	WDM	2.5D/3D 封裝	僅供合作伙伴，未公開外售
Coherent/II‑VI	矽光平台	100 Gbps PAM‑4	公開資料未見	4‑8 通道	CWDM 4/8	可插拔模組	少量產品，多技術並行

說明：能效數字口徑不一，部分含驅動與熱調諧，部分僅為調變結功耗，對比時需注意。公開資料未見統一標準化度量。量產狀態隨時變化，最新進展以各公司官網公告為準。

11. 風險

微環調變器在邁向產業化的過程中仍面臨多重風險，歸為以下類別：

11.1 技術風險

• 熱靈敏度與功耗影響：微環的諧振峰對溫度和工藝偏差高度敏感，片上熱控系統會消耗額外能量，可能侵蝕其理論能效優勢。Broadcom 等廠商曾公開指出，微環的加熱‑鎖定方案可能使系統總功耗劣於 MZM。
• 製造良率：奈米級波導寬度、耦合間距、摻雜均勻性等因素導致諧振波長晶片間離散，必須通過雷射微調或寬光譜補償，良率損失風險難以完全避免。
• 高速訊號完整性：112 Gbps 以上速率時，RF 焊盤和走線帶來的寄生效應會壓縮眼圖，對封裝設計提出極高要求。

11.2 市場與商業化風險

• 供應鏈集中度：目前微環調變器核心 IP 和代工產能集中在少數美國公司，地緣政治與出口管制可能影響供應穩定性。
• 客戶認證週期長：超大規模資料中心引入新光互連技術需要長達 2‑3 年的認證，若替代方案（如薄膜鈮酸鋰或線性驅動可插拔方案）提前卡位，會延緩微環放量。
• 標準缺失：微環型 CPO 和光學 I/O 的介面標準尚處早期，各家方案互不相容，可能阻礙規模化；即使 UCIe 光延伸標準在推進，最終定稿時間仍有不確定性。

11.3 財務與投入風險

• 研發開支高：微環調變器製造需專用矽光 MPW 投片與高頻封裝，研發成本顯著，創業公司若後續融資不暢，可能被迫中止專案。
• 定價壓力：高速可插拔模組價格逐年下降，微環方案若無法在總成本（含模組溫控成本）上顯著佔優，其滲透速度將低於預期。

12. 誤讀糾偏

• “微環調變器 = 微環諧振器濾波器”：兩者在物理結構上相同，但調變器必須在環內或耦合區加入有源的 PN 結驅動，單純無源微環諧振器無法實現調變功能，只能用於濾波或波長選擇。
• “微環只適合短距離”：雖然微環主要應用於資料通訊短距（500 m 以內），但配合 EDFA 或半導體光放大器，其訊號可傳輸數公里，已有演示將微環形 WDM 發射器用於 40 km 乙太網路鏈路。
• “微環調變器速率不如 MZM”：當前 MZM 實驗室速率已至 200 Gbaud，但微環亦在迎頭趕上，2023 年 OFC 已有 200 Gbps PAM‑4 微環調變器演示，速率並非不可逾越。
• “微環調變器已全面量產”：截至 2025 年 4 月，微環調變器僅在有限產品中商用（少數 400G 模組和實驗性光 I/O），距離各類 1.6T 模組和 CPO 引擎普遍搭載還有距離，應理性看待量產時刻表。
• “天然不支援 C 波段”：微環可實現任意波段（O、C、L 波段），只是取決於波導設計與材料，不存在波段限制。
• “溫度問題無解”：並非無解，可通過熱隔離、SiN/Si 異質整合、閉環控制達到可商用水平，但代價是系統複雜度和額外功耗，一些廠商正在從架構層面將熱調諧功耗壓縮到可接受範圍。

13. 最新事件

（基於截至 2025 年 4 月公開資訊整理，未覆蓋所有動態）

• 2024 年 3 月：Ayar Labs 宣佈完成新一輪 1.3 億美元融資（由 NVIDIA、Intel Capital 等參投），加速其光學 I/O 小晶片量產，並展示第二代 TeraPHY 晶片，單顆支援 4 Tbps 頻寬，宣稱總功耗 <5 pJ/bit。
• 2024 年 4 月：Intel 在 OFC 2024 上展示基於微環調變器的 8 Tbps 共封裝光引擎原型，整合 32 個 112 Gbps 通道，目標未來 XPU 互聯。
• 2024 年 6 月：Ranovus 與 AMD 合作演示 Odin 光學引擎用於 800 Gbps 的 CXL 光互聯，採用微環陣列，展示 CPU 到記憶體的光連線能力。
• 2024 年 9 月：LightCounting 釋出報告，將 2028 年 CPO 光引擎出貨量預測上調，並明確微環調變器將成為 CPO 中電光轉換的主要方式。
• 2024 年 11 月：台積電開放 N65 矽光子平台面向 CPO 應用的早期試用，業界推測其中包含微環調變器單元庫，但未獲官方確認。
• 2025 年 2 月：薄膜鈮酸鋰（TFLN）微環調變器取得突破，哈佛大學團隊聯合 HyperLight 展示 220 Gbaud 微環調變器，插入損耗 <1.5 dB，引發行業對微環材料路線的新討論。
• 2025 年 3 月：國內某矽光初創公司在 OFC 2025 上展示 8 通道微環調變器晶片，基於 SOI 平台，單通道實測 112 Gbps PAM‑4，能效公開資料未見明確揭露。

14. 追蹤指標

追蹤微環調變器產業化程序可關注以下量化與非量化指標：

類別	指標	說明 / 資料來源
技術指標	單通道調變速率（Gbaud）	OFC/ECOC 等會議論文、廠商產品手冊，反映速度演進
	調變能量效率（fJ/bit）	區分結功耗與系統總功耗，通常從廠商白皮書或學術論文獲取
	熱調諧功耗（mW/環）	系統總功耗的關鍵成分，可在進展報告中查詢
	波長穩定度（pm/°C）	衡量控溫閉環的效能，部分廠商會揭露
量產指標	矽光子 MPW 投片頻率與 PDK 更新	台積電、GlobalFoundries 等官網公告，預示生態成熟
	光學 I/O 小晶片樣品出貨量	Ayar Labs、Ranovus 等的合作公告
	800G/1.6T 光模組中矽光子方案比例	光模組廠商季度報告、調查機構資料
市場指標	頭部雲端廠商的 CPO 部署計劃	Google、微軟、Meta 等公開採購訊號或論文
	AI GPU 叢集出貨量（萬張級）	輝達、AMD 的財報，驅動光互連需求
	矽光收發器市場規模（季度）	LightCounting、Yole 等付費報告，偶爾公開摘要
標準進展	UCIe 光延伸規範版本	UCIe 聯盟官方釋出，影響光學 I/O 互操作
	CW‑WDM MSA 成員及技術選型	標準組織網站，影響微環調變器的波長方案

15. 信源

• Ayar Labs 官網及技術白皮書：https://ayarlabs.com
• Intel Labs 矽光子研究：https://www.intel.com/content/www/us/en/research/overview.html
• Ranovus Odin 光學引擎：https://www.ranovus.com
• Lightmatter 技術概述：https://lightmatter.co
• Coherent 矽光平台資訊：https://coherent.com
• LightCounting 市場研究報告 (2024/4): “Silicon Photonics and CPO Forecast”, LightCounting.com
• Yole Intelligence (2023): “Silicon Photonics 2023”, Yole Group
• OFC 2023/2024 會議技術摘要：https://www.ofcconference.org
• Ayar Labs 融資公告 (2024/3): 公司新聞稿
• Intel 共封裝光學演示 (2024/4): Intel Newsroom
• 薄膜鈮酸鋰微環調變器研究 (2025/2): Nature Photonics 相關論文（若有）
• TSMC N65 矽光子平台早期公開資訊 (2024/11): TSMC Technology Symposium 演講 注：部分資訊基於公開發布新聞、會議報告及行業預測，預測性資料存在不確定性，最新進展以各信源官方釋出為準。