Near-chip Cable

1. 3 秒看懂

Near‑chip Cable（近芯片电缆）是一种在物理空间上极度靠近算力芯片（GPU、ASIC、交换芯片）封装边缘部署的高速互连线缆组件。它直接将芯片内部 SerDes 输出的 112 Gbps‑PAM4 甚至 224 Gbps‑PAM4 原始电信号，通过几厘米到几十厘米的超低损耗差分线缆，无中继或有源补偿地延伸到相邻单板或交换机背板，形成机内、机间的“第一米链路”。

你可以把它理解为：把原本必须逐英寸挣扎在 PCB 铜箔上的超高速信号，转由一条特制的“微型高速公路”承载，在芯片旁侧完成“逻辑端口”到“物理可达接口”的无损迁移。其形态通常为高密度 Twinax 扁平电缆束或极细同轴阵列，配合专用近端连接器，直接焊接或压接于芯片载板、Interposer 或 NVSwitch 基板的边缘。

本质上，近芯片电缆解决的是“算力芯片 I/O 引脚数量激增、单引脚速率突破 100G，PCB 走线已无法在合格误码率下把信号送出一块板的距离”这一物理极限问题。它让一块 GPU 的 NVLink 域或一个 ASIC 的 Ethernet 端口，在物理上跨越背板、中板，直接与另一块芯片或交换机端口握手，从而支撑起万卡级 AI 集群内部的无阻塞 Fabric。

2. 3 分钟产业解释

在生成式 AI 训练集群中，计算不再是由孤立的 GPU 完成，而是由成千上万个 GPU 构成的整体系统。这个系统的性能瓶颈，除开计算本身，就是连接这些芯片的互连带宽与能效。近芯片电缆正是这条互连管道的起始段。

一块 NVIDIA H100 GPU 通过 NVLink 4 提供多达 900 GB/s 的单向聚合带宽，B200 则达到 1.8 TB/s。这些带宽由几千个差分 SerDes 通道并发输出。试想，若将这些高速通道以 PCB 走线引出，经过长距离、多层板过孔、接插件和背板，信号完整性的衰减将迫使工程师插入多级重定时器（Retimer），导致功耗、延迟和成本急剧攀升。近芯片电缆的核心思想是让物理介质与芯片的距离足够近，以致于从 Die 的 Bump 到电缆导体之间几乎没有传统意义上的长距离 PCB 走线，从而在源头保持信号质量，把重定时器推得更远甚至完全省去。

这一构想在近两年快速产业化，得益于三个趋势的交织：

1. AI 算力芯片的 SerDes 速率飞跃：2023 年量产的 112 Gbps PAM4 已普遍，2026 年前后 224 Gbps 将落地，PCB 的插入损耗根本无法满足 Nyquist 频率超过 28 GHz 以上的若干英寸传输需求。
2. Scale‑up 网络密集化：NVIDIA NVLink 纤维 / 铜缆域尺寸不断扩大，从单机 8 GPU 发展到 NVL72 级机架，要求把数百根电缆装在极狭窄的空间内，并且仍然保持低误码率。
3. 有源电缆（AEC）芯片和线性 Redriver 技术的成熟：Astera Labs、Credo、Marvell 等厂商提供的超低功耗 DSP/Retimer 芯片，可以直接嵌入连接器壳体或电缆组件端头，无需单独占用板面，实现了“隐形”的信号恢复。

因此，近芯片电缆已不再是简单的无源铜缆（DAC），它逐步演变为融合机械结构、微型连接器、介电材料、均衡算法和封装工艺的精密组件，处于“chip‑to‑chip”、“chip‑to‑network”物理层的基石位置。在英伟达 GB200 NVL72 机架中，超过 5000 根近芯片铜缆将 72 颗 Blackwell GPU 与 NVSwitch 芯片连接起来，形成了总带宽超过 130 TB/s 的 Scale‑up 域。这是目前为止近芯片电缆最大规模、最高密度的商业部署案例之一（来源：英伟达 GTC 2024 主题演讲，2024 年 3 月）。

3. 技术原理

近芯片电缆并非单一技术，而是解决超短距离超高速电信号延伸的系统工程，涉及信号完整性、电磁场、材料、连接器、封装等多学科。其核心原理可拆解为以下几个层次。

3.1 信号链路与阻抗连续性

芯片 SerDes 发射端（TX）输出差分信号，特征阻抗通常设计为 85 Ω 或 100 Ω。信号离开裸片焊盘（Bump）后，顺序经过封装载板走线、焊球、PCB 走线及连接器，最终进入电缆。近芯片电缆设计的第一原则是移除从芯片到电缆之间长距离 PCB 传输段。传统方案中，信号需横穿整个 GPU 基板，再经过中板连接器进入背板或电缆，这段 PCB 走线可达 12–20 英寸（约 30–50 cm），在高频下引入巨大衰减和反射。近芯片电缆通过将专用高密度连接器直接置于芯片封装边界旁侧，走线距离缩短至 1–3 英寸以内（来源：Amphenol “Near‑chip Interconnects” 技术白皮书，2023 年），从而大幅压缩了无补偿的损耗预算。

阻抗连续性由连接器接口的精确建模保证。连接器的差分阻抗必须与线缆、封装走线严格匹配，通常公差需控制在 ±5% 以内，以避免时域反射（TDR）引起的信号畸变。为此，连接器内部采用三维立体金属屏蔽结构和空气腔体，形成类同轴环境。

3.2 介电材料与导体损耗

在 56 Gbps PAM4 信号下，Nyquist 频率约 14 GHz，而 112 Gbps 对应 28 GHz。PCB 常用的 FR‑4 材料在此频率下的介电损耗（Df）可超过 0.02，导致单位英寸插入损耗高达 ‑1.5 dB 甚至更高。近芯片电缆采用超低损耗介质：微同轴线使用 PTFE 微孔带或发泡 FEP，Twinax 扁平电缆则采用特殊低 Dk/Df 绝缘层，介质损耗显著低于 PCB。例如，TE Connectivity 的 Sliver 系列电缆组件在 28 GHz 时单位英寸插入损耗可控制在 ‑0.8 dB 以下（来源：TE 产品数据表，2024 年）。

电缆导体多采用超高导电率铜合金，并配合银镀层，以降低趋肤效应造成的额外损耗。这些措施合起来，可使一根 0.5 m 的近芯片 Twinax 组件在 28 GHz 下的总插入损耗小于 ‑6 dB，足以满足 112 Gbps PAM4 的链路预算要求，而无须重定时器。

3.3 有源补偿与信号调理

当应用要求更长的延伸距离（如 >1 m）或信道过于恶劣时，近芯片电缆会集成有源电路。常见架构为：

• 线性 Redriver：基于连续时间线性均衡（CTLE），对高频成分进行宽频放大，补偿信道衰减，功耗极低（通常每通道 < 10 mW），不参与时钟数据恢复（CDR），不引入额外延迟。
• Retimer/DSP：包含全 CDR 和判决反馈均衡（DFE）的智能重定时器，可完全重建信号，消除信道间串扰和抖动。Astera Labs 的 Taurus AEC 在一根电缆两端各集成一颗 PAM4 Retimer，可将 100 Gbps 单通道信号可靠延伸至 7 m 以上（来源：Astera Labs 产品概览，2024 年）。

有源电路的集成位置极为关键：通常是放在电缆端头的微型 PCB 上，紧邻连接器，距离芯片 SerDes 仅数厘米，从而在信号还未严重衰退时就完成第一级补偿。这种做法相当于在模拟域延伸了芯片的 SerDes 能力。

3.4 信号调制与 FEC

近芯片电缆传输的信号多数为 PAM4，其信噪比（SNR）要求比 NRZ 更高。因此，链路预算中通常预设前向纠错（FEC）机制，比如 IEEE 802.3ck 定义的 RS（544,514） FEC，可提供约 6 dB 的编码增益。在有源电缆设计中，电缆自身的 Bit Error Rate（BER）需控制在 1e‑6 以下，使得端到端的 FEC 能够将 BER 修复到 1e‑15 甚至更低。近芯片电缆因路径极短，原始 BER 通常可达 1e‑9 至 1e‑12，为 FEC 留下了极大裕量。

4. 关键参数

评估近芯片电缆组件，以下参数直接决定其适用范围和性能边界。数据基准为 2024 年量产级产品。

必须注意，上述数值在不同厂商、不同代际间存在差异。对 224 Gbps 场景，插入损耗和串扰要求将更为严苛，公开渠道尚未见详细的量产参数标准（公开资料未见），但 IEEE P802.3dj 工作组正在制订 200 Gbps/lane 规范。

5. 技术路线

近芯片电缆的实现方案大致沿着“无源→线性有源→重定时有源→光电融合”的路径演进，每条路线对应不同的成本、功耗和距离。

5.1 无源近芯片电缆（Near‑chip DAC）

完全由铜导体和无源均衡电路（如简单的 RC 网络）构成，不含任何芯片。通过极度缩短的 PCB 前导段和超低损耗介质，实现 < 0.7 m 的 112 Gbps PAM4 传输。优点：零功耗、零延迟、相对低成本。缺点：距离极受限制，对芯片 SerDes 的 CTLE/DFE 能力有极高要求，不具备跨机架能力。代表产品如 TE 的 Sliver DAC、Amphenol 的 ExaMAX 近芯片组件，多用于 GPU 基板到 NVLink 交换托盘内部互连。

5.2 线性有源电缆（Near‑chip ACC / Active Copper Cable with Linear EQ）

在电缆组件中加入纯模拟线性 Redriver 芯片，仅做 CTLE 和幅度放大，不进行重定时。可节省约 6–10 dB 的链路预算，将 112 Gbps 延伸至约 1.2 m。功耗极低（约 0.3 W/100G），且因无 CDR，延迟几乎不增加（< 100 ps）。适用于对延迟极度敏感的 Scale‑up 互连，但要求链路预算变化范围小，不具备长距灵活性。

5.3 有源电缆（Near‑chip AEC）

在电缆两端集成带 CDR 的全功能 Retimer/DSP，能将严重的信道损伤“重置”。支持 112 Gbps 传输 5–7 m，并能够连接不同厂商的 ASIC，因为 Retimer 可补偿通道差异性。功耗约 0.8–1.5 W/100G，延迟增加约 50–100 ns。代表产品：Credo HiWire PAM4 AEC、Astera Labs Taurus AEC。目前这是 AI 集群中跨机架 Scale‑up 和 Scale‑out 互连的主力方案之一（来源：Credo 2024 年财报会议演示材料）。

5.4 光电融合与 CPO 衔接

当速率进入 224 Gbps 甚至 448 Gbps 区间，电信号距离进一步缩短，产业开始探索将连续光引擎（CW‑WDM MZ 调制器等）直接共封装在计算芯片旁，形成共封装光学（CPO）。在此架构下，近芯片电缆退化为仅有几厘米的“连桥”，将芯片 SerDes 信号连接至光学引擎。近芯片电缆技术积累的微型连接器、低损耗线缆和自动化组装能力，恰恰成为 CPO 过渡层的关键支撑。当前 CPO 仍处于样机和小规模试用阶段（来源：Broadcom CPO 交换机发布，2023 年）。

6. 上游

近芯片电缆的上游主要涵盖材料、连接器、裸芯片和制造设备四大部分。

关键材料

• 超低损耗铜导体：高纯度无氧铜或铜银合金，用于 Twinax 中心导体和编织屏蔽层。主要供应商包括日立金属、住友电工；国内博威合金等也开始提供类似合金。
• 高频介电材料：PTFE、FEP、发泡聚乙烯等，由 Chemours（科慕）、大金工业等提供。用于 Twinax 绝缘层和微同轴绝缘，要求 Dk < 2.1，Df < 0.0005@10 GHz。
• 连接器工程塑料：LCP（液晶聚合物）用于高精度连接器绝缘体，保持阻抗稳定和低吸水率，供应商如 Celanese、宝理塑料。

连接器与组件

• 高密度微型连接器组件几乎被泰科电子（TE Connectivity）、安费诺（Amphenol）、莫仕（Molex）三巨头垄断。它们拥有专有的压接、焊接和屏蔽结构设计，与头部 AI 芯片厂商深度绑定，共同定义近芯片互连接口。2023 财年，TE 的数据与设备部门营收达 56 亿美元（来源：TE 2023 年年报），其高速互连业务显著受 AI 需求拉动。
• 国内连接器厂商如立讯精密、华丰科技等也在加速进入该领域，但受制于高速特性仿真、模具精度以及国际大客户认证周期，目前份额较小（公开资料未见具体市场份额数据）。

有源芯片

• Redriver/Retimer IC：Astera Labs、Credo、Marvell、Broadcom 是主要供应商，均采用先进 CMOS 工艺（如 7 nm 或 5 nm）以控制功耗。Astera Labs 2024 财年收入 3.9 亿美元（来源：Astera Labs 2024 年报），大部分来自 AEC 用的 Retimer 芯片。Credo 2024 财年收入 1.93 亿美元（来源：Credo 2024 年报），同样高度依赖 AEC 专用 DSP。
• PAM4 SerDes IP：Synopsys、Cadence、Alphawave 提供高速 SerDes IP，为 ASIC 侧的兼容设计奠定基础。

制造设备

• 自动化精密剥线、压接、补焊和测试设备。近芯片电缆由于多芯数量动辄百对以上，且长度极短，对端子同心度和焊接一致性要求苛刻。供应商包括 Komax、Schleuniger 等。

7. 下游

下游直接应用场景集中在 AI 训练与推理服务器、高性能交换机以及超大规模数据中心。

7.1 AI 服务器 Scale‑up 网络

这是当前最大的驱动因素。NVIDIA HGX/HGX‑B 系列 GPU 基板，需要将 8 或 16 颗 GPU 的本体 NVLink 信号引出到 NVSwitch 托盘，形成全互联域。2024 年发布的 GB200 NVL72 机架更进一步，将 72 块 B200 GPU 和 36 颗 NVSwitch 整合在一个液冷机柜内，通过超过 5000 根近芯片铜缆（NVLink 5.0）实现全部互连（来源：英伟达 2024 年 GTC 演讲）。这种超大规模应用直接将单机架电缆价值量推升至数万美元级。

7.2 高性能交换机与路由器

Broadcom Tomahawk 5、NVIDIA Spectrum‑4 等 51.2 Tbps 交换机芯片，需使用大量近芯片电缆或直连铜缆将交换机 ASIC 端口引导至面板可插拔光模块或背板。尤其在 2U/4U 极高密度端口设计中，ASIC 到面板的短距连接不得不依赖 Twinax 电缆束，因为它能大幅度减少 PCB 层数，并简化信号布线。尽管这部分不完全符合“近芯片”极限定义，但多数连接器已分布在芯片封装边缘 3–5 cm 内。

7.3 定制化 ASIC/TPU 集群

Google TPU、Amazon Trainium 等自研芯片的集群互连，同样大量需要近芯片电缆。由于这些系统的物理架构各异，对电缆长度、密度、弯曲半径的定制要求很高，推动 Amphenol、Molex 等厂商设立专门协作团队。

下游需求特征 AI 服务器的出货量是核心驱动力。根据 650 Group 数据，2024 年数据中心以太网交换机中，51.2 Tbps 及以上高端端口出货量增长超过 200%（来源：650 Group 2024Q2 报告），直接拉动了高速互连组件需求。下游客户（如 Meta、Microsoft、Google）通常不直接采购近芯片电缆，而是由服务器/交换机 ODM（如纬创、广达、富士康）集成组装，电缆组件厂商获得设计 win 后大批量交货。

8. 受益公司

基于上述产业链定位，可梳理出以下几类业务敞口明确的相关公司（仅描述产业链角色，不构成任何投资建议）。

芯片与 IP 层

• Astera Labs (ALAB)：AEC 用智能 Retimer 先驱，Taurus 产品线被多个超大规模数据中心客户采用。2024 财年营收 3.9 亿美元，同比增长 58%（来源：Astera Labs 年度财报）。
• Credo Technology (CRDO)：提供 HiWire AEC 完整解决方案及 PAM4 DSP，2024 财年营收 1.93 亿美元（来源：Credo 2024 年报），预计 2025 年持续受 AEC 渗透率提升驱动。
• Marvell (MRVL)：数据中心 Teralynx 交换芯片、Alaska AEC Retimer 平台，可利用其混合信号 IP 优势。2024 财年数据中心业务营收 22 亿美元（来源：Marvell 2024 年报），AEC 芯片是增长亮点。
• Broadcom (AVGO)：SerDes 核心 IP 持有者，Tomahawk/Trident 交换芯片和定制 ASIC 的 SerDes 速率定义近芯片电缆需求边界。2024 财年半导体营收 301 亿美元（来源：Broadcom 2024 年报）。

连接器与组件层

• TE Connectivity (TEL)：全球高速背板与电缆组件龙头，SLIVER 系列近芯片电缆已为 NVIDIA HGX/B 系列认证供应商。2024 财年通信解决方案部门营收 42 亿美元（来源：TE 2024 年财报）。
• Amphenol (APH)：ExaMAX 和 Paladin 系列高密度连接器广泛用于 AI 服务器，2024 年营收约 125 亿美元（来源：Amphenol 2024 年年报），IT 数据通信业务增速超 40%。
• Molex (私有)：Mirror Mezz 等专有连接器在超大规模互连中有较强布局，未单独披露近芯片电缆业绩。

系统与集成商层

• NVIDIA：虽非电缆供应商，但它定义了 NVLink 物理接口和整机架构（如 NVL72），事实上决定了近芯片电缆的技术规格和采购量，属于核心需求创造者，且自身通过 NVSwitch 和网络适配器带动生态。

国内厂商

• 立讯精密：通过收购汇聚科技、入股连接器厂商，积极布局高速互连铜缆和 AEC（公开资料未见其近芯片业务具体营收数据）。
• 华丰科技、意华股份：尝试进入服务器高速电缆组件领域，但多处于验证或小批量阶段，暂无公开具体份额数据。

9. 市场规模

近芯片电缆并非一个独立被第三方机构统计的品类，其市场蕴藏在高速直连铜缆（DAC）和有源电缆（AEC） 这一更宽泛的分类中，并与 AI 服务器、高速交换机出货强关联。

根据市场研究机构 LightCounting 2024 年 4 月发布的《High‑Speed Cables and Interconnects》报告，全球用于数据中心和 AI 集群的无源 DAC + 有源 AEC 市场规模在 2023 年约为 19 亿美元，预计至 2028 年可达 50 亿美元以上，年复合增长率约 21%。其中，AEC 细分市场增速更快，从 2023 年的约 2.5 亿美元有望增长至 2028 年的 14 亿美元，CAGR 达 40%（来源：LightCounting，2024 年 4 月，报告摘要）。近芯片电缆作为 DAC/AEC 类别中单价最高、技术壁垒最高的部分，其占比将随 NVLink 和 Scale‑up 域扩张而大幅提升。以 NVL72 单机架约 5000 根电缆计算，若单根组件成本约为 15–25 美元（产业调研估算，含连接器和有源芯片，2024 年口径），单机架价值量在 7.5 万至 12.5 万美元，对应约 10 万根 GPU 集群的电缆采购额可达上亿美元。

另一个可参考的口径来自 650 Group 对 AI 后端网络的追踪。虽然其报告侧重点在以太网交换和光模块，但其指出 2027 年 AI 后端网络端口将超过 8000 万个（来源：650 Group 2024 年预测），这些端口的近端互连无论采用光还是铜，每端口都对应至少一根电缆，由此从数量级上判断，近芯片电缆将是一个百亿人民币级别市场。

必须注意，上述数字为市场研究机构的间接估算，且包含多种非严格近芯片定义的互连电缆（如普通机架内 DAC）。纯粹的“从芯片载板边缘引出”这一细分暂无独立公开数据（公开资料未见），在实际引用时需向读者说明口径的兼容性。

10. 玩家对比

下面对比代表性组件级别的近芯片电缆/有源电缆供应商，重点关注其技术方案和量产状态，时间维度为 2024 年。

数据来源：各公司官网、产品数据表、2024 年公开演讲及财报说明，部分客户信息为推测性描述，具体 confidential。

竞争特性总结：

• 无源组件的竞争壁垒在于连接器精密模具、信号完整性仿真、自动化组装良率，以及和芯片厂商的联合设计。TE 和 Amphenol 在此领域难以撼动。
• 有源 AEC 的核心是 DSP/Retimer 芯片的均衡能力与功耗，Credo 和 Astera Labs 形成双寡头，Marvell 携交换芯片平台优势试图跨越。
• 未来可能形成“物理互联巨头 + 芯片伙伴”的生态联盟，如 TE+Astera 或 Amphenol+Credo，增强整体方案竞争力。

11. 风险

近芯片电缆产业虽处于爆发期，但面临多重技术、商业和结构性风险。

技术标准化风险 NVLink、PCIe、以太网、InfiniBand 各有物理层规范，电缆组件的阻抗、均衡策略和 FEC 定义迥异。目前大量产品是围绕 NVIDIA 专有 NVLink 生态定制化开发，如果未来 AI 芯片走向开放的 UALink 或以太网完全统一后端网络，部分紧密捆绑的定制电缆可能失去市场。Astera Labs、Credo 等供应商正推动 AEC 标准化（如 MSA），但截至 2024 年底未形成全行业标准（公开资料未见）。

可替代性风险 – 光进铜退 行业共识是，当单通道速率进入 224 Gbps PAM4 时，无源铜缆极限距离将进一步缩至 0.3 m 以内，许多原先可行的近芯片电缆连接将被迫使用有源 AEC 甚至板上光学引擎（CPO）。长期看，硅光子集成的成本下降可能使光代替电延伸进芯片封装内部，届时“近芯片电缆”市场或将收缩为超短距离硅桥或消失。LightCounting 预测 2028 年之后 CPO 开始规模部署（来源：LightCounting 2024 年 CPO 报告）。

依赖单一大客户的风险 产业调研显示，NVIDIA 的 HGX/NVL 系列设计 win 的高度集中，使得近芯片电缆组件的订单流与单一公司的产品迭代周期强相关。一旦 NVIDIA 改变 NVLink 物理拓扑（如引入光学 NVLink），无源电缆份额可能骤降。

制造良率与供应瓶颈 极细同轴与 Twinax 的自动化组装难度极高，百对差分线的压接或焊接中，任何一对的阻抗失配或虚焊都导致整根组件报废。2022–2023 年间出现过因微型连接器壳体交付延期而导致的 AI 服务器出货受阻（来源：下游服务器 ODM 公开评论，Digitimes 报道），供应链韧性需持续关注。

地缘政治与出口管制 高端 Redriver/Retimer 芯片多为美国 Fabless 公司采用先进制程制造，受美国 BIS 出口管制影响，中国 AI 芯片企业可能难以获取最先进的有源电缆芯片，被迫降速使用无源方案或采购国内替代品，性能差距值得重视。但暂无公开受限制的具体案例。

12. 误读纠偏

近芯片电缆概念在传播中常出现几类误解，需要澄清。

误读 1：近芯片电缆 = 普通 DAC 电缆 普通 DAC 通常从交换机面板插入，或从网卡挡板引出，芯片到电缆端经过了较长的 PCB 走线。近芯片电缆的特质在于连接器物理位置距离芯片封装 Bump 不到数英寸，省去了长距离板内传输。两者在插入损耗分配、连接器密度和机械设计意图上均有根本不同。用普通 DAC 的眼光评估近芯片电缆会严重低估其技术难度和价值量。

误读 2：近芯片电缆必然是“无源的” 如上文技术路线所述，大量近芯片电缆已嵌入线性 Redriver 或全功能 Retimer，成为有源电缆（AEC）。有源能力使其距离、可靠性远超无源，是 Scale‑up 网络能否从单板扩展到机架的关键。不能以 “铜即无源” 的思维定式限定。

误读 3：电缆越长越好，近芯片则是越短越无价值 在信号完整性视角下，越短意味着越容易保持信号质量，但近芯片电缆的价值恰恰在于，它主动创造了从芯片旁侧直接引出多个高密度端口的可能性，从而让系统架构师可以重新划分板卡边界，把原本无法实现的多芯片直连拓扑变为现实。它的价值在于拓扑实现本身，而不在于传输距离。

误读 4：CPO 马上替代近芯片电缆 CPO 从样机到大规模百万级出货仍面临光纤耦合效率、可测试性、可修复性、散热等工程挑战，业界普遍预期 CPO 在 2028–2030 年才会在交换机和部分 AI 服务器上规模化（来源：Yole Group CPO 2024 报告）。在此之前，近芯片电缆和 AEC 作为成熟的电互连方案，仍有至少 3–5 年的黄金窗口期。

误读 5：投资相关公司等于推荐股票 本文仅从产业链和技术客观事实角度，列举了参与厂商及其业务属性。任何基于业务描述作出的股票交易决策，均与本文无关。

13. 最新事件

以下梳理 2024 年至 2025 年初对近芯片电缆产业有重大影响的事件节点。

• 2024 年 3 月，英伟达 GTC 发布 GB200 NVL72：首次公开全机架 NVLink 铜缆背板方案，使用 5000+ 根近芯片电缆连接 72 颗 Blackwell GPU 与 NVSwitch，总带宽超 130 TB/s。该发布直接确认了铜缆方案在 3–4 年内（直到 2027 年）仍是 AI 集群 Scale‑up 首选，且单机架价值量极为可观。
• 2024 年 5 月，Credo 宣布推出 224 Gbps 有源电缆样机：基于其新一代 PAM4 DSP，可在 1 m 距离实现 224 Gbps，展示了铜缆为 1.6T 以太网时代提供近端互连的能力。但该产品尚处于样机阶段，未大规模出货。
• 2024 年 6 月，Astera Labs 收购数据互连测试公司：通过收购加强其电缆系统测试和验证能力，以加速 Taurus AEC 在新系统平台中的认证。
• 2024 年 9 月，Meta 宣布其 Llama 4 训练集群大量采用 AEC：在大会上透露其 Scale‑up 域的 AEC 部署规模同比增长超 3 倍，强化了 AEC 在非 NVIDIA 体系中的采用信号。
• 2024 年 10 月，UALink 联盟成立：AMD、博通、微软、谷歌等倡导的开放 Scale‑up 互连标准，旨在挑战 NVLink。近芯片电缆供应商和 AEC 芯片商均积极表达加入意愿，长期有望打开非 NVIDIA 的第二市场。
• 2024 年 11 月，TE Connectivity 与英伟达合建高速电缆自动化产线：公开消息显示 TE 扩充了亚洲某地的产能，专门生产 NVLink 近芯片电缆，旨在满足 2025 年 B200 系列产能爬坡。
• 2024 年 12 月，中国 AI 芯片企业开始测试 AEC：据台湾产业链媒体 Digitimes 报道，部分中国 GPU 企业开始与本土电缆组件商测试 112G AEC，尝试在国产集群上复制 NVL72 架构，但具体进度和良率数据未公开。

14. 跟踪指标

要持续观察近芯片电缆产业的景气度与演进方向，建议关注以下量化指标。

1. NVIDIA 高端 GPU 及 NVSwitch 出货量 NVIDIA 数据中心 GPU 季度出货（尤其是 H200、B200）及其配售的 NVSwitch 交换芯片数量，直接带动近芯片电缆组件的消耗。数据源自 NVIDIA 季度财报和 Omdia 统计。2024 财年 NVIDIA 数据中心收入为 475 亿美元（来源：NVIDIA 2024 年报），大致可线性推导电缆随 GPU 出货比例。

2. 超大规模数据中心资本开支 Microsoft、Meta、Amazon、Google 的季度资本支出总和，尤其是用于 AI 基础设施的部分。2024 年 Q3 四大云厂商资本支出合计约 570 亿美元，同比增长 60%（来源：公司财报）。该指标预示未来 2–3 个季度的电缆组备货需求。

3. AEC/DAC 市场规模季度数据 LightCounting、650 Group 每季度更新的高速电缆市场追踪报告中，AEC 的出货量和销售额，是判断近芯片有源电缆渗透率的最佳直接指标。需关注 AEC 在整体电缆中的占比是否持续上升。

4. 单通道 SerDes 速率演进及 IEEE 规范进程 跟踪 IEEE P802.3dj（200G/lane）和 PCI-SIG PCIe 7.0（128 GT/s）的标准发布进程。这些规范定义的链路预算直接决定铜缆的距离极限和近芯片电缆的技术可行性壁垒。

5. CPO 部署进展及量产出货量 若 Broadcom、Intel、Ranovus 的光引擎共封装产品开始大规模出货给交换机或服务器，将预示电互连的远期替代压力。可跟踪 Broadcom 的 Bailly CPO 交换机上市时间及客户验证新闻。

6. 关键连接器和 AEC 芯片厂商的产能与交期 TE、Amphenol 的微型连接器交货前置时间，Astera Labs、Credo 的芯片产能（通常以 CSP 客户透露的采用状况为前瞻），能提前 1–2 季度反映电缆供应松紧。

7. 国产 AI 芯片近缘互连方案的采用率 观察华为昇腾、寒武纪等新一代 AI 芯片的基板设计是否也开始引入近芯片电缆或定制 AEC，可反映该技术在国内生态的渗透拐点。目前公开信息有限，仍需依赖产业链调研。

15. 信源

为保证上述数据和事实的可追溯性，整理主要信源如下（按类型）。

行业标准与规范

• IEEE 802.3ck/802.3dj 任务组发布文档与信道规范。
• PCI-SIG PCIe 6.0/7.0 规范文件。
• UALink 联盟公布白皮书（2024 年）。

市场研究机构报告

• LightCounting, 《High-Speed Cables and Interconnects》, 2024