PCIe 7.0 (PCI Express 7.0)

1 3秒看懂

PCIe 7.0 是 PCI-SIG 正在制定的下一代高速串行互连标准，目标单通道速率 128 GT/s（x16 通道双向带宽 512 GB/s），约为 PCIe 6.0 的两倍。它将是连接 CPU、GPU、AI 加速器、DPU、SSD 和 800G/1.6T 网络的核心总线，预计 2025 年发布最终规范，2030 年前后进入规模商用。该技术是支撑大模型训练、超大规模数据中心和未来算力持续提升的“数据高速公路”，属于“链-芯片-核心”硬科技架构的底层基石。

2 3分钟产业解释

PCIe（PCI Express）是计算机内部核心芯片之间互连的事实标准，从 2003 年的 1.0 版（2.5 GT/s）演进到 2022 年发布的 6.0 版（64 GT/s），每一代带宽翻倍，支撑着 CPU、GPU、SSD 和网络设备的数据交换。随着生成式 AI 模型参数量进入万亿级别，单 GPU 的计算能力提升速度已超过互连带宽的增长速度，“数据搬运”成为新的瓶颈。PCIe 7.0 的直接使命就是 在 PCIe 6.0 基础上将有效带宽再提升一倍，同时尽可能控制功耗与延迟，从而解除数据中心的“交通堵塞”。

从产业链视角看，PCIe 7.0 的导入将形成清晰的阶梯拉动效应：

• 物理层变革：继续使用 PAM4 信号调制和 128b/130b 编码，但信道衰减、串扰和信号完整性挑战急剧增大，需要全新的 SerDes IP、更高级的 EDA 仿真工具，以及更低损耗的高频覆铜板、高性能基板和连接器。
• 芯片层升级：无论是 CPU/GPU/DPU 供应商，还是独立的 PCIe Switch 和 Retimer 芯片厂商，都要在 5 nm/3 nm 节点上重新设计 PHY 与控制器，测试验证成本翻倍。
• 系统层重构：服务器主板布线规则、信号背板、电缆方案（尤其是基于 PCIe over Optical 的前瞻架构）需要彻底重新设计，以应对 64 GHz 奈奎斯特频率带来的物理极限。

在产业节奏上，PCIe 7.0 并不会立刻颠覆现有格局。预计从 2025 年规范冻结到大规模量产，中间还有 3–5 年窗口。这段时间恰是 IP 授权、验证、试产和早期生态构建的关键期，也是国内产业链缩小历史差距的重要机会。

3 技术原理

PCIe 7.0 并非简单把频率提高一倍，而是在信噪比、误码率、功耗和成本之间做了一系列折中与创新。

3.1 从 NRZ 到 PAM4 的延续与深化

PCIe 1.0–5.0 使用 NRZ（Non‑Return‑to‑Zero）调制，每个符号传输 1 bit；从 6.0 开始引入 PAM4（4 电平脉冲幅度调制），每个符号传输 2 bit，使得 64 GT/s 的数据率只需 32 GHz 奈奎斯特频率。7.0 将数据率推至 128 GT/s，奈奎斯特频率进一步提高到 64 GHz，对信道造成的衰减远超 6.0。即使继续使用物理层隔离、低损耗材料，信号眼图几乎闭合，必须依赖强大的均衡器在接收端“重建”信号。

3.2 均衡技术：CTLE + DFE 进化

PCIe 7.0 对接收器均衡能力的要求达到新高度：

• CTLE（连续时间线性均衡器）：必须在 64 GHz 高频段提供足够增益，同时引入极低噪声。
• DFE（判决反馈均衡器）：抽头数量增多，以消除符号间干扰（ISI），并搭配自适应算法实时跟踪信道变化。
• 发射端预加重：精细调控 3‑tap 甚至更高阶 FIR 滤波，预先补偿信道的低频损耗。

这些均衡器的模拟混合信号设计是 SerDes IP 中最难的部分，也是产业链上游 EDA 和 IP 供应商的核心壁垒。

3.3 前向纠错（FEC）机制强化

PAM4 信噪比的天然劣势使得原始误码率（BER）远高于 NRZ 时代。PCIe 6.0 已经引入基于符号的轻量级 FEC，PCIe 7.0 将 升级 FEC 算法（如更高增益的 Reed‑Solomon 或级联码，具体方案由标准制定），在 极低延迟预算（< 100 ns）内将 BER 从 10⁻⁶ 级别纠正到 10⁻¹⁵ 级别，满足缓存一致性等严格场景需求。FEC 的编解码器必须硬核化集成在 PHY 中，占用一定面积和功耗，这是 7.0 难以绕开的关键组件。

3.4 协议层优化：小包效率与链路管理

前几代 PCIe 对大数据块传输（如 DMA 批量搬运）效率较高，但 AI 训练中参数同步涉及大量的小数据包（如 All‑Reduce 的梯度传输）。PCIe 7.0 将优化 事务层包（TLP）前缀和头格式，减少小包开销。此外，链路宽度协商、动态速率切换和低功耗状态（L0p、L1 子状态）将进一步精细化，实现更灵活的带宽功率管理。

3.5 光学互连的前瞻性架构

PCIe 7.0 标准中首次 明确纳入光学接口的兼容性框架（PCIe over Optical）。虽然电气 PHY 仍是主体，但标准预留了光电转换层的逻辑抽象，未来可通过 CPO（共封装光学）或板载光学模块将 PCIe 协议直接承载在光链路上。这一伏笔意在解决 AI 集群跨机架互连的带宽距离积瓶颈，使 PCIe 的生态从板内延伸到同一机房内的机柜间。

4 关键参数

以下将 PCIe 7.0 与前代的主要参数做横向对比（来源：PCI‑SIG 官方发布草案，2024；最终数值以正式规范为准）：

注意：“双向总带宽”指发送+接收同时传输的理论值，功耗与面积等数字规范发布后才会公布，目前公开资料未见针对 7.0 PHY 芯片的具体功耗目标，但业界预计在同等工艺下，每比特功耗有望保持与 6.0 相当或仅小幅增长。

5 技术路线

5.1 PCI‑SIG 的路线图时间轴

PCI‑SIG 公开的演进节奏大致如下（来源：PCI‑SIG 官网，2024 年更新）：

• 2022 年 1 月：发布 PCIe 6.0 最终规范（64 GT/s）
• 2022 年中：启动 PCIe 7.0 工作组，确定目标（128 GT/s，目标 2025 年发布）
• 2023–2024 年：完成 0.3（初步概念）、0.5（功能冻结）、0.7（完整草案）版本的内部审阅
• 预计 2025 年：发布 PCIe 7.0 最终规范 1.0 版本
• 2025–2027 年：首批测试芯片、IP 原型、兼容性测试平台投入使用
• 2027–2029 年：第一代量产芯片（CPU、GPU、Switch）开始出货
• 2030 年前后：云计算厂商在主流服务器平台中规模部署

5.2 与前代技术路线的对比

历史上，从规范发布到规模上量的周期大约为 3–5 年（PCIe 4.0 因数据中心换代需求周期较长，约 4–5 年；5.0 约 3–4 年）。考虑到 6.0 仍处于早期导入阶段（2024 年首款面向 AI 的 6.0 交换机芯片开始送样），7.0 的早期渗透可能更集中在 AI 训练和超大规模内部互连的专用系统，而非通用服务器。

5.3 与互补标准的时间竞争

在同一时期，CXL 3.x（Compute Express Link）也在快速迭代，其底层物理层基于 PCIe 6.0/7.0，增添了内存语义和缓存一致性协议。PCIe 7.0 的物理层演进将直接成为 CXL 未来版本的基础。另外，UCIe 2.0（芯片间互连）也在物理层借用了 PCIe/CXL 的 SerDes 技术，但主要面向 2.5D/3D 封装内 chiplet 互连。三者将形成 “板内/板间/机柜内” 分层互连生态，PCIe 7.0 是板间和背板的主干。

6 上游

上游主要包括 IP 与 EDA、关键半导体材料、测试与制造设备。

6.1 EDA 与 IP 核

PCIe 7.0 控制器与 PHY IP 的设计复杂度极高，主要由少数几家全球领先的供应商提供：

• Synopsys：2024 年推出业界首个完整的 PCIe 7.0 IP 解决方案（含控制器、PHY、验证 IP），面向 3 nm 工艺。据公司 2024 年新闻稿，IP 已在多家关键客户中进行早期试用。
• Cadence：紧跟推出 7.0 PHY 和控制器 IP，并在 2024 年 DesignCon 展示基于 5 nm 的测试芯片。
• Alphawave Semi：在 2024 年宣布其 7.0 验证芯片在 7 nm 节点上成功流片并完成互联测试，展示了长距离（>20 dB 损耗）下的稳定眼图。
• Rambus：专注于 Retimer 和 SerDes IP，在 7.0 方向上提供接口子系统。
• 国内方面：华大九天、芯原股份 等已具备 PCIe 5.0 乃至 6.0 的部分 IP 能力，但 PCIe 7.0 的 PHY IP 公开资料未见，预计与头部企业存在 3–5 年差距。国内设计公司多通过授权海外 IP 构建芯片。

6.2 高频材料与基板

64 GHz 奈奎斯特频率对 PCB 和封装基板材料的需求大幅提升：

• 超低损耗覆铜板：例如生益科技的 Synamic 系列、松下 Megtron 8、Isola I‑Speed 等级的材料。生益科技 2023 年年报显示其高频高速覆铜板收入占比持续提升，具体产品是否针对 PCIe 7.0 暂无明确披露（公开资料未见）。建滔积层板 也在积极研发高频产品。
• 封装基板与 ABF：先进 FC‑BGA 基板需要更精细的线路、更低的介质损耗。日本 Ibiden、Shinko 和韩国的 三星电机 占据高端市场，国内 深南电路、兴森科技 正在追赶。
• 连接器与电缆：高速背板连接器（如 Amphenol、Molex、TE）和有源铜缆（AEC）/光缆方案将适配 PCIe 7.0。

6.3 测试与测量

PCIe 7.0 信号的发送/接收测试需要至少 80–110 GHz 带宽的实时示波器和误码仪：

• 是德科技（Keysight） 和 泰克（Tektronix）、力科（Teledyne LeCroy） 以及德国的 罗德与施瓦茨（R&S） 是最主要的测试设备供应商。是德科技在 2024 年发布了针对 PCIe 7.0 的早期解决方案，包括协议分析仪和 BERT。
• 国内测试设备商如 普源精电、鼎阳科技 的示波器最高带宽主要覆盖到 5 GHz–13 GHz，远远不足以测试 PCIe 7.0 PHY 的电气层。高端测试设备对外依赖度极高。

7 下游

下游需求方决定了标准采纳的速度。

7.1 AI 训练与推理集群

NVIDIA 2024 年推出的 Blackwell 架构 GPU 仍使用 PCIe 6.0/CXL 接口（如 GB200 的 NVLink‑C2C 为专有），但未来几代产品（如 Rubin 架构）将采用 PCIe 7.0/CXL 4.0 作为扩展互连。大型 CSP（云服务商）如 微软 Azure、AWS、Google Cloud、Meta 等是 PCIe 7.0 的早期采用者和需求定义者。它们推动高速互连以连接数千至数万个加速器。

7.2 数据中心通用服务器

Intel 的至强 6 平台、AMD 的第五代 EPYC 已在 2024 年支持 PCIe 5.0/CXL 2.0，预计下一代平台（2026–2027 年）将引入 PCIe 6.0/7.0。戴尔、HPE、联想、浪潮信息、超聚变 等 OEM 会根据需求节奏切换平台。

7.3 高性能存储

企业级 SSD 正在从 PCIe 4.0 向 5.0 过渡，PCIe 6.0/7.0 可支撑 E1.S/E3.S 尺寸下的 32 TB+ 单盘容量及 40 GB/s+ 顺序读写。三星、铠侠、美光、Solidigm 以及国内的长江存储、忆联等控制器生态将随之升级。

7.4 网络与智能网卡

随着 800G 和 1.6T 以太网兴起，单个网卡所需的 PCIe 接口带宽已接近甚至超过 PCIe 5.0 x16 的极限。NVIDIA ConnectX‑8、Intel IPU 以及各 DPU 厂商的产品路线图均指向 PCIe 6.0/7.0，以满足 200 GB/s 以上的双向数据路径。

8 受益公司

以下基于产业链位置和公开披露整理，不构成任何投资建议：

此处仅列举公开可查企业，且“受益”特指长期技术演进方向，并非财务预测。

9 市场规模

PCIe 7.0 本身无独立市场，其价值体现在带动的高速互连芯片、IP 及相关硬件市场。以下引用公开第三方报告数据，请注意不同统计口径：

• PCIe 交换机与 Retimer 芯片市场：据 Mordor Intelligence 2024 年发布的报告，全球 PCIe 交换机和桥接芯片市场规模 2023 年约为 15.2 亿美元，预计 2029 年达 28.6 亿美元，复合年增长率 11.2%。这其中，博通占据绝对领先份额。Retimer/Redriver 市场与之接近，据 Yole Intelligence 2024 年估算，2023 年全球 PCIe Retimer 市场约为 8 亿美元，预计 2028 年超过 20 亿美元（来源：Yole，2024 年 6 月）。
• 高速 SerDes IP 市场：据 IPnest 2024 年数据，2023 年全球高速 SerDes IP（≥32 GT/s）市场规模约 5.2 亿美元，Synopsys 与 Cadence 合计占比超过 85%。PCIe 7.0 相关 IP 将在 2025–2027 年逐步产生授权收入。
• AI 服务器与数据中心资本开支：据 Dell‘Oro Group 2024 年预测，全球数据中心资本支出 2024 年超 3000 亿美元，其中针对加速计算和高速互连的部分增速最快，这将间接拉动 PCIe 7.0 的早期导入空间。
• 高频覆铜板市场：Prismark 2024 年报告指出，2023 年全球高频高速覆铜板市场规模约 40 亿美元，未来 5 年 CAGR 约 13%，主要驱动力为 AI 服务器和 800G/1.6T 网络。

以上数字均为公开机构预测，实际可能与预测偏离。PCIe 7.0 的具体渗透规模尚无单独统计，通常合并于 PCIe 整体市场。

10 玩家对比

10.1 PCIe Switch 厂商竞争格局

• Broadcom：全球最大 PCIe Switch 供应商，2024 年已有 PCIe 6.0 交换机芯片量产，并布局 7.0。凭借在数据中心和存储的深厚积累，占据约 70% 以上的市场份额（来源：Omdia 2023 年估算）。其优势在于超大端口数、低延迟和配套软件栈。
• Microchip：通过收购 Microsemi 进入 PCIe Switch 市场，主要面向工业和嵌入式，但也在积极布局数据中心级产品。公开资料未见其对 7.0 的明确路线图。
• Astera Labs：专注于 AI 平台基础设施的“智能连接”芯片，其 PCIe 6.0 Retimer 在 NVIDIA、AMD AI 平台上广泛应用，2024 年上市。已公布将支持 7.0 Retimer，是市场新锐。
• 澜起科技：国内唯一实现 PCIe 5.0/CXL 2.0 Retimer 芯片量产出货的厂商（来源：公司 2024 年半年报）。公司 2024 年已量产 PCIe 5.0 Retimer 并向客户批量出货，但 PCIe 6.0/7.0 产品路线图“公开资料未见明确时间”。在 Switch 领域，澜起更侧重于内存互连（如 CXL 内存扩展控制器），与博通等直接竞争有限。

10.2 IP 厂商技术阶段对比

国内方面，芯原股份 拥有 PCIe 5.0/6.0 的部分 PHY IP，但未见 7.0 产品公告。华为海思 的自研 SerDes 可能已具备支持 6.0 能力，但详情因保密无法确认。

10.3 中国厂商与海外龙头的差距维度

• 技术代差：量产能力和 IP 储备相比海外存在 2–3 代差距，尚处于从 5.0 到 6.0 过渡阶段。
• 生态认证：云服务商和 OEM 对高速互连芯片的认证周期长达 2–3 年，国产芯片导入难度大。
• 专利壁垒：PCIe 相关的物理层实现、纠错和均衡技术专利高度集中在 Broadcom、Synopsys 等传统玩家手中。

11 风险

11.1 技术风险：信号完整性与功耗墙

在 64 GHz 奈奎斯特频率下，即使使用先进材料和短距传输，功耗管理也可能触及物理极限。PCIe 7.0 若不能满足“带宽翻倍、功耗大致持平”的业界期望，将大幅降低其性价比，延缓采纳。2024 年行业会议上，部分工程师对 PAM4 在 64 GHz 下的量产良率表达了担忧。

11.2 需求节奏风险：AI 资本开支波动

PCIe 7.0 的刚需高度依赖 AI/ML 训练对极致带宽的持续追求。2023–2024 年全球 AI 资本开支激增，但若出现算法效率突破（如更轻量的模型架构）或宏观经济导致云厂商削减开支，高端互连技术的普及节奏可能推迟 2–3 年。这可能导致已投入早期研发的芯片厂商面临库存和回报压力。

11.3 替代技术竞争与融合不确定性

• CXL（Compute Express Link）：CXL 3.1 基于 PCIe 6.0 物理层，未来 CXL 4.0 将基于 7.0。CXL 增加了内存池化和缓存一致性，可能在某些场景（如内存扩展）替代传统 PCIe 的块传输，从而分流一部分 PCIe Switch 和 Retimer 的需求。两者更多是相互依存，但标准竞争的关注点会分散资源。
• UCIe（Universal Chiplet Interconnect Express）：面向 chiplet 的互连，正在与 PCIe 共存，但若未来 chiplet 间直接采用 UCIe 光互连方案，则板级 PCIe 的某些桥接需求可能改变。
• 专有互连（如 NVLink、Infinity Fabric）：NVIDIA 和 AMD 的高端 AI 芯片继续使用私有协议以实现超 GPU 互连，给 PCIe 留下的市场更多在通用系统层级，但 AI 集群的扩容部分仍依赖 PCIe 做扩展连接。

11.4 地缘政治与供应链风险

PCIe 7.0 PHY 芯片需要 5 nm/3 nm 先进工艺，主要依赖台积电、三星等非中国大陆晶圆厂。若地缘政治导致先进制程获取受限，国内设计公司将无法在性能、功耗和成本上与海外竞品竞争，延缓国产替代进程。同时，EDA 和 IP 授权也存在风险。

11.5 行业内部争议：“过度追求规格”

存储领域 PCIe 6.0 x4 已经能提供近 16 GB/s 的顺序带宽，接近 NAND 闪存内部阵列极限，过早采用 7.0 对 SSD 的提升有限而成本大增。部分服务器 ODM 认为，对于通用计算，PCIe 5.0 已能覆盖多数工作负载，7.0 会显著提高主板和冷却成本。因此 需求将高度集中在头部 AI 和网络场景，生态碎片化可能使非 AI 市场导入滞后。

12 误读纠偏

12.1 “PCIe 7.0 会很快普及，取代 5.0/6.0”

事实：PCIe 代际更替是渐进式的，到 2025 年数据中心的主流仍为 PCIe 5.0 上量，6.0 开始导入。7.0 的规模出货最早在 2027–2028 年，2030 年前后才可能成为新部署系统的标配。

12.2 “PCIe 7.0 就是换根更快的线”

完全不是。从芯片的 PHY 到主板材料、连接器、散热方案、信号完整性仿真，整个平台都要重新设计。它是一场涉及半导体、材料、设计方法和验证工具的系统工程。

12.3 “PCIe 和 CXL 是竞争关系，一个会取代另一个”

CXL 的物理层就是 PCIe，CXL 增加了协议层面功能。两者不是互相替代，而是 PCIe 提供车道，CXL 提供更高级的交通规则。未来二者将在 CPU、加速器和内存之间协同工作。

12.4 “中国公司在 PCIe 7.0 上已有实质突破”

目前国内在 PCIe 5.0 层面已实现接口芯片量产，6.0 IP 还在追赶，7.0 的完整 PHY 或 Switch 芯片公开资料未见。差距存在，但通过接口芯片、Retimer 和封装基板等环节的渐进创新，有望逐步缩小。

12.5 “PCIe 7.0 只能用于显卡”

PCIe 连接的对象远不止显卡，还包括 NVMe SSD、GPU 加速器、DPU、FPGA、AI 专用芯片、CXL 内存模块等。它是现代计算系统的“主干神经”，而不只是图形接口。

13 最新事件

（截至 2025 年初公开信息）

• 2024 年 4 月：PCI‑SIG 宣布 PCIe 7.0 规范达到 v0.5 版本（功能冻结），标志着主要技术参数锁定，进入草案完善阶段。（来源：PCI‑SIG 新闻稿）
• 2024 年中：Synopsys 发布业界首个 PCIe 7.0 完整 IP 解决方案，含控制器、PHY 和验证 IP，基于 3 nm 工艺，并且宣布已获多家 top-tier 客户授权。（来源：公司官网 2024 年 6 月）
• 2024 年 9 月：Alphawave Semi 宣布其 PCIe 7.0 测试芯片（7 nm 节点）实现跨长距背板的成功互连，展示了在超 35 dB 损耗下的稳定 128 GT/s 数据通道。（来源：Alphawave Semi 新闻稿）
• 2024 年 10 月：Cadence 展示了其 PCIe 7.0 PHY IP 的硅验证测试结果，表明其可满足数据中心和 AI 场景的功耗与面积目标。（来源：Cadence 博客）
• 2025 年初：PCI‑SIG 预计将发布 v0.7 版本完整草案，供成员审查，为年底发布最终 1.0 规范做最后冲刺。（来源：PCI‑SIG 路线图更新）
• 国内动态：澜起科技 2024 年半年报指出，PCIe 5.0/CXL 2.0 Retimer 芯片实现规模出货，PCIe 6.0 Retimer 芯片的研发工作正在进行中，7.0 方面尚无公开披露。（来源：澜起科技 2024 年半年报）

14 跟踪指标

关注 PCIe 7.0 产业进展可追踪以下指标：

1. PCI‑SIG 规范里程碑：最终 1.0 规范发布的时间点（预计 2025 年），以及合规性认证的启动。
2. IP 授权数量：主要 IP 供应商（Synopsys、Cadence）每季度披露的新 PCIe 7.0 授权客户数量，反映设计动向。
3. 芯片大厂产品路线图：NVIDIA（GTC 大会）、Intel（Innovation）、AMD（数据中心日活动）发布的新一代芯片对 PCIe 7.0 的支持声明。
4. 云服务商基础设施更新：AWS、Azure、Google Cloud 等发布的硬件实例规格（如搭载 NVIDIA GPU 或自研芯片的实例），其网络/互连带宽参数变化。
5. PCIe Retimer/Switch 厂商新品：博通、Astera Labs、澜起科技的芯片发布和量产出货情况，尤其是 7.0 相关工程样片与送样公告。
6. 全球数据中心资本支出季度数据：通过 Synergy Research、Dell‘Oro 等机构的报告，观察 AI 相关投资的边际变化。
7. 关键材料与设备厂商的指引：生益科技、建滔积层板高频材料的出货增速；Keysight 等测试设备订单的高端仪表营收增长。
8. CXL 和 UCIe 联盟活动：这些互补标准的进展可侧面印证 PCIe 生态的活跃度。

15 信源

• PCI‑SIG 官方网站，PCIe 7.0 规范路线图与白皮书（https://pcisig.com/pci-express-7.0）
• Synopsys，“Synopsys Launches Industry‘s First Complete PCIe 7.0 IP Solution”，2024 年 6 月新闻稿
• Cadence，“Cadence PCIe 7.0 PHY IP Achieves Silicon Success”，2024 年博客文章
• Alphawave Semi，“Alphawave Semi Successfully Demonstrates 128 GT/s PCIe 7.0 Connectivity”，2024 年 9 月新闻稿
• Mordor Intelligence，“PCI Express Switch and Bridge Market – Growth, Trends, and Forecasts (2024–2029)”，2024 年报告
• Yole Intelligence，“PCIe Retimer and Redriver Market Report”，2024 年 6 月
• IPnest，“SerDes IP Market Share – 2023 Results”，2024 年
• Omdia，“Data Center Server and Networking Silicon Quarterly Report”，2023 年 Q4
• Dell’Oro Group，“Data Center CAPEX Quarterly Report”，2024 年 Q3
• Prismark，“High Frequency Laminate Market Analysis”，2024 年
• 澜起科技 2024 年半年报、2023 年年度报告，上海证券交易所披露文件
• 生益科技 2023 年年度报告，上交所披露文件
• 各公司定期报告、投资者说明会纪要，及行业会议公开简报

说明：本页为产业链知识与公开信息梳理，不构成任何投资建议或商业决策依据。所有市场数据、财务数字均标注年份与来源，未标注具体来源的公司动态均基于官方披露。部分未来展望基于外部机构预测，可能与实际发展存在差异。