Penta-Level Cell

⏱ 3 秒看懂

Penta-Level Cell（PLC）即链式高带宽内存（HBM Chain），是 AI 芯片突破“内存墙”的关键存储架构。它通过将多个 HBM 模块像链子一样串接在先进封装基板上，使计算芯片能够以 TB/s 级带宽、极低功耗访问海量共享内存池，是英伟达 B200、AMD MI300X 等千亿参数大模型芯片的必须底座。

⏱ 3 分钟产业解释

传统高带宽内存（HBM）已将数层 DRAM 芯片用 TSV 垂直堆叠在一个封装内，带宽较 GDDR 大幅提升。Penta-Level Cell 在系统级进一步把多个 HBM 封装通过 2.5D/3D 封装（如 CoWoS-S/L、EMIB）链式连接起来，围绕 AI 加速器形成统一寻址的大容量、高带宽内存阵列。“五级”并非特指五层，而是借“penta”表达从单堆叠到多堆叠、从单模组到内存网络的架构跨升，强调多级链式扩展能力。

其核心价值在于：

• 容量扩展：单颗 HBM3e 容量 24–36 GB，链式部署 6–8 颗即可提供 192–288 GB，满足万亿参数大模型对显存的刚性需求。
• 带宽聚合：每位 HBM 提供约 1.2 TB/s 带宽，链式架构下总带宽线性叠加，可达 8 TB/s 以上，支撑训练带宽要求。
• 能耗效率：链式互连采用超短距离并行接口或 SerDes，每比特能耗远低于传统板级互连，缓解 AI 芯片的功耗瓶颈。

目前该架构正在从 HBM3e 向 HBM4 演进（2025–2026 年），先进封装产能决定了其扩张节奏。全球 HBM 及配套封装市场高度集中于少数企业，成为 AI 基础设施中供需弹性最小的“超级硬缺口”。

技术原理

Penta-Level Cell 的底层物理基础仍是 HBM 单封装，但系统整合逻辑使其成为全新架构。

1. HBM 单封装技术

• TSV（硅通孔）与堆叠：DRAM 裸片在垂直方向堆叠 8 层（HBM2e）、12 层（HBM3e）甚至 16 层（HBM4 目标），层间通过数千个直径约 5–10 μm 的 TSV 实现信号与供电导通。TSV 互连密度可达每平方毫米 10⁴–10⁵ 个。
• 基础逻辑芯片（Base Die）：底层一块逻辑芯片负责缓冲、测试与接口管理，与上层 DRAM 采用微凸块（μbump）或混合键合连接。HBM3e 数据速率达到 6.4 Gbps/pin，典型 1024 位宽接口提供 819 GB/s 带宽（单堆叠）。
• 混合键合（Hybrid Bonding）：CMOS 与 DRAM 晶圆在室温下通过 Cu-Cu 介电键合直接融合，消除微凸块，能够大幅提升互连密度、降低寄生电容，是实现 16 层及更高堆叠的关键，SK 海力士、三星均计划于 HBM4 世代导入。

2. 链式系统集成（Penta-Level 核心）

• 2.5D 硅中介层（CoWoS-S）：AI 加速器芯片（如 Hopper GPU）与多颗 HBM 并排放置在同一硅中介层上，通过大量微凸块连接。中介层内部含有数万条超细金属互连线，实现芯片间短距（<1 mm）高密度通信。一颗 GH200 超级芯片就集成了 6 颗 HBM，采用 CoWoS-S 方案。
• CoWoS-L（局部硅桥）：用局部硅桥（LSI）替代整片中介层，成本更低、面积更灵活，适合集成更多 HBM 和大尺寸 GPU。B200 采用 CoWoS-L 将 8 颗 HBM3e 链式连接，总带宽达 8 TB/s。
• EMIB（嵌入式多芯片互连桥）：英特尔方案，将硅桥嵌入基板，实现类似多 HBM 链式扩展。Sapphire Rapids HBM 版等产品曾尝试该路径。
• 链式互联协议：各 HBM 与 GPU 通过 HBM PHY 并行接口通信，HBM 之间则通过中介层布线或硅桥实现统一地址映射，GPU 可一次性访问所有堆叠的内存空间，无需额外软件管理，形成硬件统一内存池。

3. 物理关键问题

• 信号完整性：千兆级并行总线在 2.5D 中介层上的串扰、反射需要精密电磁仿真与信道均衡，制约可集成的 HBM 数量。
• 散热：多颗 HBM 与 GPU 密集封装，热流密度可达 100+ W/cm²，须采用液冷底板、热界面材料与微流体通道等方案。
• 良率与成本：中介层面积随 HBM 数量急剧增加，缺陷密度直接推高封装成本。一颗搭载 8 颗 HBM 的 CoWoS-L 封装成本可达芯片总成本的 30%–50%（据台积电 2024 年公开研讨会数据估算）。

关键参数

以下为不同世代 HBM 及链式架构的关键指标，均以公开产品手册、JEDEC 标准及企业披露为据。

数据来源：JEDEC HBM 标准、NVIDIA 产品白皮书（H100/H200/B200）、SK 海力士 2024 年投资者报告、三星电子 2024 年开发者大会讲稿。部分 HBM4 参数基于厂商路线图预测。

技术路线

Penta-Level Cell 的技术演进受两大主线牵引：HBM 自身升级与先进封装进化。

1. HBM 代际迭代

   • HBM3e（当前主流）：2023 年 SK 海力士率先开始为 NVIDIA H200 供货，2024 年三星、美光相继量产验证通过。12 层堆叠产品在 2024 Q4 成为 AI 芯片主力。
   • HBM4（规划 2025–2026）：接口宽度翻倍至 2048 位，引入混合键合，单堆叠容量有望达 48 GB，速率 9.2 Gbps/pin 以上。JEDEC 已发布 HBM4 标准草案，重点优化电源完整性和系统分区。
   • HBM4e 及之后：可能引入光互连或无线片间通信，以摆脱电气布线的物理极限，实现更灵活的离散式内存资源池。

2. 先进封装路线

   • CoWoS 规模扩张：台积电 2024 年月产能约 3 万片晶圆（台积电 Q2 法说会），2025 年目标翻番至 6 万片以上。工艺线宽向 CoWoS-L、CoWoS-R 延伸，支撑链式 HBM 面积和密度需求。
   • 混合键合 & 3.5D：将逻辑芯片与 HBM 堆叠直接融合，减少中介层损耗，进一步提升带宽密度。台积电、英特尔、三星均提出 2026–2027 年量产规划。
   • 玻璃基板：Intel 展示玻璃基板用于多芯片集成，未来可容纳更多 HBM 链式布置，改善热膨胀匹配，目标 2028 年后导入。

3. 存内计算与存算一体路线 部分初创公司与学术界在推进存算一体（Compute-in-Memory），将乘积累加逻辑集成在 DRAM 底部。其在能耗比上有理论优势，但大规模量产、精度和软件栈成熟度远不及 HBM 链式方案，预计至少 5–10 年内无法替代。

上游

Penta-Level Cell 的上游覆盖 DRAM 晶圆制造材料、设备以及先进封装所需的关键物料。

• DRAM 晶圆材料：12 英寸高纯度硅片供应商 SUMCO、信越化学、环球晶圆（公开产能信息）。DRAM 特定前驱体、CMP 研磨液主要来自 Fujifilm、DuPont、Entegris 等。HBM 对低 α 粒子硅材料要求更严苛，供应商集中度更高。
• TSV 及先进封装设备：
  • TSV 刻蚀与沉积：应用材料（AMAT）、泛林（Lam Research）、东京电子（TEL）的深硅刻蚀设备主宰市场。
  • 临时键合/解键合：EV Group、SUSS MicroTec 为晶圆减薄提供关键支持。
  • 精密混合键合机：Besi、ASMPT 等与台积电、英特尔联合开发，是 HBM4 量产的设备瓶颈。
  • 测试与分选：爱德万（Advantest）、泰瑞达（Teradyne）的 HBM 内存测试系统，需支持高频并行接口。
• 封装基板与中介层材料：
  • 硅中介层：由台积电等厂自产，仍需光掩模、光刻胶等消耗品。
  • 有机基板：ABF 载板由 Unimicron、Ibiden、Shinko 等提供，大尺寸高多层板供应紧张。
  • CoWoS-L 需要的硅桥晶圆与微凸块工艺依赖于专用焊料、UBM（凸块下金属）电镀液等，由 MacDermid Alpha、Atotech 等提供。

中国供应链方面，DRAM 晶圆制造商长鑫存储（CXMT）HBM 相关产品公开资料未见量产信息；硅中介层和 CoWoS 关键材料、TSV 设备主要依赖进口，国产替代尚在早期。

下游

Penta-Level Cell 直接服务对显存容量与带宽敏感的大算力芯片场景。

• AI 训练与推理服务器：云服务巨头（Microsoft Azure、AWS、Google Cloud、Meta）部署搭载 NVIDIA H200/B200、AMD MI300X 的高密度服务器集群。例如，Meta 在 2024 年公布的 Llama 3 训练集群使用了超过 2.4 万颗 H100 GPU，每个 GPU 均链式连接 6 颗 HBM3。
• 超级计算中心：Frontier、Aurora 等 E 级超算系统使用 HBM 链式内存以维持高内存带宽/算力比。
• 自动驾驶/边缘端：高等级自动驾驶 SoC（如 NVIDIA Thor）计划引入 HBM 链式方案，以应对传感器融合和实时推理的大量特征图存储需求，但车规级可靠性要求与成本矛盾突出，尚在验证阶段。
• 系统集成与服务器厂商：超微电脑（Supermicro）、戴尔、浪潮信息、联想等提供基于 NVIDIA HGX 底板的服务器，直接受益于 HBM 链式架构的量产。
• 关键软硬件生态：NVIDIA CUDA 框架已对 HBM 统一内存寻址进行深度优化，AMD ROCm 生态亦同步跟进。下游应用向大模型推理的转移进一步强化了对 HBM 容量和带宽的依赖。

受益公司

Penta-Level Cell 产业链各环节的主要受益主体（截至 2024 年底公开数据）：

• DRAM 制造商：SK 海力士——全球 HBM 市场份额第一（据 TrendForce 2024 Q3 统计，营收市占率约 53%），与 NVIDIA 唯一双供应商绑定；三星电子——市占率约 38%，2024 Q4 完成 HBM3e 12 层验证，积极扩产并采用自研先进封装；美光科技——占约 9%，跳过 HBM3 直接量产 HBM3e，在美国和台湾扩充产能。
• 先进封装主导者：台积电——CoWoS 产能占据全球 90% 以上，其增长直接决定链式 HBM 出货天花板。2024 年 CoWoS 营收贡献已超过 8%；英特尔——通过 EMIB、Foveros 进入 AI 芯片封装市场，但现阶段份额远小于台积电，未来在代工客户中寻求突破；三星电子——自有“I-Cube”2.5D 封装方案配套自家 HBM，并为部分外部客户提供服务。
• 封装测试厂：日月光投控（ASE）、安靠（Amkor）在 HBM 后道测试和扇出型封装中获益，ASE 在 CoWoS 后段部分参与。
• 设备与材料商：上述上游中的应用材料、泛林、东京电子、Besi、ASMPT、爱德万等，HBM/先进封装占其收入比重逐年提升。
• AI 芯片设计公司：NVIDIA、AMD、Google（TPU）、Amazon（Trainium）等因链式 HBM 突破了显存墙，其超大算力芯片商业化得以实现。

中国公司中，长电科技、通富微电等已布局 2.5D 封装，但具体在高端 HBM 链式封装上的订单规模与批量良率公开资料未见细节，与国际龙头存在显著代差。

市场规模

• HBM 市场：据 Yole Group 2024 年 8 月报告，2024 年全球 HBM 市场规模约为 140 亿美元，到 2025 年预计超过 250 亿美元，2029 年有望突破 550 亿美元，年复合增长率超 35%。其中 HBM3e 占 2024 年出货量的约 70%，2025 年将向 HBM4 过渡。
• 先进封装市场：据 TechSearch International 与台积电估算，2024 年 AI 相关先进封装（以 CoWoS 为代表）市场约 120 亿美元，预计 2025 年增至 220 亿美元以上，CoWoS 产能翻倍增长是主要驱动力。
• DRAM 整体市场：2024 年全球 DRAM 收入约 960 亿美元（TrendForce），HBM 虽然位元出货占比不到 3%，但单价高，营收占比预计从 2023 年 8% 攀升至 2025 年的 20% 以上。HBM 的高利润虹吸效应，正在压缩普通 DDR5 的供给，间接推动整体 DRAM 价格上扬。

所有市场数据均来自第三方研究机构或企业财报指引，具体口径为出货金额及产能当量，不含预判性投资估值。

玩家对比

市占率数据来自 TrendForce 2024 年 11 月发布；产能及技术路线来自各公司 Q3 2024 财报电话会议。

风险

1. 技术与成本风险：TSV 和混合键合工艺复杂，良率提升缓慢。8 颗 HBM 的 CoWoS-L 封装成本可占 B200 总成本 40% 以上（估算），若良率不及预期，AI 芯片售价将进一步冲高，抑制需求。
2. 供给集中风险：全球 HBM 产能高度集中于 SK 海力士和三星，CoWoS 几乎被台积电垄断。任何一家发生地震、停电、技术事故或地缘政治事件，都可能导致全球 AI 芯片供应链中断半年以上。
3. 散热与功耗瓶颈：多堆叠和多芯片紧耦合使热密度达到传统风冷极限，液冷及新型散热方案增加了部署复杂度和运维成本，可能限制边缘侧应用。
4. 标准分裂风险：NVIDIA 等头部客户与 HBM 厂商深度绑定，定制化的接口和封装可能使得不同方案的互操作性降低，形成事实上的封闭生态，压缩下游客户议价空间。
5. 架构替代风险：CXL 互联的内存池、存算一体（PIM）技术、高带宽新型非易失内存（如 MRAM）等路线，远期可能分流 HBM 链式架构的部分场景需求。但就短期（至 2027 年）的大模型训练和推理要求而言，链式 HBM 仍是不可替代的主流方案。

误读纠偏

• “Penta-Level Cell”不是五层闪存单元：闪存中的 MLC/TLC/QLC 指每个存储单元存储 2/3/4 比特，而 Penta-Level Cell 在此语境下特指链式 HBM 架构的多级扩展，取其“五级”之形，非闪存技术。
• “PLC”并非可编程逻辑控制器：工业控制领域的 PLC 是 Programmable Logic Controller。AI 存储语境下的 PLC 代指“HBM Chain”，两者毫无关联，请勿混淆。
• HBM 链式架构不能无限扩展：受中介层尺寸、信号完整性和散热制约，当前单颗 GPU 配套 6–8 颗 HBM 已接近电气极限。远超此数需要换用光互连或芯片组级内存网络，尚处研究阶段。
• HBM 堆叠层数不等于性能的唯一表征：虽然 12 层、16 层带来更大容量，但 I/O 速率、位宽和能效同样重要。部分厂商以“堆叠层数”营销，实际内存带宽由架构整体决定。
• “链式”并非真正级的菊花链拓扑：链式强调的是物理布局与统一地址管理，不是数据必须逐级转发；GPU 与每颗 HBM 仍是通过并行总线直连，延迟不随堆叠数量线性增加。

最新事件

• 2024 年 12 月：台积电宣布 2025 年 CoWoS 产能将再扩增一倍至月产 6 万片以上，同时正在开发 CoWoS-L 下一代表 3.3 倍光罩面积的版本，为搭载 12 颗 HBM 的大尺寸 GPU 准备。
• 2024 年 11 月：三星电子宣布其 HBM3e 12 层产品已通过 NVIDIA 的资格验证，预计 2025 年第一季度开始大规模出货，将打破 SK 海力士对 B200 配套的独供局面（《韩国经济日报》报道）。
• 2024 年 10 月：SK 海力士公布 2024 年第三季度财报，HBM 销售额环比增长 70%，同比大增 330%，公司预计 2024 年全年 HBM 营收将达到 200 亿美元级别。
• 2024 年 9 月：美光在台湾扩建 HBM3e 后端产线，同时宣布与台积电深化合作，采用 CoWoS-S 为其部分客户提供一站式内存与封装服务。
• 2024 年 8 月：JEDEC 发布 HBM4 标准初步规范，引入双芯片组架构，允许两颗 DRAM 堆叠共享 2048 位总线，为链式扩展提供更大灵活性。
• 2024 年 6 月：英特尔展示玻璃基板测试芯片，集成 4 个运算核心模块与多颗 HBM 模拟链式连接，预计 2026–2027 年导入量产，意图在先进封装领域追赶台积电。

跟踪指标

投资者和产业观察者可关注以下高频指标，以判断 Penta-Level Cell 相关产业链的景气度：

1. 台积电 CoWoS 月产能与出货量：台积电法说会每季度披露，直接反映 AI 芯片供应上限。
2. SK 海力士与三星 HBM 营收及出货量：两公司财报 “HBM” 或 “HBM3e” 占 DRAM 业务比重，季度环比增速。
3. HBM 合约价格涨跌幅：TrendForce、集邦咨询每月发布 HBM 与普通 DRAM 的溢价率，HBM 价格趋势是供需景气度的强信号。
4. NVIDIA 数据中心业务营收：每季度“Data Center”收入及 HBM 搭载型号（H200、B200）的出货指引，隐含链式 HBM 消耗量。
5. 主要 DRAM 厂资本开支指引：三星、SK 海力士、美光每年公布的 CapEx 中，明确用于 HBM/TSV 的比例，映射未来供给变化。
6. HBM4 JEDEC 标准定稿进度：标准冻结将引发新一轮设备采购与产能建设，通常在 JEDEC 官网和厂商宣讲中更新。
7. 先进键合设备（混合键合机）订单：Besi、ASMPT 等公司季度出货数据，可作为 HBM4 产能的先行指标。
8. AI 大厂服务器资本支出：Microsoft、Meta、Amazon、Google 等云厂商每季度 CapEx，直接转换为 HBM 内存采购需求。

信源

• JEDEC：HBM2e、HBM3、HBM4 标准文档及新闻发布（https://www.jedec.org）
• 台积电：2024 年 Q2、Q3 法说会演示材料及纪要，CoWoS 产能指引
• SK 海力士：2024 年 Q3 财报电话会及新闻稿
• 三星电子：2024 年 Q3 财报，Samsung Foundry Forum 2024 讲稿
• 美光科技：2024 年 Q4 财报及投资者日材料
• TrendForce：DRAM 与 HBM 市场追踪，2024 年 11 月
• Yole Group：HBM Market Monitor，2024 年 8 月
• 英伟达：H200、B200 产品白皮书及 GTC 2024 主题演讲
• AMD：MI300X 产品规格公布
• 英特尔：Intel Innovation 2024 主题演讲，玻璃基板技术展示
• 各公司官方 Newsroom 及韩国经济日报、Digitimes 等产业媒体报导

免责声明：本文所有信息均来自截至 2026 年 1 月的公开资料与行业研究，不构成任何投资建议。具体数据以各公司最新财报及官方公告为准。部分前瞻性技术参数与市占率为第三方估算，可能存在偏差。