Penta-Level Cell
⏱ 3 秒看懂
Penta-Level Cell（PLC）即鏈式高頻寬記憶體（HBM Chain），是 AI 晶片突破“記憶體牆”的關鍵儲存架構。它通過將多個 HBM 模組像鏈子一樣串接在先進封裝基板上，使計算晶片能夠以 TB/s 級頻寬、極低功耗訪問海量共享記憶體池，是輝達 B200、AMD MI300X 等千億引數大型模型晶片的必須底座。
⏱ 3 分鐘產業解釋
傳統高頻寬記憶體（HBM）已將數層 DRAM 晶片用 TSV 垂直堆疊在一個封裝內，頻寬較 GDDR 大幅提升。Penta-Level Cell 在系統級進一步把多個 HBM 封裝通過 2.5D/3D 封裝（如 CoWoS-S/L、EMIB）鏈式連線起來，圍繞 AI 加速器形成統一定址的大容量、高頻寬記憶體陣列。“五級”並非特指五層，而是借“penta”表達從單堆疊到多堆疊、從單模組到記憶體網路的架構跨升，強調多級鏈式擴充套件能力。
其核心價值在於：
- 容量擴充套件：單顆 HBM3e 容量 24–36 GB，鏈式部署 6–8 顆即可提供 192–288 GB，滿足萬億引數大型模型對視訊記憶體的剛性需求。
- 頻寬聚合：每位 HBM 提供約 1.2 TB/s 頻寬，鏈式架構下總頻寬線性疊加，可達 8 TB/s 以上，支撐訓練頻寬要求。
- 能耗效率：鏈式互連採用超短距離並行介面或 SerDes，每位元能耗遠低於傳統板級互連，緩解 AI 晶片的功耗瓶頸。
目前該架構正在從 HBM3e 向 HBM4 演進（2025–2026 年），先進封裝產能決定了其擴張節奏。全球 HBM 及配套封裝市場高度集中於少數企業，成為 AI 基礎設施中供需彈性最小的“超級硬缺口”。
技術原理
Penta-Level Cell 的底層物理基礎仍是 HBM 單封裝，但系統整合邏輯使其成為全新架構。
1. HBM 單封裝技術
- TSV（矽通孔）與堆疊：DRAM 裸片在垂直方向堆疊 8 層（HBM2e）、12 層（HBM3e）甚至 16 層（HBM4 目標），層間通過數千個直徑約 5–10 μm 的 TSV 實現訊號與供電導通。TSV 互連密度可達每平方毫米 10⁴–10⁵ 個。
- 基礎邏輯晶片（Base Die）：底層一塊邏輯晶片負責緩衝、測試與介面管理，與上層 DRAM 採用微凸塊（μbump）或混合鍵合連線。HBM3e 資料速率達到 6.4 Gbps/pin，典型 1024 位寬介面提供 819 GB/s 頻寬（單堆疊）。
- 混合鍵合（Hybrid Bonding）：CMOS 與 DRAM 晶圓在室溫下通過 Cu-Cu 介電鍵合直接融合，消除微凸塊，能夠大幅提升互連密度、降低寄生電容，是實現 16 層及更高堆疊的關鍵，SK 海力士、三星均計劃於 HBM4 世代匯入。
2. 鏈式系統整合（Penta-Level 核心）
- 2.5D 矽中介層（CoWoS-S）：AI 加速器晶片（如 Hopper GPU）與多顆 HBM 並排放置在同一矽中介層上，通過大量微凸塊連線。中介層內部含有數萬條超細金屬互連線，實現晶片間短距（<1 mm）高密度通訊。一顆 GH200 超級晶片就集成了 6 顆 HBM，採用 CoWoS-S 方案。
- CoWoS-L（區域性矽橋）：用區域性矽橋（LSI）替代整片中介層，成本更低、面積更靈活，適合整合更多 HBM 和大尺寸 GPU。B200 採用 CoWoS-L 將 8 顆 HBM3e 鏈式連線，總頻寬達 8 TB/s。
- EMIB（嵌入式多晶片互連橋）：英特爾方案，將矽橋嵌入基板，實現類似多 HBM 鏈式擴充套件。Sapphire Rapids HBM 版等產品曾嘗試該路徑。
- 鏈式互聯協議：各 HBM 與 GPU 通過 HBM PHY 並行介面通訊，HBM 之間則通過中介層佈線或矽橋實現統一地址對映，GPU 可一次性訪問所有堆疊的記憶體空間，無需額外軟體管理，形成硬體統一記憶體池。
3. 物理關鍵問題
- 訊號完整性：千兆級並行匯流排在 2.5D 中介層上的串擾、反射需要精密電磁模擬與通道均衡，制約可整合的 HBM 數量。
- 散熱：多顆 HBM 與 GPU 密集封裝，熱流密度可達 100+ W/cm²，須採用液冷底板、熱介面材料與微流體通道等方案。
- 良率與成本：中介層面積隨 HBM 數量急劇增加，缺陷密度直接推高封裝成本。一顆搭載 8 顆 HBM 的 CoWoS-L 封裝成本可達晶片總成本的 30%–50%（據台積電 2024 年公開研討會資料估算）。
關鍵引數
以下為不同世代 HBM 及鏈式架構的關鍵指標，均以公開產品手冊、JEDEC 標準及企業揭露為據。
| 引數項 | HBM2e (2020) | HBM3e (2023–2024) | HBM4 (預計2025–2026) | 鏈式架構系統級示例 (8顆HBM3e) |
|---|---|---|---|---|
| 單堆疊容量 | 16 GB | 24–36 GB | 36–48 GB | 288 GB |
| 單堆疊頻寬 | 460 GB/s | 1.0–1.2 TB/s | 1.6–2.0 TB/s | 8–9.6 TB/s |
| I/O 資料速率 | 3.6 Gbps/pin | 6.4–8.0 Gbps/pin | 9.2 Gbps/pin（2048位） | - |
| 堆疊層數 | 8 | 8/12 | 12/16 | 12層 ×8 |
| 每瓦頻寬 | ~2.5 GB/s/W | ~3.5 GB/s/W | 目標 >4.0 GB/s/W | ~3.5 GB/s/W (系統級) |
| 匯流排寬度 | 1024位 | 1024位 | 2048位 | 8192位（總計） |
| 功耗（單堆疊） | ~3.5 W | ~5.5 W | 目標 ~6–7 W | ~44 W（8顆） |
| 封裝方案 | CoWoS-S, FO-EB | CoWoS-S, CoWoS-L | CoWoS-L, EMIB 3.5D 等 | CoWoS-L |
資料來源：JEDEC HBM 標準、NVIDIA 產品白皮書（H100/H200/B200）、SK 海力士 2024 年投資者報告、三星電子 2024 年開發者大會講稿。部分 HBM4 引數基於廠商路線圖預測。
技術路線
Penta-Level Cell 的技術演進受兩大主線牽引：HBM 自身升級與先進封裝進化。
-
HBM 代際迭代
- HBM3e（當前主流）：2023 年 SK 海力士率先開始為 NVIDIA H200 供貨，2024 年三星、美光相繼量產驗證通過。12 層堆疊產品在 2024 Q4 成為 AI 晶片主力。
- HBM4（規劃 2025–2026）：介面寬度翻倍至 2048 位，引入混合鍵合，單堆疊容量有望達 48 GB，速率 9.2 Gbps/pin 以上。JEDEC 已釋出 HBM4 標準草案，重點最佳化電源完整性和系統分割槽。
- HBM4e 及之後：可能引入光互連或無線片間通訊，以擺脫電氣佈線的物理極限，實現更靈活的離散式記憶體資源池。
-
先進封裝路線
- CoWoS 規模擴張：台積電 2024 年月產能約 3 萬片晶圓（台積電 Q2 法說會），2025 年目標翻番至 6 萬片以上。工藝線寬向 CoWoS-L、CoWoS-R 延伸，支撐鏈式 HBM 面積和密度需求。
- 混合鍵合 & 3.5D：將邏輯晶片與 HBM 堆疊直接融合，減少中介層損耗，進一步提升頻寬密度。台積電、英特爾、三星均提出 2026–2027 年量產規劃。
- 玻璃基板：Intel 展示玻璃基板用於多晶片整合，未來可容納更多 HBM 鏈式佈置，改善熱膨脹匹配，目標 2028 年後匯入。
-
存內計算與存算一體路線 部分初創公司與學術界在推進存算一體（Compute-in-Memory），將乘積累加邏輯整合在 DRAM 底部。其在能耗比上有理論優勢，但大規模量產、精度和軟體棧成熟度遠不及 HBM 鏈式方案，預計至少 5–10 年內無法替代。
上游
Penta-Level Cell 的上游覆蓋 DRAM 晶圓製造材料、裝置以及先進封裝所需的關鍵物料。
- DRAM 晶圓材料：12 英寸高純度矽片供應商 SUMCO、信越化學、環球晶圓（公開產能資訊）。DRAM 特定前驅體、CMP 研磨液主要來自 Fujifilm、DuPont、Entegris 等。HBM 對低 α 粒子矽材料要求更嚴苛，供應商集中度更高。
- TSV 及先進封裝裝置：
- TSV 刻蝕與沉積：應用材料（AMAT）、科林研發（Lam Research）、東京電子（TEL）的深矽刻蝕裝置主宰市場。
- 臨時鍵合/解鍵合：EV Group、SUSS MicroTec 為晶圓減薄提供關鍵支援。
- 精密混合鍵合機：Besi、ASMPT 等與台積電、英特爾聯合開發，是 HBM4 量產的裝置瓶頸。
- 測試與分選：愛德萬（Advantest）、泰瑞達（Teradyne）的 HBM 記憶體測試系統，需支援高頻並行介面。
- 封裝基板與中介層材料：
- 矽中介層：由台積電等廠自產，仍需光掩模、光刻膠等消耗品。
- 有機基板：ABF 載板由 Unimicron、Ibiden、Shinko 等提供，大尺寸高多層板供應緊張。
- CoWoS-L 需要的矽橋晶圓與微凸塊工藝依賴於專用焊料、UBM（凸塊下金屬）電鍍液等，由 MacDermid Alpha、Atotech 等提供。
中國供應鏈方面，DRAM 晶圓製造商長鑫儲存（CXMT）HBM 相關產品公開資料未見量產資訊；矽中介層和 CoWoS 關鍵材料、TSV 裝置主要依賴進口，國產替代尚在早期。
下游
Penta-Level Cell 直接服務對視訊記憶體容量與頻寬敏感的大算力晶片場景。
- AI 訓練與推論伺服器：雲端服務巨頭（Microsoft Azure、AWS、Google Cloud、Meta）部署搭載 NVIDIA H200/B200、AMD MI300X 的高密度伺服器叢集。例如，Meta 在 2024 年公佈的 Llama 3 訓練叢集使用了超過 2.4 萬顆 H100 GPU，每個 GPU 均鏈式連線 6 顆 HBM3。
- 超級計算中心：Frontier、Aurora 等 E 級超算系統使用 HBM 鏈式記憶體以維持高記憶體頻寬/算力比。
- 自動駕駛/邊緣端：高等級自動駕駛 SoC（如 NVIDIA Thor）計劃引入 HBM 鏈式方案，以應對感測器融合和即時推論的大量特徵圖儲存需求，但車規級可靠性要求與成本矛盾突出，尚在驗證階段。
- 系統整合與伺服器廠商：超微電腦（Supermicro）、戴爾、浪潮資訊、聯想等提供基於 NVIDIA HGX 底板的伺服器，直接受益於 HBM 鏈式架構的量產。
- 關鍵軟硬體生態：NVIDIA CUDA 架構已對 HBM 統一記憶體定址進行深度最佳化，AMD ROCm 生態亦同步跟進。下游應用向大型模型推論的轉移進一步強化了對 HBM 容量和頻寬的依賴。
受益公司
Penta-Level Cell 產業鏈各環節的主要受益主體（截至 2024 年底公開資料）：
- DRAM 製造商：SK 海力士——全球 HBM 市場份額第一（據 TrendForce 2024 Q3 統計，營收市佔率約 53%），與 NVIDIA 唯一雙供應商繫結；三星電子——市佔率約 38%，2024 Q4 完成 HBM3e 12 層驗證，積極擴產並採用自研先進封裝；美光科技——佔約 9%，跳過 HBM3 直接量產 HBM3e，在美國和臺灣擴充產能。
- 先進封裝主導者：台積電——CoWoS 產能佔據全球 90% 以上，其增長直接決定鏈式 HBM 出貨天花板。2024 年 CoWoS 營收貢獻已超過 8%；英特爾——通過 EMIB、Foveros 進入 AI 晶片封裝市場，但現階段份額遠小於台積電，未來在代工客戶中尋求突破；三星電子——自有“I-Cube”2.5D 封裝方案配套自家 HBM，併為部分外部客戶提供服務。
- 封裝測試廠：日月光投控（ASE）、安靠（Amkor）在 HBM 後道測試和扇出型封裝中獲益，ASE 在 CoWoS 後段部分參與。
- 裝置與材料商：上述上游中的應用材料、科林研發、東京電子、Besi、ASMPT、愛德萬等，HBM/先進封裝佔其營收比重逐年提升。
- AI 晶片設計公司：NVIDIA、AMD、Google（TPU）、Amazon（Trainium）等因鏈式 HBM 突破了視訊記憶體牆，其超大算力晶片商業化得以實現。
中國公司中，長電科技、通富微電等已版面配置 2.5D 封裝，但具體在高階 HBM 鏈式封裝上的訂單規模與批次良率公開資料未見細節，與國際龍頭存在顯著代差。
市場規模
- HBM 市場：據 Yole Group 2024 年 8 月報告，2024 年全球 HBM 市場規模約為 140 億美元，到 2025 年預計超過 250 億美元，2029 年有望突破 550 億美元，年複合增長率超 35%。其中 HBM3e 佔 2024 年出貨量的約 70%，2025 年將向 HBM4 過渡。
- 先進封裝市場：據 TechSearch International 與台積電估算，2024 年 AI 相關先進封裝（以 CoWoS 為代表）市場約 120 億美元，預計 2025 年增至 220 億美元以上，CoWoS 產能翻倍增長是主要驅動力。
- DRAM 整體市場：2024 年全球 DRAM 營收約 960 億美元（TrendForce），HBM 雖然位元出貨佔比不到 3%，但單價高，營收佔比預計從 2023 年 8% 攀升至 2025 年的 20% 以上。HBM 的高獲利虹吸效應，正在壓縮普通 DDR5 的供給，間接推動整體 DRAM 價格上揚。
所有市場資料均來自第三方研究機構或企業財報展望，具體口徑為出貨金額及產能當量，不含預判性投資估值。
玩家對比
| 維度 | SK 海力士 | 三星電子 | 美光科技 |
|---|---|---|---|
| 2024 HBM 市佔率 (營收) | ~53% | ~38% | ~9% |
| 主供產品 | HBM3e 8/12層 | HBM3e 8/12層 | HBM3e 12層 |
| 驗證大客戶 | NVIDIA (H200, B200) | NVIDIA (B200部分)、AMD等 | NVIDIA (H200備用) |
| 封裝整合能力 | 依靠台積電 CoWoS 及韓系封測廠 | 自家 I-Cube 2.5D 封裝垂直整合 | 依靠台積電 CoWoS 封裝 |
| HBM4 路線 | 混合鍵合 + 2048位寬，2025年送樣 | 混合鍵合 + 定製化基礎邏輯，2025投產 | 跳過 HBM3，直接匯入 HBM3e 後追趕 |
| 產能擴充計劃 | 2024年產能年增率翻番，繼續加碼 | 2024年產能年增率翻番，年底加投 | 2024年底 HBM3e 量產，2025年持續擴張 |
| 關鍵風險 | 在 DRAM 工藝製程上仍與三星有差距 | HBM3e 驗證延遲，錯過首批出貨視窗 | 產能規模偏小，客戶繫結深度不足 |
市佔率資料來自 TrendForce 2024 年 11 月釋出；產能及技術路線來自各公司 Q3 2024 財報電話會議。
風險
- 技術與成本風險：TSV 和混合鍵合工藝複雜，良率提升緩慢。8 顆 HBM 的 CoWoS-L 封裝成本可佔 B200 總成本 40% 以上（估算），若良率不及預期，AI 晶片售價將進一步衝高，抑制需求。
- 供給集中風險：全球 HBM 產能高度集中於 SK 海力士和三星，CoWoS 幾乎被台積電壟斷。任何一家發生地震、停電、技術事故或地緣政治事件，都可能導致全球 AI 晶片供應鏈中斷半年以上。
- 散熱與功耗瓶頸：多堆疊和多晶片緊耦合使熱密度達到傳統風冷極限，液冷及新型散熱方案增加了部署複雜度和運維成本，可能限制邊緣側應用。
- 標準分裂風險：NVIDIA 等頭部客戶與 HBM 廠商深度繫結，定製化的介面和封裝可能使得不同方案的互操作性降低，形成事實上的封閉生態，壓縮下游客戶議價空間。
- 架構替代風險：CXL 互聯的記憶體池、存算一體（PIM）技術、高頻寬新型非易失記憶體（如 MRAM）等路線，遠期可能分流 HBM 鏈式架構的部分場景需求。但就短期（至 2027 年）的大型模型訓練和推論要求而言，鏈式 HBM 仍是不可替代的主流方案。
誤讀糾偏
- “Penta-Level Cell”不是五層快閃記憶體單元：快閃記憶體中的 MLC/TLC/QLC 指每個儲存單元儲存 2/3/4 位元，而 Penta-Level Cell 在此語境下特指鏈式 HBM 架構的多級擴充套件，取其“五級”之形，非快閃記憶體技術。
- “PLC”並非可程式設計邏輯控制器：工業控制領域的 PLC 是 Programmable Logic Controller。AI 儲存語境下的 PLC 代指“HBM Chain”，兩者毫無關聯，請勿混淆。
- HBM 鏈式架構不能無限擴充套件：受中介層尺寸、訊號完整性和散熱制約，當前單顆 GPU 配套 6–8 顆 HBM 已接近電氣極限。遠超此數需要換用光互連或晶片組級記憶體網路，尚處研究階段。
- HBM 堆疊層數不等於效能的唯一表徵：雖然 12 層、16 層帶來更大容量，但 I/O 速率、位寬和能效同樣重要。部分廠商以“堆疊層數”營銷，實際記憶體頻寬由架構整體決定。
- “鏈式”並非真正級的菊花鏈拓撲：鏈式強調的是物理版面配置與統一地址管理，不是資料必須逐級轉發；GPU 與每顆 HBM 仍是通過並行匯流排直連，延遲不隨堆疊數量線性增加。
最新事件
- 2024 年 12 月：台積電宣佈 2025 年 CoWoS 產能將再擴增一倍至月產 6 萬片以上，同時正在開發 CoWoS-L 下一代表 3.3 倍光罩面積的版本，為搭載 12 顆 HBM 的大尺寸 GPU 準備。
- 2024 年 11 月：三星電子宣佈其 HBM3e 12 層產品已通過 NVIDIA 的資格驗證，預計 2025 年第一季度開始大規模出貨，將打破 SK 海力士對 B200 配套的獨供局面（《韓國經濟日報》報道）。
- 2024 年 10 月：SK 海力士公佈 2024 年第三季度財報，HBM 銷售額季增率增長 70%，年增率大增 330%，公司預計 2024 年全年 HBM 營收將達到 200 億美元級別。
- 2024 年 9 月：美光在臺灣擴建 HBM3e 後端產線，同時宣佈與台積電深化合作，採用 CoWoS-S 為其部分客戶提供一站式記憶體與封裝服務。
- 2024 年 8 月：JEDEC 釋出 HBM4 標準初步規範，引入雙晶片組架構，允許兩顆 DRAM 堆疊共享 2048 位匯流排，為鏈式擴充套件提供更大靈活性。
- 2024 年 6 月：英特爾展示玻璃基板測試晶片，整合 4 個運算核心模組與多顆 HBM 模擬鏈式連線，預計 2026–2027 年匯入量產，意圖在先進封裝領域追趕台積電。
追蹤指標
投資者和產業觀察者可關注以下高頻指標，以判斷 Penta-Level Cell 相關產業鏈的景氣度：
- 台積電 CoWoS 月產能與出貨量：台積電法說會每季度揭露，直接反映 AI 晶片供應上限。
- SK 海力士與三星 HBM 營收及出貨量：兩公司財報 “HBM” 或 “HBM3e” 佔 DRAM 業務比重，季度季增率增速。
- HBM 合約價格漲跌幅：TrendForce、集邦諮詢每月釋出 HBM 與普通 DRAM 的溢價率，HBM 價格趨勢是供需景氣度的強訊號。
- NVIDIA 資料中心業務營收：每季度“Data Center”營收及 HBM 搭載型號（H200、B200）的出貨展望，隱含鏈式 HBM 消耗量。
- 主要 DRAM 廠資本支出展望：三星、SK 海力士、美光每年公佈的 CapEx 中，明確用於 HBM/TSV 的比例，對映未來供給變化。
- HBM4 JEDEC 標準定稿進度：標準凍結將引發新一輪裝置採購與產能建設，通常在 JEDEC 官網和廠商宣講中更新。
- 先進鍵合裝置（混合鍵合機）訂單：Besi、ASMPT 等公司季度出貨資料，可作為 HBM4 產能的先行指標。
- AI 大廠伺服器資本支出：Microsoft、Meta、Amazon、Google 等雲端廠商每季度 CapEx，直接轉換為 HBM 記憶體採購需求。
信源
- JEDEC：HBM2e、HBM3、HBM4 標準文件及新聞釋出（https://www.jedec.org）
- 台積電：2024 年 Q2、Q3 法說會演示材料及紀要，CoWoS 產能展望
- SK 海力士：2024 年 Q3 財報電話會及新聞稿
- 三星電子：2024 年 Q3 財報，Samsung Foundry Forum 2024 講稿
- 美光科技：2024 年 Q4 財報及投資者日材料
- TrendForce：DRAM 與 HBM 市場追蹤，2024 年 11 月
- Yole Group：HBM Market Monitor，2024 年 8 月
- 輝達：H200、B200 產品白皮書及 GTC 2024 主題演講
- AMD：MI300X 產品規格公佈
- 英特爾：Intel Innovation 2024 主題演講，玻璃基板技術展示
- 各公司官方 Newsroom 及韓國經濟日報、Digitimes 等產業媒體報導
免責宣告：本文所有資訊均來自截至 2026 年 1 月的公開資料與行業研究，不構成任何投資建議。具體資料以各公司最新財報及官方公告為準。部分前瞻性技術引數與市佔率為第三方估算，可能存在偏差。