掩模版

3 秒看懂

掩模版（Photomask/Reticle），是光刻工艺中承载芯片设计图案的高精度母版。一片高纯度石英或超低膨胀玻璃基板上，镀有铬或钼硅化合物等遮光/相移材料，形成极其微小的电路图形。光刻机通过其将图案投影至涂有光刻胶的晶圆。掩模版的精度极限直接约束着芯片的临界尺寸（CD）、套刻精度和最终良率。在技术难度上，其制造融合材料、光学、精密机械、计算光刻等多个尖端学科，壁垒极高；但在成本结构上，虽是单价可达数万至数十万美元的核心耗材，相较整片晶圆总制造成本，分摊比例却极小。一旦出现缺陷，则整批晶圆极可能报废。

3 分钟产业解释

掩模版扮演着“照相底片”的角色，深紫外（DUV）或极紫外（EUV）光透过/经由其反射，将版图上的图案精准转移至涂有光刻胶的晶圆表面。一个先进逻辑芯片通常需数十层乃至上百层掩模版，每层对应器件中特定结构。掩模版的制造本身即是高精度微影过程：始于设计版图（GDS/OASIS格式），经由光学邻近校正（OPC）、相移掩模（PSM）等计算光刻处理，再以电子束或激光直写在涂有光敏抗蚀剂的基板上曝光，随后经显影、刻蚀、去除残胶、缺陷检测与修补，最后贴上保护膜（pellicle），方交付晶圆厂用于晶圆光刻。

该行业具备“三高”特征——高定制：每颗芯片的每层版图均独一无二，属高度定制化产品；高精度：先进节点（7nm及以下）要求关键尺寸（CD）均匀性达纳米级，缺陷控制趋于零容忍；短交期：晶圆厂tape-out后，掩模版交付周期常被压缩至数天到数周，考验掩模厂的数据处理、写入及检测全流程快速响应能力。

供应链呈二元结构：晶圆厂自建掩模部门（Captive），如台积电、三星、英特尔，主攻最先进节点与核心层，以保护工艺机密、缩短研发周期；独立第三方掩模厂（Merchant），如Photronics、Toppan（凸版印刷）、DNP（大日本印刷）、台湾光罩等，服务中小型晶圆厂、IDM、IC设计公司等，承接成熟制程及部分非最核心层订单。二者互补共生。

技术原理

掩模本质上是光刻系统的“传递函数”，核心在于将设计图形超高保真地复现到晶圆。

1. 基板与光敏层

• DUV用基板：采用合成石英玻璃，具备高深紫外透光率、低热膨胀系数。主流规格为6025（6英寸×6英寸×0.25英寸厚）。其上镀有铬（Cr）或硅化钼（MoSi，用于衰减式相移掩模）等遮光/相移层。
• EUV用基板：使用超低膨胀玻璃（ULE），并交替沉积钼/硅多层膜（约40~60对），构成布拉格反射镜，实现13.5nm波长约70%的反射率。吸收层多为钽硼氮化物（TaBN）。
• 抗蚀剂：掩模制造常用电子束敏感化学放大抗蚀剂（CAR），具备高分辨率、高对比度、耐干法刻蚀等特性；激光直写则采用对248nm或193nm敏感的光刻胶。

2. 图形写入

这是掩模制造的绝对核心。

• 电子束写入（EBL）：当前主流。采用可变形束（VSB）或多束（Multi-beam）电子束光刻机，在抗蚀剂上逐点扫描。先进节点单层掩模数据量已进入TB级，传统单束写入耗时可达数十小时。多束技术（如NuFlare MBM-2000、IMS等）将写入效率提升数倍至十几倍。
• 激光直写：以248nm或193nm准分子激光为光源，通过空间光调制器（SLM）并行曝光。速度快于电子束，但分辨率受限，主要用于≥90nm节点的较宽松层。

3. 图形转移与相移技术

曝光后显影，再通过干法刻蚀（如含氯等离子体）将图案转移到铬层或吸收层上，最后去除残胶。关键指标为CD均匀性、线边缘粗糙度（LER）及自身套刻精度。

• 光学邻近校正（OPC）：补偿光衍射造成的图形畸变（如边角圆化、线端缩进），在版图数据中引入亚分辨率辅助图形（SRAF）或边缘偏移。
• 相移掩模（PSM）：衰减式PSM在图形周围沉积可产生180°相移的部分透光材料（如MoSi），利用相消干涉增强对比度。交替式PSM则需对石英基板刻蚀形成相位台阶。EUV掩模的吸收层亦承担类似光学调控。

4. Pellicle（保护膜）

DUV掩模版的聚合物薄膜，距掩模表面约5-6mm，确保落于其上的颗粒远离焦平面而不在晶圆上成像。EUV Pellicle挑战巨大：须耐受高能EUV辐照与高温，且对13.5nm光高透。当前技术路线主要为多晶硅膜或碳纳米管（CNT）膜，透光率约85%~90% [行业公开技术指标，2023-2024年]。

     设计版图 (GDS/OASIS)
            │
  ┌─────────▼──────────┐
  │  MDP (含OPC/PSM)   │ ← TB级数据处理
  └─────────┬──────────┘
            │
   ┌────────▼─────────┐
   │   图形写入        │ 电子束/激光曝光
   └────────┬─────────┘
            │
   ┌────────▼─────────┐
   │   显影、刻蚀      │ 图形转移
   └────────┬─────────┘
            │
   ┌────────▼─────────┐
   │   缺陷检测与修补  │ 电子束/光学检测，离子/电子束修补
   └────────┬─────────┘
            │
   ┌────────▼─────────┐
   │   Pellicle贴合    │
   └────────┬─────────┘
            │
      掩模版交付晶圆厂

关键参数

掩模版的核心性能直接影响光刻工艺窗口与芯片良率，先进制程对其要求已逼近物理极限。

• 关键尺寸（CD）控制：CD均匀性（3σ）是衡量面内一致性的核心指标。先进逻辑节点要求控制在1.5nm以下，内存节点部分层要求≤1nm。CD均值偏移若不补偿，可直接导致芯片性能偏移。
• 缺陷密度与尺寸：致命缺陷尺寸通常为晶圆上目标CD的1/3~1/2。例如7nm节点，掩模版上≥15nm的透明或遮光缺陷即可能致命。先进EUV掩模缺陷检测灵敏度需达到亚10nm量级。关键层追求零缺陷，任何残留缺陷均可能导致整批晶圆良率崩塌。
• 套刻精度（Registration/Overlay）：指掩模版上不同层间图案的对准误差。对先进多图案（Multi-patterning）和EUV光刻，掩模自身套刻误差需控制在亚纳米至1.5nm范围内，是层间互连成败的关键。
• 相移与透过率控制：对于衰减式PSM，相移角偏差（通常要求±2°以内）和透过率均匀性（如6% ± 0.3% @ 193nm）必须严控，以确保相消干涉效果。
• 交付周期（Turnaround Time, TAT）：从客户tape-out到掩模出货的周期，常规层数个工作日，先进层或加急单需更短周期。
• 价格/成本：单块DUV掩模版从数百美元（成熟节点简单层）到数万美元（先进节点关键层）不等；EUV掩模版单价可达数十万美元。一套先进节点全套掩模版（含数十层）价格可攀升至数百万乃至超过千万美元 [综合行业估算，2023-2024年口径]。

技术路线

趋势：High-NA EUV（高数值孔径极紫外）光刻仍采用标准6025掩模版尺寸，但光学系统引入变形倍率（Anamorphic），掩模版上图案在一个方向被拉伸，对掩模制造、OPC及检测提出新要求，且因曝光场尺寸减半，可能进一步增加掩模层数。

上游

掩模版制造处于半导体产业链偏上游的材料与设备交叉位置。其上游供应链门槛极高，部分环节高度集中于少数厂商。

• 基板材料：
  • 掩模基板（Mask Blanks）：高纯合成石英、ULE玻璃基板镀吸收层/多层膜后的成品。EUV空白掩模几乎被HOYA垄断，占有全球约80%~90%份额 [据相关行业报告，2023年口径]；AGC等亦有少量参与。
  • 光刻胶/抗蚀剂：电子束抗蚀剂、激光抗蚀剂主要来自TOK（东京应化）、JSR、信越化学、DuPont等。
  • 靶材/镀膜材料：高纯铬、钼、硅、钽等，用于溅射镀膜。
• 核心设备：
  • 电子束光刻机：掩模写入绝对主力。NuFlare Technology（现属芝浦机电）占据大部分市场份额，其多束机型为先进掩模标配。JEOL、应用材料等也有相关设备。多束写入技术领先者为IMS Nanofabrication（奥地利）。
  • 激光直写设备：Heidelberg Instruments、Mycronic（瑞典）为主要玩家，侧重成熟制程与面板级应用。
  • 刻蚀与检测设备：干法刻蚀设备看应用材料、泛林半导体；缺陷检测与量测由KLA、Lasertec（尤其在EUV掩模缺陷检测方面）、应用材料、日立高新主导。
  • 修补设备：聚焦离子束（FIB）/电子束修补设备，来自蔡司、日立高新等。
• EDA与计算光刻软件：MDP（掩模数据处理）、OPC、逆向光刻技术（ILT）工具，Synopsys、Cadence、Siemens EDA（原Mentor Graphics）与ASML Brion是核心供应商。

下游

掩模版的下游需求直接绑定晶圆制造。

• 晶圆代工厂（Foundry）：台积电、三星、联电、中芯国际、GlobalFoundries等。先进制程推升掩模版层数、复杂度与单价；成熟制程贡献稳定数量需求。
• IDM（整合元件制造商）：英特尔、美光、SK海力士、德州仪器、意法半导体等。存储芯片（DRAM、NAND）对掩模版需求量巨大，尤其层数增加与光刻多层混合使用。
• 无晶圆厂设计公司（Fabless）：在MPW（多项目晶圆）阶段与芯片验证阶段，会通过晶圆厂或直接向掩模厂采购掩模版。AI芯片、高性能计算（HPC）等设计活动井喷直接拉动非重复工程掩模版需求。
• 科研与国防：大学、研究所微纳加工实验室，以及特种用途芯片（如宇航级、抗辐射）等亦需要掩模版服务。

受益公司

该部分仅作产业格局客观梳理，不含任何投资建议。

• 独立掩模制造商（Merchant）：
  • Photronics（美）：全球营收规模最大的独立掩模厂，在美洲、欧洲、亚洲设有多座工厂，产品覆盖主流成熟节点及部分先进节点。
  • Toppan（凸版印刷，日）：与Photronics交替领先，技术布局全面，客户覆盖顶级逻辑与存储IDM。
  • DNP（大日本印刷，日）：同为独立掩模巨头，长期服务全球主要半导体厂，在先进掩模量产上持续投入。
  • 台湾光罩（TMC，台）：大中华区重要独立掩模供应商，产能与制程技术持续迭代，服务台湾及大陆客户。
• Blank及材料垄断者：
  • HOYA（日）：几乎垄断全球EUV空白掩模供应，也是DUV高端Blank主要玩家，电子束光刻胶亦由其子公司布局。
• 关键设备供应商：
  • NuFlare Technology（芝浦机电旗下）：电子束掩模写入设备全球龙头，地位类似ASML之于晶圆光刻机。
  • IMS Nanofabrication（奥地利，英特尔/台积电均有投资）：多束电子束写入技术先锋，直接推动写入效率革命。
  • Lasertec（日）：在EUV掩模缺陷检测（空白掩模与带图案掩模）设备领域占据绝对主导份额。
• 中国本土厂商：
  • 清溢光电、路维光电：本土独立掩模版制造商，产品主要覆盖面板与成熟半导体节点，正向更高制程推进。其他还有中微掩模（中科院微电子所旗下）等。

市场规模

• 全球半导体掩模版市场：2023年市场规模约52亿~55亿美元 [依据IC Knowledge、SEMI等多源估算区间]。预计至2027-2028年，受先进制程推进、EUV采用率提高、芯片设计复杂度上升驱动，市场总规模有望达到65亿~70亿美元 [复合年增长率约5%~6%，多方预测口径]。
• 细分结构：按制程拆分，7nm及以下先进制程贡献最大产值增量，其单片掩模价格数倍乃至十数倍于成熟制程；按区域，亚洲（尤其中国台湾、韩国、中国大陆）因晶圆产能集聚，是最大消费区域。
• 供给格局占比（2023年估算）：Captive（晶圆厂自供）约占整体产值35%~45%，Merchant（独立第三方）约占55%~65%。独立市场中，Photronics、Toppan、DNP三家合计占有约**75%~85%**的份额。
• 中国大陆需求：大陆晶圆产能持续扩张，2023年半导体掩模版本土采购与进口总额约5亿~7亿美元 [根据中国海关及本土主要厂商收入综合估算]，但高端自主供给缺口仍大，是国产替代和本土化建设的重点。

玩家对比

说明：Captive掩模部门营收通常不单独披露，其内部转移价格与商业市场价格存在差异。中国大陆厂商起步较晚，在面板掩模段已具规模，半导体掩模加速追赶。

风险

• 技术替代风险：纳米压印光刻（NIL）若大规模产业化，虽仍需模板，但其商业模式、需求数量与价格逻辑将与现有掩模版显著不同，可能冲击传统掩模市场。电子束直写（EBDW）若在特定应用获取突破，也可能减少掩模使用。
• 自供比例变动：逻辑与存储大厂若进一步扩大先进节点掩模自供比例，将压缩独立供应商在最高价值领域的增量空间。
• 周期性波动：掩模版需求与全球半导体景气周期、晶圆厂产能利用率及设计活动数量强相关，行业存在周期性供需失衡可能。
• 地缘政治与供应链：设备（如电子束光刻机）、材料（如EUV空白掩模、高纯石英）高度集中于少数国家，贸易管制可能使部分本土掩模厂面临“卡脖子”风险。
• 后端集中度风险：上游关键设备与材料（电子束光刻、EUV Blank、检测）供应商高度垄断，其产能扩张节奏与技术升级速度将约束全球掩模行业扩产进度和技术突破。

误读纠偏

• 误读1：“掩模版就是玻璃上画线，技术含量低。”

  • 事实：一片先进掩模版集成了超精密材料镀膜、纳米级电子束刻写、TB级计算光刻及亚10nm缺陷检测修补，其制造难度不亚于晶圆光刻机本身的部分子系统，是典型的技术密集型产品。

• 误读2：“EUV光刻不需要掩模版。”

  • 事实：EUV光刻不但需要掩模版，而且需采用完全不同的反射式多层膜结构，其制造难度、缺陷控制挑战以及空白掩模的供应垄断度远超DUV掩模。

• 误读3：“掩模是一次性的，用坏就扔。”

  • 事实：掩模是高价值可重复消耗品，一片正常使用的掩模可曝光数千至数万片晶圆（视光刻层、光刻能量与工艺洁净度而定）。但因成本极高且直接影响良率，使用和维护均极其谨慎。EUV掩模因pellicle寿命、掩模清洁损伤等因素，实际寿命管控更为复杂。

• 误读4：“国内掩模厂很快能替代进口。”

  • 事实：难度极高。差距不仅在掩模制造本身，更在于上游全链条——EUV空白掩模被HOYA垄断、先进电子束光刻机依赖进口、高端光刻胶供给受限、顶级OPC/MDP生态由海外主导。国产化和需要长期、系统性的协同突破。

最新事件

• EUV高数值孔径（High-NA）光刻导入（2023-2024）：ASML已交付首台High-NA EUV光刻机（EXE:5000），因变形倍率设计导致掩模面在某一方向图案扩大，对应掩模版制造与检测面临新课题，各大Captive掩模厂已开始相关技术研发。
• EUV Pellicle进展：2023-2024年，台积电等龙头在EUV碳纳米管pellicle透光率与寿命方面持续取得进展，推动了EUV掩模防护的商业化成熟度。全球EUV Pellicle供应商仍然极少，技术壁垒极高。
• 本土掩模项目扩张：中国大陆多个掩模版项目进入建设或投产期，如清溢光电佛山/合肥项目、路维光电募投项目，目标均为提升半导体掩模制程覆盖度与产能。公开资料可见部分28nm及以上掩模开始进入验证或小批量供货。
• 多束写入设备里程碑：IMS Nanofabrication与NuFlare的多束掩模写入设备（MBMW）在头部掩模厂产能爬坡中发挥关键作用，成为缩短先进掩模交期的核心工具，其交付排期已延至数年之后。

跟踪指标

• 行业总量指标：全球半导体资本支出（尤其设备采购）、各主要晶圆厂产能利用率与月投片量（如台积电、联电、中芯国际月度营收/晶圆出货公告）、全球与区域掩模版市场季度统计（参考SEMI、IC Knowledge）。
• 技术演进指标：
  • 台积电、三星、英特尔先进制程（3nm GAA、2nm、18A等）量产时间表及掩模层数信息；
  • EUV光刻机安装及预订数量（ASML季度财报）；
  • High-NA EUV掩模开发进展及相关论文、会议报告；
  • 碳纳米管及多晶硅EUV Pellicle透光率与寿命公告数据。
• 关键企业指标：
  • Photronics、Toppan、DNP季度营收、毛利率、资本支出（反映高端产能扩建）；
  • HOYA光电部门营收及EUV Blank出货量趋势；
  • NuFlare / Lasertec季度订单与积压（反映设备景气度与掩模厂扩产节奏）；
  • 中国本土掩模厂（路维光电、清溢光电）半导体掩模收入占比、技术节点突破公告。
• 供给安全指标：美国/BIS出口管制清单涉及掩模相关设备与材料的更新；中国半导体掩模进口金额季度变化（海关HS编码分析）；国内空白掩模与光刻胶自主化项目进展（公开资料所见）。

信源

本概念页所有关键数据均尽量标注年份、口径与来源；市场数值区间、份额比例等均基于交叉验证后的行业估算，非精确财务指引；未获得实质联网资料时，采用“公开资料未见”或“综合行业估算”表述，不提供投资结论。

• 行业报告：IC Knowledge “Global Photomask Market Report”；SEMI “World Fab Forecast”; Yole Intelligence相关光刻与材料分析报告。
• 企业公开文件：Photronics年度10-K报告（FY2023）；Toppan、DNP季度/年度经营报告；路维光电、清溢光电年度报告（2023）。
• 设备商资料：ASML季度报告与技术白皮书；NuFlare官方网站产品信息；Lasertec、IMS Nanofabrication技术发布。
• 学术与专著：B.J. Lin, Optical Lithography: Principles, Practices, and Materials (SPIE Press)；各类SPIE光掩模技术与EUV光刻会议论文集。
• 新闻与社区：Semiconductor Engineering; EETimes; SemiWiki等涉及光掩模与EUV进展的专业媒体。