掩模版

3 秒看懂

掩模版（Photomask/Reticle），是光刻工藝中承載晶片設計圖案的高精度母版。一片高純度石英或超低膨脹玻璃基板上，鍍有鉻或鉬矽化合物等遮光/相移材料，形成極其微小的電路圖形。光刻機通過其將圖案投影至塗有光刻膠的晶圓。掩模版的精度極限直接約束著晶片的臨界尺寸（CD）、套刻精度和最終良率。在技術難度上，其製造融合材料、光學、精密機械、計算光刻等多個尖端學科，壁壘極高；但在成本結構上，雖是單價可達數萬至數十萬美元的核心耗材，相較整片晶圓總製造成本，分攤比例卻極小。一旦出現缺陷，則整批晶圓極可能報廢。

3 分鐘產業解釋

掩模版扮演著“照相底片”的角色，深紫外（DUV）或極紫外（EUV）光透過/經由其反射，將版圖上的圖案精準轉移至塗有光刻膠的晶圓表面。一個先進邏輯晶片通常需數十層乃至上百層掩模版，每層對應器件中特定結構。掩模版的製造本身即是高精度微影過程：始於設計版圖（GDS/OASIS格式），經由光學鄰近校正（OPC）、相移掩模（PSM）等計算光刻處理，再以電子束或雷射直寫在塗有光敏抗蝕劑的基板上曝光，隨後經顯影、刻蝕、去除殘膠、缺陷檢測與修補，最後貼上保護膜（pellicle），方交付晶圓廠用於晶圓光刻。

該行業具備“三高”特徵——高定製：每顆晶片的每層版圖均獨一無二，屬高度定製化產品；高精度：先進節點（7nm及以下）要求關鍵尺寸（CD）均勻性達奈米級，缺陷控制趨於零容忍；短交期：晶圓廠tape-out後，掩模版交付週期常被壓縮至數天到數週，考驗掩模廠的資料處理、寫入及檢測全流程快速響應能力。

供應鏈呈二元結構：晶圓廠自建掩模部門（Captive），如台積電、三星、英特爾，主攻最先進節點與核心層，以保護工藝機密、縮短研發週期；獨立第三方掩模廠（Merchant），如Photronics、Toppan（凸版印刷）、DNP（大日本印刷）、臺灣光罩等，服務中小型晶圓廠、IDM、IC設計公司等，承接成熟製程及部分非最核心層訂單。二者互補共生。

技術原理

掩模本質上是光刻系統的“傳遞函式”，核心在於將設計圖形超高保真地復現到晶圓。

1. 基板與光敏層

• DUV用基板：採用合成石英玻璃，具備高深紫外透光率、低熱膨脹係數。主流規格為6025（6英寸×6英寸×0.25英寸厚）。其上鍍有鉻（Cr）或矽化鉬（MoSi，用於衰減式相移掩模）等遮光/相移層。
• EUV用基板：使用超低膨脹玻璃（ULE），並交替沉積鉬/矽多層膜（約40~60對），構成布拉格反射鏡，實現13.5nm波長約70%的反射率。吸收層多為鉭硼氮化物（TaBN）。
• 抗蝕劑：掩模製造常用電子束敏感化學放大抗蝕劑（CAR），具備高解析度、高對比度、耐幹法刻蝕等特性；雷射直寫則採用對248nm或193nm敏感的光刻膠。

2. 圖形寫入

這是掩模製造的絕對核心。

• 電子束寫入（EBL）：當前主流。採用可變形束（VSB）或多束（Multi-beam）電子束光刻機，在抗蝕劑上逐點掃描。先進節點單層掩模資料量已進入TB級，傳統單束寫入耗時可達數十小時。多束技術（如NuFlare MBM-2000、IMS等）將寫入效率提升數倍至十幾倍。
• 雷射直寫：以248nm或193nm準分子雷射為光源，通過空間光調變器（SLM）並行曝光。速度快於電子束，但解析度受限，主要用於≥90nm節點的較寬鬆層。

3. 圖形轉移與相移技術

曝光後顯影，再通過幹法刻蝕（如含氯等離子體）將圖案轉移到鉻層或吸收層上，最後去除殘膠。關鍵指標為CD均勻性、線邊緣粗糙度（LER）及自身套刻精度。

• 光學鄰近校正（OPC）：補償光衍射造成的圖形畸變（如邊角圓化、線端縮排），在版圖資料中引入亞解析度輔助圖形（SRAF）或邊緣偏移。
• 相移掩模（PSM）：衰減式PSM在圖形周圍沉積可產生180°相移的部分透光材料（如MoSi），利用相消干涉增強對比度。交替式PSM則需對石英基板刻蝕形成相位臺階。EUV掩模的吸收層亦承擔類似光學調控。

4. Pellicle（保護膜）

DUV掩模版的聚合物薄膜，距掩模表面約5-6mm，確保落於其上的顆粒遠離焦平面而不在晶圓上成像。EUV Pellicle挑戰巨大：須耐受高能EUV輻照與高溫，且對13.5nm光高透。當前技術路線主要為多晶矽膜或碳奈米管（CNT）膜，透光率約85%~90% [行業公開技術指標，2023-2024年]。

     設計版圖 (GDS/OASIS)
            │
  ┌─────────▼──────────┐
  │  MDP (含OPC/PSM)   │ ← TB級資料處理
  └─────────┬──────────┘
            │
   ┌────────▼─────────┐
   │   圖形寫入        │ 電子束/雷射曝光
   └────────┬─────────┘
            │
   ┌────────▼─────────┐
   │   顯影、刻蝕      │ 圖形轉移
   └────────┬─────────┘
            │
   ┌────────▼─────────┐
   │   缺陷檢測與修補  │ 電子束/光學檢測，離子/電子束脩補
   └────────┬─────────┘
            │
   ┌────────▼─────────┐
   │   Pellicle貼合    │
   └────────┬─────────┘
            │
      掩模版交付晶圓廠

關鍵引數

掩模版的核心效能直接影響光刻工藝視窗與晶片良率，先進製程對其要求已逼近物理極限。

• 關鍵尺寸（CD）控制：CD均勻性（3σ）是衡量面內一致性的核心指標。先進邏輯節點要求控制在1.5nm以下，記憶體節點部分層要求≤1nm。CD均值偏移若不補償，可直接導致晶片效能偏移。
• 缺陷密度與尺寸：致命缺陷尺寸通常為晶圓上目標CD的1/3~1/2。例如7nm節點，掩模版上≥15nm的透明或遮光缺陷即可能致命。先進EUV掩模缺陷檢測靈敏度需達到亞10nm量級。關鍵層追求零缺陷，任何殘留缺陷均可能導致整批晶圓良率崩塌。
• 套刻精度（Registration/Overlay）：指掩模版上不同層間圖案的對準誤差。對先進多圖案（Multi-patterning）和EUV光刻，掩模自身套刻誤差需控制在亞奈米至1.5nm範圍內，是層間互連成敗的關鍵。
• 相移與透過率控制：對於衰減式PSM，相移角偏差（通常要求±2°以內）和透過率均勻性（如6% ± 0.3% @ 193nm）必須嚴控，以確保相消干涉效果。
• 交付週期（Turnaround Time, TAT）：從客戶tape-out到掩模出貨的週期，常規層數個工作日，先進層或加急單需更短週期。
• 價格/成本：單塊DUV掩模版從數百美元（成熟節點簡單層）到數萬美元（先進節點關鍵層）不等；EUV掩模版單價可達數十萬美元。一套先進節點全套掩模版（含數十層）價格可攀升至數百萬乃至超過千萬美元 [綜合行業估算，2023-2024年口徑]。

技術路線

維度	DUV掩模版 (193nm)	EUV掩模版 (13.5nm)	奈米壓印模板
光學原理	透射式	反射式（布拉格多層膜）	機械壓印，無投影光學
基板	合成石英	ULE玻璃 + Mo/Si多層膜	石英/矽
吸收層材料	Cr / MoSi (PSM)	TaBN基吸收層	N/A（物理浮雕結構）
Pellicle	聚合物膜，高透193nm	多晶矽/CNT基，高透EUV	無，模板直接接觸抗蝕劑
寫入裝置	電子束 / 雷射直寫	幾乎全為電子束（高解析度）	電子束製備母模，後續複製
典型層數 (邏輯)	數十層（含多重曝光層）	減少至約20-30層 [估算]	與DUV/EUV層數類似
核心挑戰	OPC複雜度、層數激增	多層膜缺陷、pellicle壽命	缺陷率、對準精度、脫模

趨勢：High-NA EUV（高數值孔徑極紫外）光刻仍採用標準6025掩模版尺寸，但光學系統引入變形倍率（Anamorphic），掩模版上圖案在一個方向被拉伸，對掩模製造、OPC及檢測提出新要求，且因曝光場尺寸減半，可能進一步增加掩模層數。

上游

掩模版製造處於半導體產業鏈偏上游的材料與裝置交叉位置。其上游供應鏈門檻極高，部分環節高度集中於少數廠商。

• 基板材料：
  • 掩模基板（Mask Blanks）：高純合成石英、ULE玻璃基板鍍吸收層/多層膜後的成品。EUV空白掩模幾乎被HOYA壟斷，佔有全球約80%~90%份額 [據相關行業報告，2023年口徑]；AGC等亦有少量參與。
  • 光刻膠/抗蝕劑：電子束抗蝕劑、雷射抗蝕劑主要來自TOK（東京應化）、JSR、信越化學、DuPont等。
  • 靶材/鍍膜材料：高純鉻、鉬、矽、鉭等，用於濺射鍍膜。
• 核心裝置：
  • 電子束光刻機：掩模寫入絕對主力。NuFlare Technology（現屬芝浦機電）佔據大部分市場份額，其多束機型為先進掩模標配。JEOL、應用材料等也有相關裝置。多束寫入技術領先者為IMS Nanofabrication（奧地利）。
  • 雷射直寫裝置：Heidelberg Instruments、Mycronic（瑞典）為主要玩家，側重成熟製程與面板級應用。
  • 刻蝕與檢測裝置：幹法刻蝕裝置看應用材料、科林研發半導體；缺陷檢測與量測由KLA、Lasertec（尤其在EUV掩模缺陷檢測方面）、應用材料、日立高新主導。
  • 修補裝置：聚焦離子束（FIB）/電子束脩補裝置，來自蔡司、日立高新等。
• EDA與計算光刻軟體：MDP（掩模資料處理）、OPC、逆向光刻技術（ILT）工具，Synopsys、Cadence、Siemens EDA（原Mentor Graphics）與ASML Brion是核心供應商。

下游

掩模版的下游需求直接繫結晶圓製造。

• 晶圓代工廠（Foundry）：台積電、三星、聯電、中芯國際、GlobalFoundries等。先進製程推升掩模版層數、複雜度與單價；成熟製程貢獻穩定數量需求。
• IDM（整合元件製造商）：英特爾、美光、SK海力士、德州儀器、意法半導體等。儲存晶片（DRAM、NAND）對掩模版需求量巨大，尤其層數增加與光刻多層混合使用。
• 無晶圓廠設計公司（Fabless）：在MPW（多專案晶圓）階段與晶片驗證階段，會通過晶圓廠或直接向掩模廠採購掩模版。AI晶片、高效能運算（HPC）等設計活動井噴直接拉動非重複工程掩模版需求。
• 科研與國防：大學、研究所微納加工實驗室，以及特種用途晶片（如宇航級、抗輻射）等亦需要掩模版服務。

受益公司

該部分僅作產業格局客觀梳理，不含任何投資建議。

• 獨立掩模製造商（Merchant）：
  • Photronics（美）：全球營收規模最大的獨立掩模廠，在美洲、歐洲、亞洲設有多座工廠，產品覆蓋主流成熟節點及部分先進節點。
  • Toppan（凸版印刷，日）：與Photronics交替領先，技術版面配置全面，客戶覆蓋頂級邏輯與儲存IDM。
  • DNP（大日本印刷，日）：同為獨立掩模巨頭，長期服務全球主要半導體廠，在先進掩模量產上持續投入。
  • 臺灣光罩（TMC，臺）：大中華區重要獨立掩模供應商，產能與製程技術持續迭代，服務檯灣及大陸客戶。
• Blank及材料壟斷者：
  • HOYA（日）：幾乎壟斷全球EUV空白掩模供應，也是DUV高階Blank主要玩家，電子束光刻膠亦由其子公司版面配置。
• 關鍵裝置供應商：
  • NuFlare Technology（芝浦機電旗下）：電子束掩模寫入裝置全球龍頭，地位類似ASML之於晶圓光刻機。
  • IMS Nanofabrication（奧地利，英特爾/台積電均有投資）：多束電子束寫入技術先鋒，直接推動寫入效率革命。
  • Lasertec（日）：在EUV掩模缺陷檢測（空白掩模與帶圖案掩模）裝置領域佔據絕對主導份額。
• 中國本土廠商：
  • 清溢光電、路維光電：本土獨立掩模版製造商，產品主要覆蓋面板與成熟半導體節點，正向更高製程推進。其他還有中微掩模（中科院微電子所旗下）等。

市場規模

• 全球半導體掩模版市場：2023年市場規模約52億~55億美元 [依據IC Knowledge、SEMI等多源估算區間]。預計至2027-2028年，受先進製程推進、EUV採用率提高、晶片設計複雜度上升驅動，市場總規模有望達到65億~70億美元 [複合年增長率約5%~6%，多方預測口徑]。
• 細分結構：按製程拆分，7nm及以下先進製程貢獻最大產值增量，其單片掩模價格數倍乃至十數倍於成熟製程；按區域，亞洲（尤其中國臺灣、韓國、中國大陸）因晶圓產能集聚，是最大消費區域。
• 供給格局佔比（2023年估算）：Captive（晶圓廠自供）約佔整體產值35%~45%，Merchant（獨立第三方）約佔55%~65%。獨立市場中，Photronics、Toppan、DNP三家合計佔有約**75%~85%**的份額。
• 中國大陸需求：大陸晶圓產能持續擴張，2023年半導體掩模版本土採購與進口總額約5億~7億美元 [根據中國海關及本土主要廠商營收綜合估算]，但高階自主供給缺口仍大，是國產替代和本土化建設的重點。

玩家對比

維度	晶圓廠自建 (Captive)	獨立第三方巨頭	中國本土廠商
代表	台積電、三星、英特爾	Photronics、Toppan、DNP	清溢光電、路維光電、中微掩模等
技術節點聚焦	最先進節點（N+1及以下）	成熟製程至先進節點（部分覆蓋）	成熟製程（≥90nm為主）
核心優勢	工藝協同、機密保護、迭代快	規模化服務、靈活覆蓋、成本分攤	本土化貼近客戶、交期與服務
份額佔比（產值）	~35%~45% [估]	佔獨立市場~80%	佔本土需求約10%~15% [估]
2023年財務/產能	非上市公司未單獨揭露掩模營收	Photronics 2023財年營收約8.9億美元，創歷史新高；Toppan電子事業本部（含掩模）營收數千億日元量級	路維光電2023年營收約6.5億元人民幣；清溢光電約5.5億元（公開年報）

說明：Captive掩模部門營收通常不單獨揭露，其內部轉移價格與商業市場價格存在差異。中國大陸廠商起步較晚，在面板掩模段已具規模，半導體掩模加速追趕。

風險

• 技術替代風險：奈米壓印光刻（NIL）若大規模產業化，雖仍需模板，但其商業模式、需求數量與價格邏輯將與現有掩模版顯著不同，可能衝擊傳統掩模市場。電子束直寫（EBDW）若在特定應用獲取突破，也可能減少掩模使用。
• 自供比例變動：邏輯與儲存大廠若進一步擴大先進節點掩模自供比例，將壓縮獨立供應商在最高價值領域的增量空間。
• 週期性波動：掩模版需求與全球半導體景氣週期、晶圓廠產能利用率及設計活動數量強相關，行業存在週期性供需失衡可能。
• 地緣政治與供應鏈：裝置（如電子束光刻機）、材料（如EUV空白掩模、高純石英）高度集中於少數國家，貿易管制可能使部分本土掩模廠面臨“卡脖子”風險。
• 後端集中度風險：上游關鍵裝置與材料（電子束光刻、EUV Blank、檢測）供應商高度壟斷，其產能擴張節奏與技術升級速度將約束全球掩模行業擴產進度和技術突破。

誤讀糾偏

• 誤讀1：“掩模版就是玻璃上畫線，技術含量低。”

  • 事實：一片先進掩模版集成了超精密材料鍍膜、奈米級電子束刻寫、TB級計算光刻及亞10nm缺陷檢測修補，其製造難度不亞於晶圓光刻機本身的部分子系統，是典型的技術密集型產品。

• 誤讀2：“EUV光刻不需要掩模版。”

  • 事實：EUV光刻不但需要掩模版，而且需採用完全不同的反射式多層膜結構，其製造難度、缺陷控制挑戰以及空白掩模的供應壟斷度遠超DUV掩模。

• 誤讀3：“掩模是一次性的，用壞就扔。”

  • 事實：掩模是高價值可重複消耗品，一片正常使用的掩模可曝光數千至數萬片晶圓（視光刻層、光刻能量與工藝潔淨度而定）。但因成本極高且直接影響良率，使用和維護均極其謹慎。EUV掩模因pellicle壽命、掩模清潔損傷等因素，實際壽命管控更為複雜。

• 誤讀4：“國內掩模廠很快能替代進口。”

  • 事實：難度極高。差距不僅在掩模製造本身，更在於上游全鏈條——EUV空白掩模被HOYA壟斷、先進電子束光刻機依賴進口、高階光刻膠供給受限、頂級OPC/MDP生態由海外主導。國產化和需要長期、系統性的協同突破。

最新事件

• EUV高數值孔徑（High-NA）光刻匯入（2023-2024）：ASML已交付首臺High-NA EUV光刻機（EXE:5000），因變形倍率設計導致掩模面在某一方向圖案擴大，對應掩模版製造與檢測面臨新課題，各大Captive掩模廠已開始相關技術研發。
• EUV Pellicle進展：2023-2024年，台積電等龍頭在EUV碳奈米管pellicle透光率與壽命方面持續取得進展，推動了EUV掩模防護的商業化成熟度。全球EUV Pellicle供應商仍然極少，技術壁壘極高。
• 本土掩模專案擴張：中國大陸多個掩模版專案進入建設或投產期，如清溢光電佛山/合肥專案、路維光電募投專案，目標均為提升半導體掩模製程覆蓋度與產能。公開資料可見部分28nm及以上掩模開始進入驗證或小批次供貨。
• 多束寫入裝置里程碑：IMS Nanofabrication與NuFlare的多束掩模寫入裝置（MBMW）在頭部掩模廠產能爬坡中發揮關鍵作用，成為縮短先進掩模交期的核心工具，其交付排期已延至數年之後。

追蹤指標

• 行業總量指標：全球半導體資本支出（尤其裝置採購）、各主要晶圓廠產能利用率與月投片量（如台積電、聯電、中芯國際月度營收/晶圓出貨公告）、全球與區域掩模版市場季度統計（參考SEMI、IC Knowledge）。
• 技術演進指標：
  • 台積電、三星、英特爾先進製程（3nm GAA、2nm、18A等）量產時間表及掩模層數資訊；
  • EUV光刻機安裝及預訂數量（ASML季度財報）；
  • High-NA EUV掩模開發進展及相關論文、會議報告；
  • 碳奈米管及多晶矽EUV Pellicle透光率與壽命公告資料。
• 關鍵企業指標：
  • Photronics、Toppan、DNP季度營收、毛利率、資本支出（反映高階產能擴建）；
  • HOYA光電部門營收及EUV Blank出貨量趨勢；
  • NuFlare / Lasertec季度訂單與積壓（反映裝置景氣度與掩模廠擴產節奏）；
  • 中國本土掩模廠（路維光電、清溢光電）半導體掩模營收佔比、技術節點突破公告。
• 供給安全指標：美國/BIS出口管制清單涉及掩模相關裝置與材料的更新；中國半導體掩模進口金額季度變化（海關HS編碼分析）；國內空白掩模與光刻膠自主化專案進展（公開資料所見）。

信源

本概念頁所有關鍵資料均儘量標註年份、口徑與來源；市場數值區間、份額比例等均基於交叉驗證後的行業估算，非精確財務展望；未獲得實質聯網資料時，採用“公開資料未見”或“綜合行業估算”表述，不提供投資結論。

• 行業報告：IC Knowledge “Global Photomask Market Report”；SEMI “World Fab Forecast”; Yole Intelligence相關光刻與材料分析報告。
• 企業公開檔案：Photronics年度10-K報告（FY2023）；Toppan、DNP季度/年度經營報告；路維光電、清溢光電年度報告（2023）。
• 裝置商資料：ASML季度報告與技術白皮書；NuFlare官方網站產品資訊；Lasertec、IMS Nanofabrication技術釋出。
• 學術與專著：B.J. Lin, Optical Lithography: Principles, Practices, and Materials (SPIE Press)；各類SPIE光掩模技術與EUV光刻會議論文集。
• 新聞與社群：Semiconductor Engineering; EETimes; SemiWiki等涉及光掩模與EUV進展的專業媒體。