Pre-emphasis（预加重）

3 秒看懂

一句话定义：Pre-emphasis（预加重/预增强）是高速信号传输中，在发送端预先提升信号高频分量的技术，用于对抗信道对高频信号的天然衰减（ISI），是高速 SerDes、PCIe、以太网等接口实现可靠通信的基础均衡手段之一。

关键词：信号完整性 · 高速SerDes · 均衡器 · 发端补偿

3 分钟产业解释

为什么需要 Pre-emphasis？

高速信号在 PCB 走线、连接器、铜缆等传输介质中传播时，由于趋肤效应和介质损耗，高频分量衰减远大于低频分量。随着数据速率从 Gbps 级向 10G/25G/56G/112G 演进，信道损耗成为系统带宽的瓶颈。

产业定位

Pre-emphasis 属于**发送端均衡（TX Equalization）**范畴，与接收端的 CTLE（连续时间线性均衡）、DFE（判决反馈均衡）共同构成完整的高速链路均衡方案：

[发送端]                      [信道损耗]                    [接收端]
┌─────────────┐            ┌─────────────┐            ┌─────────────┐
│  Pre-emphasis│  ──────>  │ 高频衰减     │  ──────>  │  CTLE + DFE  │
│  De-emphasis │           │ ISI          │           │  AGC         │
└─────────────┘            └─────────────┘            └─────────────┘

市场规模关联

Pre-emphasis 技术内嵌于几乎所有高速接口 IP 和芯片中，其市场直接关联：

• AI 服务器 GPU 互联（NVIDIA NVLink、AMD Infinity Fabric）
• 数据中心交换芯片（400G/800G 以太网 SerDes）
• PCIe Gen5/Gen6/CXL 接口
• HBM 接口（HBM3/HBM3E PHY 中的均衡）

据行业估算，全球高速 SerDes IP 市场规模在 2024 年约 15-20 亿美元量级，Pre-emphasis 作为核心功能模块，价值渗透率极高。[行业估算]

15 分钟专家深入

1. Pre-emphasis 的物理本质

Pre-emphasis 本质上是一种高通滤波操作，在数字域或模拟域实现。

时域视角：在数据跳变时（0→1 或 1→0），增加信号的过冲（overshoot），使得跳变沿更陡峭，对应更丰富的高频分量。

频域视角：提升发送信号的高频谱分量，使得经过信道损耗后的接收信号频谱更平坦。

发送信号频谱         信道损耗            接收信号频谱

  |\                 |\                  |\
  | \                | \                 | \
  |  \               |  \                |  \
  |   \              |   \_____         |   \_____
  |____\             |________\         |________\___
  频率→              频率→              频率→

  (原始信号)        (高频衰减)          (均衡后趋平坦)

2. 两种主流实现形式

(a) Pre-emphasis（预加重）

• 原理：在信号上升沿/下降沿时，输出幅度提升至额定值以上
• 典型实现：使用 FIR 滤波器，系数可调
• 适用场景：短距离、低损耗信道

(b) De-emphasis（去加重/预减）

• 原理：在信号非跳变时（连续相同 bit），降低输出幅度
• 等效性：与 Pre-emphasis 效果等价，但实现更简便（避免过冲超出电压规范）
• 适用场景：PCIe、USB 等标准普遍采用

Pre-emphasis 波形示意（理想情况）：

幅度
 ↑  ____          ____          ____
 |  |    |        |    |        |    |
 |  |    |        |    |        |    |
 0──┴────┴────────┴────┴────────┴────┴──→ 时间
        ↑  ↑            ↑  ↑
     跳变时幅度提升（过冲）

De-emphasis 波形示意：

幅度
 ↑
 |  ─────┐        ┌─────┐        ┌─────
 |        │        │     │        │
 0────────┴────────┴─────┴────────┴────→ 时间
        非跳变时幅度降低

3. 数学模型——FIR 滤波器实现

最常见的 Pre-emphasis 实现是1-tap 或 2-tap 前馈 FIR：

y[n] = x[n] + \alpha \cdot (x[n] - x[n-1])

其中：

• $x[n]$：原始发送符号
• \alpha：Pre-emphasis 系数（通常 0 到 0.3 可调，具体范围视芯片而定）[厂商设计，范围为行业通用估计]
• $y[n]$：均衡后发送符号

物理含义：

• 当 x[n] \neq x[n-1]（有跳变），输出增强
• 当 $x[n] = x[n-1]$（无跳变），输出不变

更复杂的实现可能使用 2-tap FIR：

y[n] = x[n] + \alpha_1 \cdot (x[n] - x[n-1]) + \alpha_2 \cdot (x[n-1] - x[n-2])

系数 \alpha_1, \alpha_2 可独立调节，适应不同信道特性。

4. 与信道模型的配合

Pre-emphasis 系数的选择需要基于信道传递函数：

H_{channel}(f) = H_{TX}(f) \cdot H_{介质}(f) \cdot H_{RX}(f)

目标是使整体链路的插入损耗（Insertion Loss）在 Nyquist 频率处得到补偿：

• 对于 NRZ 编码：Nyquist 频率 = 数据速率 / 2
• 对于 PAM4 编码：Nyquist 频率 = 数据速率 / 4

5. PAM4 时代的挑战

随着 PAM4（4 电平脉冲幅度调制）在 56G/112G SerDes 中普及，信号电平间距缩小为 NRZ 的 1/3，对均衡精度要求更高：

PAM4 场景下，Pre-emphasis 需要与更强的 CTLE 和 DFE 配合，且发送端 FIR 抽头数可能增加。

技术原理（最深）

1. 信道损耗的物理机制

(a) 趋肤效应（Skin Effect）

高频电流倾向于在导体表面流动，有效截面积减小，电阻增大：

R_{skin} \propto sqrt(f)

损耗随频率的平方根增长。

(b) 介质损耗（Dielectric Loss）

PCB 介质材料（如 FR-4, Megtron 6）的损耗角正切（tanδ）导致信号能量转化为热：

\alpha_{dielectric} \propto f \cdot \sqrt{\varepsilon_r} \cdot \tan\delta

损耗与频率线性增长，是高速信号的主要损耗源。

(c) 综合信道损耗

典型 PCB FR-4 走线，1 英寸长度在 10 GHz 处的损耗约为 0.5-1.5 dB/inch（视叠层而定），28 GHz 处可达到 1.5-3 dB/inch。[行业典型数据，具体值与工艺相关]

2. Pre-emphasis 的 Z 域分析

1-tap Pre-emphasis 的传递函数：

H_{pre}(z) = 1 + \alpha(1 - z^{-1}) = (1+\alpha) - \alpha z^{-1}

这是一个一阶高通滤波器，零点位于：

z_0 = \frac{\alpha}{1+\alpha}

当 \alpha > 0 时，零点在单位圆内，高频增益提升，低频增益不变。

Pre-emphasis 频率响应（|H(f)|）：

增益(dB)
 ↑
 |           _______________
 |          /
 |         /
 |        /
 0 ───────/
 |       /
 ───────┴────────────────────→ 频率
       f=0               f=Nyquist

低频增益 ≈ 0 dB，高频增益 > 0 dB

3. 系数选择与链路仿真

Pre-emphasis 系数的选择通常基于链路仿真（Link Simulation）：

1. 信道建模：使用 S 参数（.s4p/.s2p 文件）描述信道
2. 眼图分析：扫描 TX FIR 系数组合，优化接收端眼高（Eye Height）和眼宽（Eye Width）
3. FFE/CTLE/DFE 联合优化：将 Pre-emphasis 系数作为链路优化的一个变量

目标函数通常为：

\max_{\alpha_1, \alpha_2} { text(Eye Height) } \quad text(s.t.) \quad text(符合规范 mask)

4. 自适应 Pre-emphasis

现代高端 SerDes（如 112G 长距 SerDes）可能支持自适应 TX 均衡：

┌──────────────────────────────────────────────────────┐
│                    自适应流程                          │
│                                                      │
│  1. 链路训练（Link Training）                         │
│     ↓                                                │
│  2. 交换 S 参数/信道信息 或 使用训练序列               │
│     ↓                                                │
│  3. 接收端 BER/FEC 统计                              │
│     ↓                                                │
│  4. 反馈控制：调整 TX FIR 系数                        │
│     ↓                                                │
│  5. 重复优化直至收敛                                  │
└──────────────────────────────────────────────────────┘

但自适应 TX 均衡在实际部署中较少见（接收端无法直接观测发送波形），更多依赖链路初始化阶段的参数协商。

5. 与 De-emphasis 的等价性证明

设 De-emphasis 系数为 $d$（降低量），则：

De-emphasis 实现：非跳变时输出乘以 $(1-d)$

y_{de}[n] = begin(cases) x[n] & text(if ) x[n] \neq x[n-1] \\ (1-d) \cdot x[n] & text(if ) x[n] = x[n-1] end(cases)

Pre-emphasis 实现：跳变时输出增强

y_{pre}[n] = x[n] + \alpha \cdot (x[n] - x[n-1])

通过适当选择 \alpha 和 $d$，两者可产生等价的频谱效果，但在幅度范围上有所不同——De-emphasis 不会产生过冲，对 DAC/驱动器的电压裕度更友好。

技术演进史

技术路线对比

均衡技术方案对比

Pre-emphasis vs De-emphasis 选择

上下游

上游（支撑技术/材料）

下游（应用场景）

关键指标

供需与市场数据

市场关联

Pre-emphasis 作为嵌入式技术，其市场无法单独剥离，但可通过以下维度估算其价值贡献：

1. 高速 SerDes IP 市场

• 全球高速 SerDes IP 市场规模（2024）：约 15-20 亿美元 [行业估算，多家研报口径不一]
• 年复合增长率（CAGR）：约 15-20% [行业估算]
• Pre-emphasis 作为核心功能，技术价值占比高但无法单独量化

2. 数据中心资本开支

• 全球数据中心 CapEx（2024）：约 2000-2500 亿美元 [行业估算]
• 高速网络设备占比较高，是 Pre-emphasis 技术的直接受益方向

3. AI 驱动需求增长

• 单台 AI 服务器 GPU 互联带宽持续提升（NVLink 4.0 → 5.0）
• 对 SerDes 均衡精度和速率要求同步上升

供需格局

代表公司与资本映射

投资逻辑

核心逻辑

1. AI 算力基础设施→高速互联需求→SerDes 均衡技术价值提升

• 单卡算力提升 → 多卡互联带宽增加 → SerDes 速率/通道数增长
• 每代 SerDes 速率翻倍（25G→56G→112G→224G），均衡复杂度指数上升

2. 速率提升→信道损耗加剧→Pre-emphasis 重要性提升

• 112G PAM4 在标准 FR-4 板材上 1 英寸损耗可达 3-5 dB（估算，与工艺相关）
• Pre-emphasis 系数精度直接影响链路是否可行

3. 协议迭代→标准化 De-emphasis 强制要求

• PCIe Gen5 要求 De-emphasis ≥ -6 dB
• 每代标准升级，对均衡技术要求更高

受益标的分类

风险因素

• 光互联（CPO/OIO）技术若大规模落地，可能减少铜线 SerDes 需求
• 标准迭代不及预期（如 PCIe Gen7 延期）
• 宏观经济影响数据中心 CapEx

常见误读纠偏

❌ 误读 1：“Pre-emphasis 可以完全消除信道损耗”

纠偏：Pre-emphasis 是部分补偿，不可能完全消除信道损耗。其本质是在发送端提升高频分量，但受限于：

• 驱动器输出电压范围（不能无限提升）
• 过冲带来的 EMI 问题
• 信道损耗的非线性和复杂性

实际系统中，Pre-emphasis 通常与 CTLE、DFE 联合使用，才能实现完整的链路均衡。

❌ 误读 2：“Pre-emphasis 和 De-emphasis 是完全不同的技术”

纠偏：两者在频域效果上等价，都是实现高通滤波特性。区别在于：

• Pre-emphasis：跳变时增强，无跳变时保持不变
• De-emphasis：跳变时保持不变，无跳变时降低

De-emphasis 避免了过冲，对驱动器电压裕度更友好，因此在 PCIe、USB 等标准中更普遍采用。在工程讨论中，两者常被统称为”TX 均衡”或”发送端均衡”。

❌ 误读 3：“PAM4 时代 Pre-emphasis 不再重要，接收端 DSP 可以搞定一切”

纠偏：PAM4 虽然引入了更强的接收端 DSP（包括 ADC + 数字均衡），但发送端均衡仍然不可或缺：

• PAM4 电平间距仅为 NRZ 的 1/3，信噪比裕度更小
• 过大的信道损耗会导致接收端 ADC 量化精度不足
• 发送端 Pre-emphasis 可减少接收端 DSP 的复杂度和功耗

在 112G SerDes 中，发送端 2-tap 或 3-tap FIR 是标配功能。

❌ 误读 4：“Pre-emphasis 系数越大越好”

纠偏：过大的 Pre-emphasis 系数会导致：

• 输出过冲：超过电压规范，影响信号完整性
• EMI 问题：高频分量过强可能违反辐射标准
• 噪声放大：虽然 Pre-emphasis 本身不放大接收端噪声，但过强的高频补偿可能使信道噪声在接收端被不当放大
• PAM4 电平压缩：过冲可能导致电平重叠

系数选择需要通过链路仿真平衡眼图裕度和规范约束。

学习路径

入门阶段（1-2 周）

1. 学习高速信号传输基础：信道损耗、ISI 概念
2. 理解 NRZ/PAM4 调制原理
3. 推荐资源：Signal and Power Integrity - Simplified (Eric Bogatin)

进阶阶段（2-4 周）

1. 深入学习均衡技术：TX 均衡（Pre/De-emphasis）、CTLE、FFE、DFE
2. 使用 MATLAB/Python 进行简单仿真
3. 推荐资源：IEEE/DesignCon 相关论文

实战阶段（1-3 月）

1. 学习 SerDes 架构（PLL、CDR、均衡器）
2. 使用仿真工具（ADS、HSPICE、SystemSI）进行链路仿真
3. 阅读 PCIe/以太网标准中的均衡规范章节
4. 推荐资源：Synopsys/Cadence 技术白皮书、各标准规范（PCI-SIG、IEEE 802.3）

高级阶段（持续）

1. 参与 DesignCon、OFC 等行业会议
2. 研究 224G+ SerDes 的均衡技术演进
3. 关注 CPO/OIO 对传统铜线均衡技术的影响

一句话总结

Pre-emphasis 是高速 SerDes 信号完整性链路的起点——它在发送端以最小的功耗和复杂度预补偿信道高频损耗，是 PCIe、以太网、NVLink 等 AI 基础设施高速互联的基础均衡手段，虽然单独无法解决所有 ISI 问题，但却是任何高速链路设计中不可或缺的第一道防线。

延伸阅读与来源

规范文档

• PCI-SIG: PCIe Base Specification（各版本对 De-emphasis 有明确要求）
• IEEE 802.3: 以太网标准，定义 25G/50G/100G/400G SerDes 均衡要求
• OIF (Optical Internetworking Forum): CEI (Common Electrical Interface) 规范

经典教材

• Eric Bogatin, Signal and Power Integrity - Simplified (第3版)
• Stephen H. Hall, High-Speed Digital System Design
• Behzad Razavi, Design of Integrated Circuits for Optical Communications

技术论文与白皮书

• DesignCon 历年会议论文（高速 SerDes 均衡技术专题）
• Synopsys DesignWare SerDes IP 技术白皮书
• Cadence 高速 PHY 技术文档

行业报告

• 各券商研报：高速 SerDes IP 市场、数据中心互连技术

数据来源说明

• 具体数值标注来源：[标准规范]为公开标准文件、[行业估算]为多家研报综合、[估算]为基于公开信息推算
• 未标注的定性表述为行业共识，具体数字因厂商实现而异
• 本页涉及的技术细节基于公开学术文献和标准规范，未检索到最新特定厂商数据（联网检索受限），如需最新产品规格请参考厂商官方文档

最后更新：基于公开技术文献和行业共识，联网检索受限，部分数据标注为估算。 免责声明：本页仅供学习参考，不构成投资建议。