PAM4

3 秒看懂

PAM4（四电平脉冲幅度调制）是一种用 4 个不同的信号电平一次性传输 2 比特的编码方式。它用一半的通道带宽就能达到与 NRZ（不归零码）相同的总数据率，于是成为 400G/800G 以太网、数据中心光互联与 AI 集群高速接口的事实标准。但代价是信号幅度间隔压缩到 NRZ 的 1/3，理论信噪比损失超过 9.5 dB，实际工程系统中常因非线性、串扰等因素恶化至 11 dB 以上，必须依赖高性能 DSP（数字信号处理）均衡和前向纠错（FEC）才能实用化。

3 分钟产业解释

在 NRZ 已逼近物理带宽墙的时代，PAM4 凭借“带宽效率翻倍”的革命性优势，撑起了 100 Gbps/lane 乃至 200 Gbps/lane 的高速串行链路。在光模块侧，基于 25 Gbaud PAM4 即可实现单通道 50 Gbps（如 400G‑SR8/DR4），基于 50 Gbaud PAM4 实现单通道 100 Gbps（如 800G‑DR8），并正加速向单通道 200 Gbps（1.6T 模块）演进。但它对噪声、非线性极为敏感，原本“直通”的光电链路必须嵌入高复杂度 DSP，由此拉高了功耗与成本——以 800G 光模块为例，行业数据显示其典型功耗在 10 W 至 16 W 区间（2024‑2025 年行业平均水平，来源：LightCounting 及主要厂商产品手册），已成为 AI 集群网络能耗的主要推手之一。这一痛点也反过来引发了硅光集成与 CPO（共封装光学）等技术路线对后续形态的再定义。当前，AI 算力集群对 800G 及以上模块的需求暴发，进一步促使 PAM4 成为超大规模数据中心内部的“神经电流”。

15 分钟专家深入

信号模型 PAM4 通过 4 个离散电平（习惯记为 {‑3,‑1,1,3}、{‑1,‑1/3,1/3,1} 或 {0,1,2,3}）在每个符号周期内传递 2 bit。若采用格雷编码（Gray Code，相邻电平仅 1 位变化），统计上可比线性编码降低约 25% 的比特误码率（BER），即线性编码的 BER 约为格雷编码的 1.33 倍 [来源：黄大年茶思屋 PAM4 仿真基础]。同时，格雷编码允许系统通过将最低有效位（LSB）接地而使链路回退为 NRZ 双模工作，极大便利了系统调试与向后兼容。

带宽与眼图 假设目标速率为 56 Gbps，NRZ 的奈奎斯特频率为 28 GHz，而 PAM4 仅为 14 GHz——带宽需求减半 [来源：黄大年茶思屋]。然而，PAM4 的眼高只有 NRZ 的 1/3；若 NRZ 信号平均功率为 1，PAM4 平均功率为 5/9，理论信噪比损失超过 9.5 dB。实际工程中因阻抗不连续、串扰、非线性等影响，等效 SNR 损失常超过 11 dB [来源：黄大年茶思屋]。眼宽也存在差异：三个眼睛垂直不对称，中间眼最对称且眼宽最大（可达约 60% UI），而上下两眼的宽度通常仅有约 48% UI。

光电链路集成 在光模块中，PAM4 电信号先经 DSP 芯片完成预失真、均衡、时钟恢复与 FEC 编解码，再驱动 EML（电吸收调制激光器，用于中长距）或 VCSEL（垂直腔面发射激光器，用于短距）光源。100G/lane 已成为主流，正向 200G/lane 延伸。公开资料显示，薄膜铌酸锂调制器因可支持更高带宽且驱动电压更低，极可能在未来部分替代 EML 以提升整体能效 [来源：产业调研网 2026 年 PAM4 光模块行业发展趋势]。未来，DSP 与光引擎的 3D 堆叠封装、CPO 与交换芯片协同的光电共智架构，将把 PAM4 模块从独立器件升级为 AI 集群内部的突触节点，重塑计算与网络的边界。

技术原理（最深层机制与核心参数）

调制与编码 在每个符号周期 T_s，发送端从 4 个电平中选取一个发出。接收端通过一组比较器将接收信号与 3 个判决阈值进行对比，从而解调出 2 位比特。格雷编码保证了相邻电平间仅 1 位翻转，从而将绝大多数符号错误转化为单比特错误，最大化系统纠错效率。

奈奎斯特带宽与速率关系 符号速率 R_s（baud）与数据速率 R_b 的关系为：在 NRZ 下 R_b = R_s，在 PAM4 下 R_b = 2 \times R_s。这意味着，在相同 R_s 下 PAM4 的容量是 NRZ 的两倍；或在保持相同 R_b 时，PAM4 所需的模拟带宽仅为 NRZ 的一半，这是其最核心的价值。

眼图与信噪比缺陷 以归一化幅度为例，若 NRZ 的两个电平设为 \pm 1，其眼高为 2。PAM4 的四个等距电平设为 \pm 1, \pm 1/3，相邻电平差为 2/3，故眼高仅为 2/3，即 NRZ 的 1/3。在维持相同发射摆幅的前提下，PAM4 的眼图张开度将严重恶化。 而在实际非理想信道下，阻抗不连续、反射、串扰以及非线性等因素会进一步导致三个眼图损伤不一致：

 NRZ 眼图示意:     _‾‾‾_      （一个眼睛）
             ___/     \___

 PAM4 眼图示意:   _‾‾‾_  ←上眼(窄)
               __/     \__
              _   _‾‾‾_   ←中眼(最宽、对称)
             _/   /     \_
            /    /       \
           _‾‾‾_/         ←下眼(窄)

中眼在垂直方向上最为对称，且眼宽最大；上下两眼的垂直对称性较差，其最大眼宽点与最大眼高点并不重合。

双模兼容机制 由于采用格雷编码，将最低有效位（LSB）固定接地后，信号将退变为仅使用两个相距为 2 的电平，其特性和眼图表现完全等效于 NRZ 模式。这为系统启动、链路调试以及向后兼容提供了重要通道。

光电接口关键参数

• 单路速率演进：25 Gbaud → 50 Gbps；50 Gbaud → 100 Gbps；100 Gbaud → 200 Gbps（远期路线图）。
• 前向纠错 (FEC)：当前主流采用 KP4‑FEC，可在 1e‑15 的输出误码率要求下提供约 6.2 dB 的净编码增益。为对抗更高的 SNR 损失，业界正积极评估 OFEC 等更强纠错码，目标将净编码增益提升至 9 dB 以上。
• 适用距离：VCSEL + 多模光纤 ≤ 100 m；EML/硅光 + 单模光纤 500 m ~ 10 km（取决于具体标准定义）。
• 封装形式：QSFP‑DD、OSFP 等，内部集成 DSP 与光引擎。

关键参数体系

在评估和比较 PAM4 链路与产品时，下面五类参数构成了核心标尺，各项指标均直接关联系统设计、成本和应用场景。

• 速率与带宽指标
  • 单 lane 数据速率（50 / 100 / 200 Gbps）
  • 符号速率（25 / 50 / 100 Gbaud）
  • 通道模拟带宽与奈奎斯特频率
• 信号质量指标
  • 发送端眼图参数：眼高（mV）、眼宽（UI）、消光比（ER）
  • TDECQ（发送色散闭合四相），这是 IEEE 802.3 标准定义的衡量 PAM4 发射机在色散效应下性能的关键参数
  • 反射容限（Return Loss Tolerance）
• 误码率 (BER) 与 FEC 性能
  • Pre‑FEC BER：进入 FEC 解码器前的原始误码率。对于 KP4‑FEC，典型收敛阈值要求 ≤ 2e‑4
  • Post‑FEC BER：经 FEC 修正后的最终误码率，系统可靠性要求通常 < 1e‑15
• 链路预算与传输距离
  • 信道插入损耗（dB）、回波损耗（dB）
  • 串扰指标（近端/远端串扰）
  • 最大支持传输距离（SR: 100 m，DR: 500 m，FR: 2 km，LR: 10 km）
• 功耗与时延
  • 模块级典型功耗：100G/lane 模块约 8 W ~ 12 W，800G 模块为 10 W ~ 16 W（2024‑2025 年主流产品数据）。持续压缩功耗是下一代产品的核心竞争点。
  • DSP 引入的链路时延：约 80 ~ 150 ns，对绝大多数 AI 分布式训练作业影响有限，但对高频金融交易（HFT）等延迟敏感场景仍构成挑战。

技术演进史

• 模拟时代（1990s‑2000s）：多电平脉冲调制的思想最早在拨号上网时代的调制解调器（如 V.32 协议中的 4QAM）中广泛应用，但彼时均为时域连续的调制载波系统，而非目前的基带 PAM4 技术。
• NRZ 一统高速（2000s‑early 2010s）：从 100M 到 10G 乃至 25G 以太网，NRZ 因其简单、可靠、成本低而一统天下。但当单链路速率向 28 Gbps 迈进时，主流 PCB 板材和连接器的带宽瓶颈开始显现。
• 转进 PAM4（2014‑2018）：IEEE 802.3bj（100G 背板）率先在背板链路中引入 25 Gbps NRZ（4×25G），而后续的 802.3cd 标准则在 50G 背板/铜缆中锁定了 PAM4。2017 年，IEEE 802.3bs 标准定义 400G 以太网，将 8×50 Gbps PAM4（即 25 Gbaud）确立为规范，PAM4 由此首次进入数据中心的大规模商业部署。
• AI 驱动加速（2020s）：50 Gbaud PAM4 实现单 lane 100 Gbps，直接催生了 800G（8×100G）模块，并确立了向 1.6T（8×200G）演进的清晰路线。AI 训练集群对高带宽互联的剧增需求，使得 PAM4 的迭代周期大幅压缩。
• 后 PAM4 时代预研：尽管 PAM4 在 112 Gbps/lane 时代仍是主力，但当速率向 224 Gbps/lane 及更高迈进时，SNR 预算将极为紧张。此时，PAM6/PAM8 乃至更复杂的相干调制方案可能进入视野。与此同时，CPO 与薄膜铌酸锂等新材料、新架构，将对 PAM4 光模块的物理形态和效率进行根本性重塑。

技术路线对比

下表展示了当前高速接口领域几种主要调制制式的核心参数对比，清晰地揭示了为何 PAM4 是当下在带宽效率与实现复杂度间最佳的折衷点。

路线总结：PAM4 完美平衡了带宽效率与物理可实现性，是目前高速电/光接口的“甜点”。PAM6/PAM8 虽频谱效率更高，但其恶劣的 SNR 要求使得在现有材料和工艺下难以经济地规模化商用。

上下游产业链

PAM4 技术栈贯穿了从底层材料、专用芯片到最终应用场景的完整产业链。

上游：核心元件与材料

• 电芯片：PAM4 DSP（承担预失真、均衡、时钟恢复）、PHY 芯片、重定时器（Retimer）。全球供应高度集中于 Broadcom、Marvell 等少数厂商。Credo、Maxlinear 等也在积极渗透。上游 DSP 环节具备强技术壁垒与定价权。
• 光芯片与材料：EML 激光器（中长距核心光源）、VCSEL（短距低成本光源）、薄膜铌酸锂调制器（TFLN，面向下一代高带宽、低功耗需求）、硅光集成引擎（SiPh，利用 CMOS 工艺实现低成本光路）、光电探测器（PIN/APD）。Lumentum、Coherent（含原 Finisar）、住友电工等是传统主力，国内长光华芯等企业也在 VCSEL 等环节加速追赶。
• 配套器件：高精度驱动放大器、跨阻放大器（TIA）、高频低损耗 PCB 基板、用于 3D 封装的中介层（Interposer）等。

中游：光模块设计与制造

• 模块厂商：负责将 DSP、光引擎、光学组件集成为符合 QSFP‑DD、OSFP 等标准规格的模块，并完成精密耦合、测试和固件优化。
• 核心壁垒：体现为低功耗 DSP 固件调优算法、复杂电磁环境下信号完整性仿真能力、高效散热结构设计，以及保证高良率的自动化制造产线管理。

下游：应用场景与配套

• 数据中心与 AI 集群：400G/800G 交换机接口、AI 服务器内 GPU‑to‑GPU 互联网卡、加速卡。这是当前增长最强劲的驱动力。
• 电信网络：5G 前传与中传链路中，50G PAM4 已成为主流技术选择。
• 测试测量：催生了高带宽示波器、PAM4 专用眼图分析仪、高性能误码仪等专用测试设备市场，主要供应商包括 Keysight、Tektronix、Anritsu。

受益公司与竞争格局

PAM4 产业价值链的利润分布不均衡，不同环节的竞争格局和市场地位差异显著。

• 电芯片 (DSP/PHY) 巨头：Broadcom、Marvell。掌握最核心的 PAM4 DSP 知识产权，客户粘性高，是产业链中议价能力最强的环节。
• 光芯片与先进材料突破者：Lumentum、Coherent（整合了 II‑VI 和 Finisar）在高端 EML 和 VCSEL 市场占据优势。光库科技等企业被视为薄膜铌酸锂调制器国产突破的关键力量，其技术成熟度将影响下一代模块的技术形态。
• 光模块全球龙头：中际旭创（Innolight）、新易盛（Eoptolink）、光迅科技等。根据 LightCounting 的市场报告（2023‑2024 年），中国光模块厂商在全球 800G 模块的早期出货中已占据主导份额，实现了量价齐升。Coherent、Cisco、Intel 也是该领域的重要国际玩家。
• 测试仪表双寡头：Keysight、Tektronix。其高精度测试方案是前沿研发和规模量产的必需品，业务增长与 PAM4 技术迭代高度绑定。

市场规模与供需分析

市场规模与增长 受 AI 训练与推理集群规模急剧扩大的推动，800G PAM4 光模块需求自 2023 年起爆发式增长。据产业调研网及 LightCounting 的 2024 年预测数据，全球用于 AI 集群的高速光模块（400G 及以上，以 PAM4 为主）市场规模在未来数年将保持高复合年增长率，正向百亿美元级别迈进，并成为整个光器件市场的增长主引擎。头部云厂商（Hyperscalers）的相关资本开支持续向上，构成了需求侧的刚性支撑。

供需动态 供应端面临的结构性矛盾依然突出。位于上游的 PAM4 DSP 芯片供应高度集中，且扩产节奏相对保守，导致模块交货期和价格易受波动。相比之下，光模块制造环节，中际旭创、新易盛等国内厂商凭借规模、产能和良率优势迅速扩大份额，占据了全球 800G 模块出货的半壁江山以上（公开市场报告估算，2024 年）。但中游模块制造商的上游 DSP 物料仍受制于少数几家国际大厂，这种结构性依赖是当前最大的供应链风险。

长期价值迁移 展望未来，硅光集成（SiPh）与薄膜铌酸锂（TFLN）技术的成熟，将逐步改写核心光物料的供应格局，从分立器件走向硅基集成。同时，CPO 技术若在交换容量 51.2T 及以上的系统中率先商用，将直接减少对传统可插拔光模块的需求，引发价值链从模块厂商向交换芯片和封装方案商的重新分配。

风险与挑战

PAM4 产业在高速发展中面临多维度的技术与市场风险，需持续关注。

• 技术替代风险（CPO 的颠覆性影响）：共封装光学（CPO）旨在将光引擎与交换 ASIC 芯片通过先进封装整合在一起，可根除面板带宽密度和功耗瓶颈。若 NVIDIA（NVLink 网络）、Broadcom 等大型厂商在下一代 AI 集群中率先规模部署 CPO 方案，将可能挤压传统可插拔 PAM4 模块的市场空间，尤其对长尾模块厂商构成生存威胁。
• 核心芯片供应集中风险：PAM4 DSP 和高端 EML 光芯片的供应高度集中于 1‑2 家美国公司。任何地缘政治摩擦、技术出口管制或产能意外紧缩，都可能导致全行业出货节奏被显著干扰。公开资料显示，国内在 100G/lane 及以上速率的高端 DSP 产品成熟度方面与海外仍有代差。
• 功耗墙与技术迭代风险：单模块 16 W 的功耗对于动辄数万个模块的 AI 集群是巨大热耗压力。若下一代 1.6T 模块无法实现在同等或更低功耗下成倍提升带宽，客户升级动力将减弱，行业增长可能由“量价齐升”转为“量升价跌”。
• 价格与毛利压力：随着 PAM4 技术逐步成熟，竞争者涌入，尤其是在产业链中游标准化程度高、壁垒相对较低的模块封装环节，将不可避免地面临价格下行和毛利率被压缩的周期性挑战。
• 新兴调制格式竞争：在 224 Gbps/lane 及更远期的研究中，PAM6、PAM8 乃至更复杂的相干调制技术被视为潜在竞争者。虽然它们短期内无法在经济性上挑战 PAM4，但可能定义 3.2T 之后的时代，导致当前在 PAM4 路径上的投资出现方向性风险。

常见误读纠偏

在产业交流和投资讨论中，关于 PAM4 存在一些普遍的技术性误读，需要厘清。

误读一：“PAM4 只是简单的四电平 NRZ，信噪比损失不明显。” 事实：这是一种根本性误解。PAM4 的眼高骤降至 NRZ 的 1/3，理论 SNR 损失就已超过 9.5 dB，实际系统因非线性、串扰等恶化因素，等效 SNR 损失常在 11 dB 以上。没有密集的 DSP 均衡和强大的 FEC 作为前置条件，PAM4 根本无法在工程上实现应用。

误读二：“编码方式影响不大，线性码和格雷码差不多。” 事实：统计数据显示，线性编码的 BER 比格雷编码高出约 33% [来源：黄大年茶思屋]，因为前者在电平跳变时可能同时翻转两位信息比特，导致错误暴增。格雷编码还是实现无需机械开关即可回退至 NRZ 双模兼容工作的关键。

误读三：“PAM4 的三个眼睛都一样，用一套均衡策略即可。” 事实：PAM4 眼图的三个眼睛垂直方向不对称，上下眼的宽度明显小于中眼，且对称性也各不相同。这要求接收端必须采用更为复杂的均衡策略，例如具备多模判决反馈均衡（DFE）能力的 DSP，对不同眼睛分别进行优化，其设计复杂度远超单一 NRZ 链路。

最新事件与趋势（截至 2025 年二季度）

• 1.6T 模块量产临近：主要光模块厂商计划在 2025 年下半年向头部云客户交付首批 1.6T（8×200G PAM4）可插拔模块样品并启动小批量试产。该产品将首次应用 200 Gbps/lane 的 PAM4 DSP 技术。
• DSP 制程升级：为应对 200G/lane 的功耗挑战，新一代 PAM4 DSP 已开始采用 5nm 或更先进的 CMOS 制程进行设计与流片，目标将单 lane 功耗显著降低。
• LPO 与 CPO 路线博弈持续：线性直驱（LPO）作为一种去 DSP 化的降功耗、降延迟方案，在 100G/lane 场景下的标准化与互操作性取得进展，但其性能对链路损耗极其敏感。与此同时，CPO 在超大规模 AI 网络中的验证被证明是成功的，但大规模商业化时间点仍存在不确定性，两者共同构成了对传统 DSP‑based 模块的“双向挤压”竞争态势。
• 薄膜铌酸锂产业化加速：国内薄膜铌酸锂调制器产线已宣布投产或进入产能爬坡期，旨在为 1.6T 及以上速率的光模块提供高带宽、低驱动电压的芯片级解决方案。

关键跟踪指标

为动态评估 PAM4 行业及其核心公司的发展状况，建议跟踪以下先行和同步指标：

• 速率迭代进度：200G/lane (1.6T) DSP 和光模块的量产时间、良率爬坡进度及客户认证进展。
• 云厂商资本开支：北美四大云厂商（Amazon、Microsoft、Google、Meta）及国内头部互联网企业的季度资本支出（CapEx）趋势，尤其是与网络基础设施相关的部分，这是需求的最终源头。
• 上游芯片供应与价格：PM4 DSP（特别是 Broadcom、Marvell 产品线）的交货周期、晶圆产能分配情况，以及 EML、VCSEL 光芯片的季度价格变化趋势。
• 技术替代成熟度：CPO 产品在交换机设备中的商用时间表，以及 LPO 模块在 IEEE 标准组织和多供应商互操作测试中的进展。
• 产业链财报与毛利率：中际旭创、新易盛等核心模块厂商的季度营收增速与综合毛利率变化，可反映行业景气度与竞争烈度。

信源与延伸阅读

• PAM4仿真基础 – 黄大年茶思屋 — 详细推导的电平编码、格雷编码优势、眼图数据和 SNR 损失计算。
• 信号基础(一) PAM调变技术全解析 — 从 NRZ 到 PAM4 的带宽、眼图、SNR 对比分析。
• 2026年PAM4光模块行业发展趋势 – 产业调研网 — 涵盖市场规模预估、增长驱动力、薄膜铌酸锂等前沿技术。
• IEEE 802.3 以太网标准工作组文件（特别是关于 802.3bs、802.3cd、802.3ck 的部分）以及 OIF‑CEI 56G/112G 接口实施协议，是制定技术参数的根本依据。
• LightCounting、Cignal AI 等第三方分析机构发布的季度/年度高速光模块市场追踪报告，是市场规模、份额和公司对比的关键数据源。
• 各主要 DSP 和光模块厂商（Broadcom、Marvell、中际旭创、新易盛等）在行业展会（OFC、ECOC）上发布的技术白皮书与主题演讲。