PAM4

3 秒看懂

PAM4（四電平脈衝幅度調變）是一種用 4 個不同的訊號電平一次性傳輸 2 位元的編碼方式。它用一半的通道頻寬就能達到與 NRZ（不歸零碼）相同的總資料率，於是成為 400G/800G 乙太網路、資料中心光互聯與 AI 叢集高速介面的事實標準。但代價是訊號幅度間隔壓縮到 NRZ 的 1/3，理論訊雜比損失超過 9.5 dB，實際工程系統中常因非線性、串擾等因素惡化至 11 dB 以上，必須依賴高效能 DSP（數字訊號處理）均衡和前向糾錯（FEC）才能實用化。

3 分鐘產業解釋

在 NRZ 已逼近物理頻寬牆的時代，PAM4 憑藉“頻寬效率翻倍”的革命性優勢，撐起了 100 Gbps/lane 乃至 200 Gbps/lane 的高速序列鏈路。在光模組側，基於 25 Gbaud PAM4 即可實現單通道 50 Gbps（如 400G‑SR8/DR4），基於 50 Gbaud PAM4 實現單通道 100 Gbps（如 800G‑DR8），並正加速向單通道 200 Gbps（1.6T 模組）演進。但它對噪聲、非線性極為敏感，原本“直通”的光電鏈路必須嵌入高複雜度 DSP，由此拉高了功耗與成本——以 800G 光模組為例，行業資料顯示其典型功耗在 10 W 至 16 W 區間（2024‑2025 年行業平均水平，來源：LightCounting 及主要廠商產品手冊），已成為 AI 叢集網路能耗的主要推手之一。這一痛點也反過來引發了矽光整合與 CPO（共封裝光學）等技術路線對後續形態的再定義。當前，AI 算力叢集對 800G 及以上模組的需求暴發，進一步促使 PAM4 成為超大規模資料中心內部的“神經電流”。

15 分鐘專家深入

訊號模型 PAM4 通過 4 個離散電平（習慣記為 {‑3,‑1,1,3}、{‑1,‑1/3,1/3,1} 或 {0,1,2,3}）在每個符號週期內傳遞 2 bit。若採用格雷編碼（Gray Code，相鄰電平僅 1 位變化），統計上可比線性編碼降低約 25% 的位元誤位元速率（BER），即線性編碼的 BER 約為格雷編碼的 1.33 倍 [來源：黃大年茶思屋 PAM4 模擬基礎]。同時，格雷編碼允許系統通過將最低有效位（LSB）接地而使鏈路回退為 NRZ 雙模工作，極大便利了系統除錯與向後相容。

頻寬與眼圖 假設目標速率為 56 Gbps，NRZ 的奈奎斯特頻率為 28 GHz，而 PAM4 僅為 14 GHz——頻寬需求減半 [來源：黃大年茶思屋]。然而，PAM4 的眼高只有 NRZ 的 1/3；若 NRZ 訊號平均功率為 1，PAM4 平均功率為 5/9，理論訊雜比損失超過 9.5 dB。實際工程中因阻抗不連續、串擾、非線性等影響，等效 SNR 損失常超過 11 dB [來源：黃大年茶思屋]。眼寬也存在差異：三個眼睛垂直不對稱，中間眼最對稱且眼寬最大（可達約 60% UI），而上下兩眼的寬度通常僅有約 48% UI。

光電鏈路整合 在光模組中，PAM4 電訊號先經 DSP 晶片完成預失真、均衡、時鐘恢復與 FEC 編解碼，再驅動 EML（電吸收調變雷射器，用於中長距）或 VCSEL（垂直腔面發射雷射器，用於短距）光源。100G/lane 已成為主流，正向 200G/lane 延伸。公開資料顯示，薄膜鈮酸鋰調變器因可支援更高頻寬且驅動電壓更低，極可能在未來部分替代 EML 以提升整體能效 [來源：產業調研網 2026 年 PAM4 光模組行業發展趨勢]。未來，DSP 與光引擎的 3D 堆疊封裝、CPO 與交換晶片協同的光電共智架構，將把 PAM4 模組從獨立器件升級為 AI 叢集內部的突觸節點，重塑計算與網路的邊界。

技術原理（最深層機制與核心引數）

調變與編碼 在每個符號週期 T_s，傳送端從 4 個電平中選取一個發出。接收端通過一組比較器將接收訊號與 3 個判決閾值進行對比，從而解調出 2 位位元。格雷編碼保證了相鄰電平間僅 1 位翻轉，從而將絕大多數符號錯誤轉化為單位元錯誤，最大化系統糾錯效率。

奈奎斯特頻寬與速率關係 符號速率 R_s（baud）與資料速率 R_b 的關係為：在 NRZ 下 R_b = R_s，在 PAM4 下 R_b = 2 \times R_s。這意味著，在相同 R_s 下 PAM4 的容量是 NRZ 的兩倍；或在保持相同 R_b 時，PAM4 所需的模擬頻寬僅為 NRZ 的一半，這是其最核心的價值。

眼圖與訊雜比缺陷 以歸一化幅度為例，若 NRZ 的兩個電平設為 \pm 1，其眼高為 2。PAM4 的四個等距電平設為 \pm 1, \pm 1/3，相鄰電平差為 2/3，故眼高僅為 2/3，即 NRZ 的 1/3。在維持相同發射擺幅的前提下，PAM4 的眼圖張開度將嚴重惡化。 而在實際非理想通道下，阻抗不連續、反射、串擾以及非線性等因素會進一步導致三個眼圖損傷不一致：

 NRZ 眼圖示意:     _‾‾‾_      （一個眼睛）
             ___/     \___

 PAM4 眼圖示意:   _‾‾‾_  ←上眼(窄)
               __/     \__
              _   _‾‾‾_   ←中眼(最寬、對稱)
             _/   /     \_
            /    /       \
           _‾‾‾_/         ←下眼(窄)

中眼在垂直方向上最為對稱，且眼寬最大；上下兩眼的垂直對稱性較差，其最大眼寬點與最大眼高點並不重合。

雙模相容機制 由於採用格雷編碼，將最低有效位（LSB）固定接地後，訊號將退變為僅使用兩個相距為 2 的電平，其特性和眼圖表現完全等效於 NRZ 模式。這為系統啟動、鏈路除錯以及向後相容提供了重要通道。

光電介面關鍵引數

• 單路速率演進：25 Gbaud → 50 Gbps；50 Gbaud → 100 Gbps；100 Gbaud → 200 Gbps（遠期路線圖）。
• 前向糾錯 (FEC)：當前主流採用 KP4‑FEC，可在 1e‑15 的輸出誤位元速率要求下提供約 6.2 dB 的淨編碼增益。為對抗更高的 SNR 損失，業界正積極評估 OFEC 等更強糾錯碼，目標將淨編碼增益提升至 9 dB 以上。
• 適用距離：VCSEL + 多模光纖 ≤ 100 m；EML/矽光 + 單模光纖 500 m ~ 10 km（取決於具體標準定義）。
• 封裝形式：QSFP‑DD、OSFP 等，內部整合 DSP 與光引擎。

關鍵引數體系

在評估和比較 PAM4 鏈路與產品時，下面五類引數構成了核心標尺，各項指標均直接關聯絡統設計、成本和應用場景。

• 速率與頻寬指標
  • 單 lane 資料速率（50 / 100 / 200 Gbps）
  • 符號速率（25 / 50 / 100 Gbaud）
  • 通道模擬頻寬與奈奎斯特頻率
• 訊號質量指標
  • 傳送端眼圖引數：眼高（mV）、眼寬（UI）、消光比（ER）
  • TDECQ（傳送色散閉合四相），這是 IEEE 802.3 標準定義的衡量 PAM4 發射機在色散效應下效能的關鍵引數
  • 反射容限（Return Loss Tolerance）
• 誤位元速率 (BER) 與 FEC 效能
  • Pre‑FEC BER：進入 FEC 解碼器前的原始誤位元速率。對於 KP4‑FEC，典型收斂閾值要求 ≤ 2e‑4
  • Post‑FEC BER：經 FEC 修正後的最終誤位元速率，系統可靠性要求通常 < 1e‑15
• 鏈路預算與傳輸距離
  • 通道插入損耗（dB）、回波損耗（dB）
  • 串擾指標（近端/遠端串擾）
  • 最大支援傳輸距離（SR: 100 m，DR: 500 m，FR: 2 km，LR: 10 km）
• 功耗與時延
  • 模組級典型功耗：100G/lane 模組約 8 W ~ 12 W，800G 模組為 10 W ~ 16 W（2024‑2025 年主流產品資料）。持續壓縮功耗是下一代產品的核心競爭點。
  • DSP 引入的鏈路時延：約 80 ~ 150 ns，對絕大多數 AI 分散式訓練作業影響有限，但對高頻金融交易（HFT）等延遲敏感場景仍構成挑戰。

技術演進史

• 模擬時代（1990s‑2000s）：多電平脈衝調變的思想最早在撥號上網時代的數據機（如 V.32 協議中的 4QAM）中廣泛應用，但彼時均為時域連續的調變載波系統，而非目前的基帶 PAM4 技術。
• NRZ 一統高速（2000s‑early 2010s）：從 100M 到 10G 乃至 25G 乙太網路，NRZ 因其簡單、可靠、成本低而一統天下。但當單鏈路速率向 28 Gbps 邁進時，主流 PCB 板材和聯結器的頻寬瓶頸開始顯現。
• 轉進 PAM4（2014‑2018）：IEEE 802.3bj（100G 背板）率先在背板鏈路中引入 25 Gbps NRZ（4×25G），而後續的 802.3cd 標準則在 50G 背板/銅纜中鎖定了 PAM4。2017 年，IEEE 802.3bs 標準定義 400G 乙太網路，將 8×50 Gbps PAM4（即 25 Gbaud）確立為規範，PAM4 由此首次進入資料中心的大規模商業部署。
• AI 驅動加速（2020s）：50 Gbaud PAM4 實現單 lane 100 Gbps，直接催生了 800G（8×100G）模組，並確立了向 1.6T（8×200G）演進的清晰路線。AI 訓練叢集對高頻寬互聯的劇增需求，使得 PAM4 的迭代週期大幅壓縮。
• 後 PAM4 時代預研：儘管 PAM4 在 112 Gbps/lane 時代仍是主力，但當速率向 224 Gbps/lane 及更高邁進時，SNR 預算將極為緊張。此時，PAM6/PAM8 乃至更復雜的相干調變方案可能進入視野。與此同時，CPO 與薄膜鈮酸鋰等新材料、新架構，將對 PAM4 光模組的物理形態和效率進行根本性重塑。

技術路線對比

下表展示了當前高速介面領域幾種主要調變制式的核心引數對比，清晰地揭示了為何 PAM4 是當下在頻寬效率與實現複雜度間最佳的折衷點。

制式	每符號位元	相同速率下頻寬	眼高（歸一）	典型 SNR 損失	均衡複雜度	主流應用速率
NRZ	1 bit	1× 基準	2（基準）	0 dB	低（CTLE即可）	10G/25G
PAM3	1.58 bit	～0.63×	約 1（3 電平）	中等	中等	部分車載乙太網路
PAM4	2 bit	0.5×	2/3 ≈ 0.33× NRZ	9.5 dB 以上（實際 >11 dB）[來源：黃大年茶思屋]	高（DSP+FEC）	50G/100G/200G per lane
PAM8	3 bit	0.33×	約 0.14× NRZ	>15 dB	極高，未規模商用	實驗階段

路線總結：PAM4 完美平衡了頻寬效率與物理可實現性，是目前高速電/光介面的“甜點”。PAM6/PAM8 雖頻譜效率更高，但其惡劣的 SNR 要求使得在現有材料和工藝下難以經濟地規模化商用。

上下游產業鏈

PAM4 技術棧貫穿了從底層材料、專用晶片到最終應用場景的完整產業鏈。

上游：核心元件與材料

• 電晶片：PAM4 DSP（承擔預失真、均衡、時鐘恢復）、PHY 晶片、重定時器（Retimer）。全球供應高度集中於 Broadcom、Marvell 等少數廠商。Credo、Maxlinear 等也在積極滲透。上游 DSP 環節具備強技術壁壘與定價權。
• 光晶片與材料：EML 雷射器（中長距核心光源）、VCSEL（短距低成本光源）、薄膜鈮酸鋰調變器（TFLN，面向下一代高頻寬、低功耗需求）、矽光整合引擎（SiPh，利用 CMOS 工藝實現低成本光路）、光電探測器（PIN/APD）。Lumentum、Coherent（含原 Finisar）、住友電工等是傳統主力，國內長光華芯等企業也在 VCSEL 等環節加速追趕。
• 配套器件：高精度驅動放大器、跨阻放大器（TIA）、高頻低損耗 PCB 基板、用於 3D 封裝的中介層（Interposer）等。

中游：光模組設計與製造

• 模組廠商：負責將 DSP、光引擎、光學元件整合為符合 QSFP‑DD、OSFP 等標準規格的模組，並完成精密耦合、測試和韌體最佳化。
• 核心壁壘：體現為低功耗 DSP 韌體調優演算法、複雜電磁環境下訊號完整性模擬能力、高效散熱結構設計，以及保證高良率的自動化製造產線管理。

下游：應用場景與配套

• 資料中心與 AI 叢集：400G/800G 交換器介面、AI 伺服器內 GPU‑to‑GPU 網際網路卡、加速卡。這是當前增長最強勁的驅動力。
• 電信網路：5G 前傳與中傳鏈路中，50G PAM4 已成為主流技術選擇。
• 測試測量：催生了高頻寬示波器、PAM4 專用眼圖分析儀、高效能誤碼儀等專用測試裝置市場，主要供應商包括 Keysight、Tektronix、Anritsu。

受益公司與競爭格局

PAM4 產業價值鏈的獲利分佈不均衡，不同環節的競爭格局和市場地位差異顯著。

• 電晶片 (DSP/PHY) 巨頭：Broadcom、Marvell。掌握最核心的 PAM4 DSP 智慧財產權，客戶粘性高，是產業鏈中議價能力最強的環節。
• 光晶片與先進材料突破者：Lumentum、Coherent（整合了 II‑VI 和 Finisar）在高階 EML 和 VCSEL 市場佔據優勢。光庫科技等企業被視為薄膜鈮酸鋰調變器國產突破的關鍵力量，其技術成熟度將影響下一代模組的技術形態。
• 光模組全球龍頭：中際旭創（Innolight）、新易盛（Eoptolink）、光迅科技等。根據 LightCounting 的市場報告（2023‑2024 年），中國光模組廠商在全球 800G 模組的早期出貨中已佔據主導份額，實現了量價齊升。Coherent、Cisco、Intel 也是該領域的重要國際玩家。
• 測試儀表雙寡頭：Keysight、Tektronix。其高精度測試方案是前沿研發和規模量產的必需品，業務增長與 PAM4 技術迭代高度繫結。

市場規模與供需分析

市場規模與增長 受 AI 訓練與推論叢集規模急劇擴大的推動，800G PAM4 光模組需求自 2023 年起爆發式增長。據產業調研網及 LightCounting 的 2024 年預測資料，全球用於 AI 叢集的高速光模組（400G 及以上，以 PAM4 為主）市場規模在未來數年將保持高複合年增長率，正向百億美元級別邁進，併成為整個光器件市場的增長主引擎。頭部雲端廠商（Hyperscalers）的相關資本支出持續向上，構成了需求側的剛性支撐。

供需動態 供應端面臨的結構性矛盾依然突出。位於上游的 PAM4 DSP 晶片供應高度集中，且擴產節奏相對保守，導致模組交貨期和價格易受波動。相比之下，光模組製造環節，中際旭創、新易盛等國內廠商憑藉規模、產能和良率優勢迅速擴大份額，佔據了全球 800G 模組出貨的半壁江山以上（公開市場報告估算，2024 年）。但中游模組製造商的上游 DSP 物料仍受制於少數幾家國際大廠，這種結構性依賴是當前最大的供應鏈風險。

長期價值遷移 展望未來，矽光整合（SiPh）與薄膜鈮酸鋰（TFLN）技術的成熟，將逐步改寫核心光物料的供應格局，從分立器件走向矽基整合。同時，CPO 技術若在交換容量 51.2T 及以上的系統中率先商用，將直接減少對傳統可插拔光模組的需求，引發價值鏈從模組廠商向交換晶片和封裝方案商的重新分配。

風險與挑戰

PAM4 產業在高速發展中面臨多維度的技術與市場風險，需持續關注。

• 技術替代風險（CPO 的顛覆性影響）：共封裝光學（CPO）旨在將光引擎與交換 ASIC 晶片通過先進封裝整合在一起，可根除面板頻寬密度和功耗瓶頸。若 NVIDIA（NVLink 網路）、Broadcom 等大型廠商在下一代 AI 叢集中率先規模部署 CPO 方案，將可能擠壓傳統可插拔 PAM4 模組的市場空間，尤其對長尾模組廠商構成生存威脅。
• 核心晶片供應集中風險：PAM4 DSP 和高階 EML 光晶片的供應高度集中於 1‑2 家美國公司。任何地緣政治摩擦、技術出口管制或產能意外緊縮，都可能導致全行業出貨節奏被顯著干擾。公開資料顯示，國內在 100G/lane 及以上速率的高階 DSP 產品成熟度方面與海外仍有代差。
• 功耗牆與技術迭代風險：單模組 16 W 的功耗對於動輒數萬個模組的 AI 叢集是巨大熱耗壓力。若下一代 1.6T 模組無法實現在同等或更低功耗下成倍提升頻寬，客戶升級動力將減弱，行業增長可能由“量價齊升”轉為“量升價跌”。
• 價格與毛利壓力：隨著 PAM4 技術逐步成熟，競爭者湧入，尤其是在產業鏈中游標準化程度高、壁壘相對較低的模組封裝環節，將不可避免地面臨價格下行和毛利率被壓縮的週期性挑戰。
• 新興調變格式競爭：在 224 Gbps/lane 及更遠期的研究中，PAM6、PAM8 乃至更復雜的相干調變技術被視為潛在競爭者。雖然它們短期內無法在經濟性上挑戰 PAM4，但可能定義 3.2T 之後的時代，導致當前在 PAM4 路徑上的投資出現方向性風險。

常見誤讀糾偏

在產業交流和投資討論中，關於 PAM4 存在一些普遍的技術性誤讀，需要釐清。

誤讀一：“PAM4 只是簡單的四電平 NRZ，訊雜比損失不明顯。” 事實：這是一種根本性誤解。PAM4 的眼高驟降至 NRZ 的 1/3，理論 SNR 損失就已超過 9.5 dB，實際系統因非線性、串擾等惡化因素，等效 SNR 損失常在 11 dB 以上。沒有密集的 DSP 均衡和強大的 FEC 作為前置條件，PAM4 根本無法在工程上實現應用。

誤讀二：“編碼方式影響不大，線性碼和格雷碼差不多。” 事實：統計資料顯示，線性編碼的 BER 比格雷編碼高出約 33% [來源：黃大年茶思屋]，因為前者在電平跳變時可能同時翻轉兩位資訊位元，導致錯誤暴增。格雷編碼還是實現無需機械開關即可回退至 NRZ 雙模相容工作的關鍵。

誤讀三：“PAM4 的三個眼睛都一樣，用一套均衡策略即可。” 事實：PAM4 眼圖的三個眼睛垂直方向不對稱，上下眼的寬度明顯小於中眼，且對稱性也各不相同。這要求接收端必須採用更為複雜的均衡策略，例如具備多模判決反饋均衡（DFE）能力的 DSP，對不同眼睛分別進行最佳化，其設計複雜度遠超單一 NRZ 鏈路。

最新事件與趨勢（截至 2025 年二季度）

• 1.6T 模組量產臨近：主要光模組廠商計劃在 2025 年下半年向頭部雲端客戶交付首批 1.6T（8×200G PAM4）可插拔模組樣品並啟動小批次試產。該產品將首次應用 200 Gbps/lane 的 PAM4 DSP 技術。
• DSP 製程升級：為應對 200G/lane 的功耗挑戰，新一代 PAM4 DSP 已開始採用 5nm 或更先進的 CMOS 製程進行設計與流片，目標將單 lane 功耗顯著降低。
• LPO 與 CPO 路線博弈持續：線性直驅（LPO）作為一種去 DSP 化的降功耗、降延遲方案，在 100G/lane 場景下的標準化與互操作性取得進展，但其效能對鏈路損耗極其敏感。與此同時，CPO 在超大規模 AI 網路中的驗證被證明是成功的，但大規模商業化時間點仍存在不確定性，兩者共同構成了對傳統 DSP‑based 模組的“雙向擠壓”競爭態勢。
• 薄膜鈮酸鋰產業化加速：國內薄膜鈮酸鋰調變器產線已宣佈投產或進入產能爬坡期，旨在為 1.6T 及以上速率的光模組提供高頻寬、低驅動電壓的晶片級解決方案。

關鍵追蹤指標

為動態評估 PAM4 行業及其核心公司的發展狀況，建議追蹤以下先行和同步指標：

• 速率迭代進度：200G/lane (1.6T) DSP 和光模組的量產時間、良率爬坡進度及客戶認證進展。
• 雲端廠商資本支出：北美四大雲端廠商（Amazon、Microsoft、Google、Meta）及國內頭部網際網路企業的季度資本支出（CapEx）趨勢，尤其是與網路基礎設施相關的部分，這是需求的最終源頭。
• 上游晶片供應與價格：PM4 DSP（特別是 Broadcom、Marvell 產品線）的交貨週期、晶圓產能分配情況，以及 EML、VCSEL 光晶片的季度價格變化趨勢。
• 技術替代成熟度：CPO 產品在交換器裝置中的商用時間表，以及 LPO 模組在 IEEE 標準組織和多供應商互操作測試中的進展。
• 產業鏈財報與毛利率：中際旭創、新易盛等核心模組廠商的季度營收增速與綜合毛利率變化，可反映行業景氣度與競爭烈度。

信源與延伸閱讀

• PAM4模擬基礎 – 黃大年茶思屋 — 詳細推導的電平編碼、格雷編碼優勢、眼圖資料和 SNR 損失計算。
• 訊號基礎(一) PAM調變技術全解析 — 從 NRZ 到 PAM4 的頻寬、眼圖、SNR 對比分析。
• 2026年PAM4光模組行業發展趨勢 – 產業調研網 — 涵蓋市場規模預估、增長驅動力、薄膜鈮酸鋰等前沿技術。
• IEEE 802.3 乙太網路標準工作組檔案（特別是關於 802.3bs、802.3cd、802.3ck 的部分）以及 OIF‑CEI 56G/112G 介面實施協議，是制定技術引數的根本依據。
• LightCounting、Cignal AI 等第三方分析機構釋出的季度/年度高速光模組市場追蹤報告，是市場規模、份額和公司對比的關鍵資料來源。
• 各主要 DSP 和光模組廠商（Broadcom、Marvell、中際旭創、新易盛等）在行業展會（OFC、ECOC）上釋出的技術白皮書與主題演講。