Retimed 光模块
1 概念速览：三秒看懂 Retimed 光模块
Retimed 光模块，亦称为重定时光模块，是在标准光电转换功能之上，于内部集成时钟数据恢复（CDR）芯片或 DSP 中重定时 IP 的高级光互连器件。其根本价值在于“信号再生”：模块接收端从已劣化、抖动密集的高速电信号中提取并净化出低噪声时钟，再利用该时钟对数据本身进行重新定时与整形，输出一个近乎全新的、高质量电信号。相较仅进行线性放大和限幅的非重定时（Linear/Non‑Retimed）模块，Retimed 模块像内嵌了一个信号再生中继器，切断了抖动累积路径，使交换机、路由器等网络设备的端口级联能力获得质的提升，是 56Gbps/112Gbps PAM4 及更高速率下长距互联的关键使能技术。
2 产业定位：三分钟理解重定时的核心产业价值
在超大规模数据中心和电信骨干网中，高速电信号经由长距离 PCB 走线、多层连接器及光纤传输后，不可避免地出现趋肤效应、介质损耗、阻抗不连续、色散和反射，表现为信号眼图闭合、定时抖动与幅度噪声积累。普通光模块接收侧通常仅提供跨阻放大器（TIA）加限幅放大器（LA）的线性或简单限幅处理，输出的电信号仍裹挟着上游链路累积的全部损伤，直接限制了交换机 ASIC 端口与光模块之间的极短距互连能力，并使多跳级联场景可靠性急剧恶化。
Retimed 光模块通过在接收方向植入 CDR/DSP 功能，对信号完整性问题进行了根本性纠治。其工作流程如下：首先，一个高精度锁相环（PLL）从充满噪声的输入数据中锁定并恢复出与原始发射端同频的干净时钟；然后，利用这个净化后的时钟，在最佳判决点对数据信号进行重新采样和幅度判决，移除绝大部分的定时抖动和幅度噪声；最终，一个被“刷新”的高速电信号被送往交换机 ASIC 或下一级光模块，就好像数据刚从本地发射端发出一样。这一能力使得实现 400G‑FR4/LR4、800G‑LR1/FR4 乃至 1.6T 所需的主机侧通道预算和传输距离成为可能。
产业链上，核心 CDR/DSP 芯片由美满电子（Marvell，原 INPHI）、瑞萨（Renesas）、升特（Semtech）、Credo 等厂商主导设计；而光模块整机则由中际旭创、新易盛、光迅科技、华工正源、海信宽带等企业完成系统级封装、固件开发与测试，最终应用于北美超大规模云服务商和中国三大运营商的网络中。Retimed 能力已成高端光模块的“标配”，其渗透率从 2019 年 100G 时代的约 20% 急剧上升至 2024 年 400G/800G 的 95% 以上。
3 技术原理深度剖析：从 CDR 到全 DSP 重构
当信号速率跨过 25Gbps NRZ 门槛并向 56Gbps/112Gbps PAM4 演进时，信道引入的码间干扰（ISI）和各类随机/确定性抖动足以使传统接收器失效。Retimed 方案的优越性体现在对信号完整性的多层次重构，可从三个技术维度深入拆解。
1. 时钟净化与恢复机制 CDR 芯片的核心是一个精密锁相环（PLL）或数字锁相环（DPLL）。它通过检测输入数据流的边沿跳变信息，驱动一个压控振荡器（VCO）或数控振荡器（DCO），使其输出时钟的频率和相位与数据流中“隐含”的时钟严格对齐。关键设计参数是环路带宽：带宽过宽无法滤除高频抖动，过窄则可能无法跟踪温度引起的低频频率漂移，导致失锁。优秀的模拟 CDR 可实现数 MHz 至数十 MHz 的跟踪带宽，并能承受高达数十单位间隔（UI）的低频抖动，例如在 25Gbps 下承受 40 UI 以上的 100 kHz 正弦抖动。模拟 CDR 通常采用双环路结构：一个频率锁定环路用于初始捕获，一个相位跟踪环路用于稳态低抖动锁定，从而在温度变化和工艺漂移下保持鲁棒性。
2. DSP‑based Retimed 的全面信号处理流水线 在 400G/800G/1.6T 及更高速率下，CDR 不再是独立的模拟模块，而是作为数字信号处理（DSP）芯片中的一个 IP 核运行。以 Marvell Alaska/Orion 系列和 Renesas 的 Clearclock 系列为例，接收端信号处理流水线为：光信号经光电探测器（PD）和跨阻放大器（TIA）转为差分电信号后，直接送入 DSP 的模拟前端（AFE）。DSP 内部依次执行：自动增益控制（AGC）、基线漂移矫正、时钟恢复（PLL 或数字算法）、色散补偿（CDC）、自适应均衡器链路（一般包括 CTLE + FFE + 多抽头 DFE）、符号解调（PAM4 解调到 2 比特流）以及 FEC 解码（如 RS(544,514)、OFEC 或 CFEC）。在此过程中，数据在最佳采样时刻判决并重新定时，由此输出的电信号具有近理想的内眼开度。DSP 方案对信道损伤的补偿能力远强于纯模拟 CDR：例如 DFE 可以消除长尾反射，这在无源背板或连接器较多的场景中尤为重要。
3. 链路预算的切分与多跳扩展 从整个通信链路角度，Retimed 模块的真正架构价值在于“切断”了抖动的累积累加路径。部署在网络中间节点的一个 Retimed 模块将一条长距离、高损耗链路分割成两个独立的信道段，每个段仅需应对本段内的插入损耗、串扰和反射，而无需继承上游的全部确定性抖动（DJ）和随机抖动（RJ）。这对数据中心经典的 Fat‑Tree 或 Spine‑Leaf 架构至关重要，其中服务器到叶交换、叶到脊、脊到核心之间需要经过多次电光转换，若采用 Non‑Retimed 模块，定时预算将逐跳劣化直至不可用。实测数据表明，在 850nm 多模 100m 链路中引入一个 Retimed 模块可将总定时裕量提升 0.2 UI 以上，这对 100G‑SR4 到 400G‑SR8 的升级窗口极为有利。因此，Retimed 模块已成为多跳数据中心网络中不可省略的物理层确定性保障。
需要着重指出，CDR/重定时解决的是信号定时完整性问题，不直接进行纠错。它必须与 FEC 协同工作：前者通过重新定时减少确定性误码，后者通过编码冗余纠正随机突发误码。两者共同构成了现代高速光通信物理层的双重保障。在 800G‑ZR 相干模块中，DSP 不仅做重定时，还执行 16QAM 调制解调、色散与非线性补偿，体现出“全数字信息重构”的最高形态。
4 关键性能参数与测试
评价 Retimed 光模块重定时性能的核心参数均围绕 CDR 和信号完整性展开，不同于常规光模块的发射光功率、接收灵敏度等光域指标。
- 抖动容限（Jitter Tolerance, Jtol）：定义 CDR 在不产生超过规定误码率（如 1E-12）的前提下，能承受的最大输入正弦抖动幅度，以 UIpp（峰峰值单位间隔）为单位。测试通常在 10 kHz 到 100 MHz 区间扫频，形成模板曲线。例如在 100G‑CWDM4 规范中，接收端需满足 IEEE 802.3 规定的抖动容限模板：在 100 kHz 处可承受 5 UIpp，在 10 MHz 处仍能承受 0.1 UIpp。Retimed 模块通常有充足的余量，如>8 UIpp 低频能力。
- 固有输出抖动（Inherent Output Jitter）：经过重定时后，CDR 自身引入的残余抖动。分为随机输出抖动（RJ）和确定性输出抖动（DJ）。优秀的 Retimed 模块可控制输出总抖动在 0.08 UIpp 以下（BER=1E-12）。该参数直接决定下游接收端的时序预算。
- 锁定时间与频率牵引范围：CDR 从无信号输入到锁定并输出有效数据的耗时，以及能够锁定偏离标称速率的频率范围（通常以 ppm 表示）。IEEE 标准通常要求 ±100 ppm 的频率容差跟踪能力。快速锁定（< 1 ms）对于热插拔和故障恢复至关重要。
- 输入灵敏度：保证 CDR 能正确恢复时钟和数据的差分输入电压幅值，如 40 mVppd 典型值。这决定了可支持的最差接收光功率对应的电输出。
- 功耗：重定时功能带来的额外功耗是业界重要关注点。一个 400G‑FR4 DSP‑based 模块的 DSP 功耗可达 3
4 瓦，而整个模块功耗约 812 瓦。随着线性直驱（LPO）和半重定时（LRO）方案兴起，产业界在性能与功耗之间做出权衡，这使得 Retimed 模块的未来路线图出现分化。
需要说明的是，具体抖动容限等参数多为各厂商内部设计规格，公开资料中未见统一的横向对比数据，但主流产品均需满足 IEEE 802.3 和 OIF 等国际互操作标准。
5 Retimed 与 Linear 模块的深度对比
当前市场并存 Non‑Retimed（线性直驱，Linear Drive）和 Retimed 两大技术路线，2023 年以来又出现半重定时（Linear‑Retimed Optical, LRO）的中间形态。理解三者分野对判断技术趋势至关重要。
线性模块（Non‑Retimed） 接收端仅提供线性 TIA，输出未经限制或重新定时的模拟信号，需要交换机 ASIC 内置具备强 ADC 和 DSP 均衡能力的高端口芯片（如 Broadcom Tomahawk 5 系列）进行信号恢复。其优势在于避免模块内部 DSP 带来的功耗和延迟，且成本较低，但对主机通道要求极高，链路预算小，仅适合极短距铜缆直连或有源电缆（AEC）以及部分 Chip‑to‑Optics 架构。线性模块在 400G 多模短距和 800G 铜缆场景中有所尝试，但由于主机通道性能参差不齐，难以大规模跨厂商互操作。
Retimed 模块 模块内做完时钟恢复和信号净化，输出给 ASIC 的是标准 NRZ 或 PAM4 信号，主机侧只要满足标准眼图即可，实现“光电解耦”。优势在于互操作性强、链路预算大、支持复杂网络多跳。代价是增加 DSP 功耗和延迟（通常增加 ~100 ns）。当前几乎所有的长距（LR）、中距（FR）及大部分 DR/FR 多模模块均采用重定时方案。
半重定时模块（LRO） 一种折衷方案：接收侧仍由 DSP 完成时钟恢复和重定时，但发射侧省略部分 DSP 处理（如仅使用简单编码器），以降低功耗和延迟。部分 LRO 模块将 CDR 功能保留，但将 FEC 或复杂均衡推给主机侧。LRO 是 OIF 正在标准化的项目，旨在在性能与功耗间取得平衡，可能率先在 800G‑DR8 等场景规模部署。
对比可看出，Retimed 模块以其强大的环境适应性和标准化程度，仍占据数据中心光互连的主导地位，但线性方案在特定场景（如 AI 集群的 Chip‑to‑Chip 互连）中具有吸引力。
6 应用场景全景图
Retimed 光模块的应用覆盖从超大规模数据中心到电信级承载网的各类高速互连场景，典型用例可按距离和网络层级划分。
数据中心内部互联 在云服务商多租户网络架构中，服务器到架顶交换机（ToR）一般使用铜缆或有源光缆（AOC），而 ToR 到叶、叶到脊、脊到核心则大量采用 200G/400G/800G 光纤模块。在此多跳连接中，Retimed 功能确保每一跳的信号质量重置。例如，800G‑SR8 多模模块在 OM4 光纤传 60 m 后，经过重定时可提供清澈的 PAM4 信号给脊交换机，从而保证 Spine‑Leaf 架构吞吐量。对于东西向流量巨大的 AI 训练集群，800G‑DR4/FR4 Retimed 模块实现了 GPU 互联网络（如 NVIDIA InfiniBand 或以太网 RoCE）的高带宽低误码需求。
电信骨干网与 5G 承载 5G 前传 eCPRI、中传和回传网络需要 25Gbps/50Gbps PAM4 灰光和彩光模块。在长距离城域和骨干网中，相干 CFP2‑DCO/QSFP‑DD‑ZR 模块内部采用强大的 DSP 完成重定时、色散补偿和载波恢复，实现了 400G/800G DWDM 波长上下千公里的无电中继传输。重定时功能对于端到端误码性能和网络可靠性至关重要。
高性能计算与存储 在 InfiniBand HDR（200Gbps）和 NDR（400Gbps）交换机间互连中，Retimed 有源光缆（AOC）被广泛采用，其内部两端均集成 CDR 芯片，可以再生信号，使得超过 100 m 的 HDR 链路稳定运行。存储和 NVMe‑over‑Fabrics 应用也依赖稳定的重定时能力以减少链路位错率。
边缘计算与工业应用 工业 4.0 和智慧城市边缘网关需在严苛温度范围（‑40 °C 到 +85 °C）下运行 25Gbps 光纤链路，Retimed 模块的 CDR 能适应宽温下频率漂移，保障生产网络的确定性延迟。
7 产业链全景图与核心参与者
Retimed 光模块的产业链呈金字塔结构，核心环节包括芯片、光组件、模块封装和系统集成。
芯片层 CDR/DSP 芯片是整个产业的最大价值点和壁垒所在。主要玩家：Marvell（通过收购 Inphi 和 Aquantia 成为 DSP 绝对巨头，覆盖 200G‑1.6T）、Renesas（原 IDT，拥有 Clearclock 系列模拟 CDR，低功耗 DSP 布局）、Semtech（其 GN2255/2256 CDR 在 100G/200G 广泛应用）、Credo（在 PAM4 DSP 与线性驱动领域创新，Seagull 和 Dove 系列广受关注）、MaxLinear（Keystone 系列 DSP）。此外，Broadcom（Avago 光纤部门）也部分自研配套 PHY，但主要以交换芯片捆绑销售。
光组件与模块封装 光模块制造商负责将 CDR/DSP、TIA、驱动器、激光器和探测器等封装成标准 MSA（多源协议）模块。中国大陆的领军企业中际旭创（目前已量产 800G，1.6T 可插拔样品）在全球数通市场出货量第一；新易盛通过低功耗 400G/800G 方案切入北美大型云商；光迅科技和华工正源在电信级模块保持高份额，并向数通扩张。中国台湾的 Wistron NeWeb（WNC）、富士康互连也占有一席之地。海外老牌企业 Coherent（原 II‑VI 和 Finisar）和 Lumentum 仍主导相干和电信市场，但在数通模块份额下降。
设备与云厂商 终端用户包括美国四大云商（Google、Amazon、Meta、Microsoft）以及中国的阿里巴巴、腾讯、字节跳动等，他们通过白盒交换机直接大批量采购光模块，并通过供应链认证影响 Retimed 模块的规格与定价。设备商如 Cisco、Arista、Nokia、华为等也深度参与光模块的联合定义。整体上，Retimed 模块产业呈现“芯片海外主导、模块国内集中、需求中美双极”的格局。
8 竞争格局与核心厂商分析
DSP/CDR 芯片市场属高度寡占，Marvell 以约 60% 以上的营收份额领先，其 Orion 和 Alaska 系列为 800G 时代的事实标准。Renesas 凭借模拟 CDR 积累在 200G/400G 市场保持影响力，并逐步推出 Falcon 系列 DSP。Credo 以低功耗线性驱动和 Light Speed（重定时器）等产品差异化，在 AI 互联领域获得战略位置。新进入者如奇芯光电、傲科光电子在国产替代浪潮中尝试推出 25G/50G 模拟 CDR，但量产规模尚小。竞争主要集中在功耗、成本、锁相速度和兼容性。随着 CPO（共封装光学）和线性直驱对传统可插拔模块的潜在颠覆，DSP 厂商也在推出支持 Chip‑to‑Optical 接口的解决方案，表明 CDR 能力未来可能被吸收进 ASIC 或 Engine，但 Retimed 原理并不消亡。
光模块整机竞争激烈，技术壁垒在于低功耗设计、信号完整性仿真和量产良率。旭创等头部厂商已实现 800G 大批量出货，研发重点转向 1.6T 和 CPO 样机。毛利率持续承压，促使各厂商纵向整合硅光芯片和 COB（板上芯片封装）以维持竞争力。
9 市场规模与增长预测
根据 LightCounting、Yole 等机构数据，2023 年全球光模块市场约 110 亿美元，其中 Retimed 模块（涵盖所有集成 CDR/DSP 的速率）占比约 70%，对应 77 亿美元。预计到 2028 年，受 AI 集群、800G/1.6T 升级和 5G 中传回传驱动，整体市场将增至 200 亿美元，重定时渗透率维持 90% 以上，对应 180 亿美元规模，复合年增长率约 18.5%。细分来看，800G 及以上速率 Retimed 模块将由 2023 年的 5 亿美元跃升至 2028 年的超 80 亿美元，成为最大增长极。线性驱动模块即使增长较快，由于距离局限，到 2028 年市场份额仍将不超过 10%，重定时方案长期主导地位稳固。
中国市场光模块产值全球占比从 2019 年的约 30% 升至 2023 年的 42%，在 Retimed 模块代工与设计领域影响力日渐增强，但高端 DSP 芯片仍依赖进口，国产替代任重道远。
10 技术演进与创新路线图
Retimed 模块的技术正沿速率升级、架构创新、功耗降低几个主轴快速演进。
速率倍增 单通道速率从 50Gbps（PAM4）向 100Gbps（112Gbps 线路速率）和 200Gbps（224Gbps）迈进。每代升级要求 CDR 的锁定带宽、抖动容限和输出抖动性能近似加倍。目前 112Gbps PAM4 DSP 已进入量产，224Gbps PAM4 正处于样片阶段，预计 2025‑2026 年具备商业条件。
相干下沉与 DSP 集成 800G‑ZR 等小尺寸可插拔相干模块将复杂 DSP 集成进 QSFP‑DD，使数据中心互联（DCI）从 100 km 延伸至超过 300 km。高集成度 DSP 集成了诸如概率星座整形（PCS）和省电算法，进一步提升频谱效率。
线性驱动与半重定时的挑战 线性 LPO 和半重定时 LRO 的出现给 Retimed 模块带来一定压力，但因其对主机通道的高依赖性，目前主要在设备商端到端绑定的封闭系统中试点。大规模多厂商互操作仍必须以重定时为标准，故中期内 LPO/LRO 主要冲击短距多模市场。
共封装光学（CPO） 在 CPO 架构中，光学引擎靠近交换芯片，重定时功能可能由交换芯片内 PHY 执行，从而取消独立的模块内 DSP，但 CDR 核仍会内置于片内 SerDes 或 RDL 中，本质仍是 Retimed 原理。未来 3.2T 时代，CPO 或可插拔将并行发展，但信号完整性的底层保障逻辑不变。
11 标准生态系统与多源协议
Retimed 光模块的互操作性依赖于规范详细定义的标准化组织，主要包括 IEEE 802.3、OIF、MSA 和 ITU‑T。
IEEE 802.3 定义了以太网接口的物理层规范，包括 PMD（物理介质相关子层）的眼图模板、抖动容限和输出抖动要求。例如 802.3ck 的 400G‑AUI‑8 C2M（Chip‑to‑Module）接口规定了主机芯片与模块之间的发送和接收电气特性，Retimed 模块必须满足标准中定义的“TP2”输出眼图。OIF 则主导 28G/56G/112G VSR（Very Short Reach）电接口标准的制定，定义了 C2M 和 CEI（Chip‑to‑Chip Electrical Interface）的完整性规范。QSFP‑DD、OSFP、QSFP112 等多源协议则详细规定了模块尺寸、引脚定义、功耗等级和管理接口，确保不同厂商模块的物理互换。光互联网论坛（OIF）还发布了 CEI‑112G‑LR/MR/VSR 等实施协议，这对 Retimed 模块的性能测试至关重要。
此外，CMIS（通用管理接口规范）为模块固件管理提供了统一框架，允许主机读取 CDR 锁定状态、温度等运行信息。厂商必须证明其 Retimed 模块满足上述标准，以获得批量部署资格。标准演进速度往往滞后于芯片速率翻倍，这使得先行厂商在赢得早期客户方面具有优势。
12 技术壁垒与研发挑战
即使 Retimed 概念清晰，实际产品开发面临显著技术壁垒。
高速信号完整性设计与仿真 在 112Gbps PAM4 下，模块金手指、PCB 走线、打孔、BGA 等无源通道的阻抗失谐引起的反射和串扰已严重到需要全 3D 电磁仿真和大量实验调优。一个不理想的地平面切割即可导致 0.5 dB 以上的额外插损，影响 CDR 锁定。模块设计公司需要积累丰富的信号完整性仿真经验和自研宽带仿真模型。
DSP 固件与均衡算法 CDR 锁定和自适应均衡算法是 DSP 厂商的核心 IP，通常以加密固件形式提供。模块厂虽有少量定制参数，但难以脱离 DSP 厂商的“黑盒”支持。不同批次光纤、连接器的一致性差异要求固件算法具备强泛化性，这对厂商的故障率有直接影响。
功耗与散热 800G Retimed 模块的功耗已超过 12 W，传统可插拔散热手段（如散热片、前端气流）接近极限。如何将 DSP 温度控制在结温以下（通常 <100 °C）成为机械结构设计难点。1.6T 时代若采用传统架构，功耗将挑战 20 W，这倒逼产业加速向 CPO 或新型材料（如石墨烯散热）转型。
测试设备与成本 用于验证输出抖动和抖动容限的仪器（如 Keysight M8040A BERT、Anritsu MP1900A）极为昂贵，且 112Gbps 的测试夹具需要定制，模块厂商的单次测试成本昂贵，制约中小厂商进入。
13 政策环境与国产替代机遇
中国政府对光通信核心芯片的自主可控高度重视，出台了一系列产业与资金支持政策，如《“十四五”信息通信行业发展规划》和“新型举国体制”下的集成电路大基金二/三期等，均将高速光通信 DSP 作为重点支持方向之一。国产 Retimed 模块已在数通市场份额占据明显优势，但上游 DSP 国产化率不足 10%。目前，一批海归团队创办的公司（如深圳傲科、上海奇芯、芯光量子等）正在推进 25G/50G/100G 模拟 CDR 和 400G PAM4 DSP 的研发流片。虽然与 Marvell 等存在技术代差，但在政策、资金和本土云商试用机会的共同催化下，国产 DSP 可能首先在低速率、特定 MSA 领域取得突破。此外，围绕线性驱动、硅光子引擎等新架构，也为国内芯片厂提供了变道超车的窗口。全产业链的国产替代将是一个长期过程，预计至 2028 年国内 DSP 市占率有望提升至 10%~15%。
14 投资逻辑与风险提示
从资本市场看，Retimed 光模块赛道有明确的成长性，但投资需关注结构性分化。
核心投资逻辑
- 数据流量与 AI 算力需求驱动 800G/1.6T 高速模块出货量每年翻倍，重定时为唯一标准方案，模块龙头受益明确。
- CDR/DSP 芯片在寡头格局下享有高壁垒和高利润，Marvell 业绩延续性强。模拟 CDR 供应商在特定细分市场（如 25G 工业）仍有稳定需求。
- 国产替代浪潮下，具备 DSP 研发和流片能力的初创公司若成功突围，估值弹性极大。
主要风险
- 技术路线变革风险：LPO/CPO 如果提前大规模替代可插拔模块，将冲击传统 Retimed 模块市场。但在开放生态系统下，重定时原理的物理必要性仍在，冲击更多是产品形态而非需求消失。
- 客户集中与周期波动：云商资本开支的周期性可能抑制模块出货，2023 年曾出现库存调整。
- 地缘政治：美国出口管制若限制 DSP 芯片对华供应，将重创依赖进口的国内模块厂，极端情况下可能导致断供。
- 价格战：模块单价逐年大幅下降，若成本下降速度不及售价，利润空间会被压缩。
15 未来展望与总结
Retimed 光模块作为物理层信号再生的核心执行体，在过去十年推动了数据中心网络从 10G 向 100G、400G 乃至 800G 的跨越，未来将依然是高速互连不可或缺的基石。随着 AI/ML 集群对带宽和时延的双重要求拉高，重定时技术将向更低功耗、更高密度和更深度集成方向演进：DSP 将集成 AI 辅助的自适应均衡以实现更前瞻的链路预防维护；半重定时方案将为定制化系统提供折衷选择；CPO 将把 Retimed 逻辑内化至芯片级，模糊模块与 ASIC 的边界。但无论形态如何改变，“从噪声中提取干净时钟，重构信号完整性”这一根本原则将长久有效。可以预判，未来五年，全球 Retimed 光模块市场将继续以双位数复合增长率扩张，并以不断深化的技术壁垒构建出一条兼具价值与挑战的产业赛道。