Retimed 光模組
1 概念速覽：三秒看懂 Retimed 光模組
Retimed 光模組，亦稱為重定時光模組，是在標準光電轉換功能之上，於內部整合時鐘資料恢復（CDR）晶片或 DSP 中重定時 IP 的高階光互連器件。其根本價值在於“訊號再生”：模組接收端從已劣化、抖動密集的高速電訊號中提取並淨化出低噪聲時鐘，再利用該時鐘對資料本身進行重新定時與整形，輸出一個近乎全新的、高質量電訊號。相較僅進行線性放大和限幅的非重定時（Linear/Non‑Retimed）模組，Retimed 模組像內嵌了一個訊號再生中繼器，切斷了抖動累積路徑，使交換器、路由器等網路裝置的埠級聯能力獲得質的提升，是 56Gbps/112Gbps PAM4 及更高速率下長距互聯的關鍵使能技術。
2 產業定位：三分鐘理解重定時的核心產業價值
在超大規模資料中心和電信骨幹網中，高速電訊號經由長距離 PCB 走線、多層聯結器及光纖傳輸後，不可避免地出現趨膚效應、介質損耗、阻抗不連續、色散和反射，表現為訊號眼圖閉合、定時抖動與幅度噪聲積累。普通光模組接收側通常僅提供跨阻放大器（TIA）加限幅放大器（LA）的線性或簡單限幅處理，輸出的電訊號仍裹挾著上游鏈路累積的全部損傷，直接限制了交換器 ASIC 埠與光模組之間的極短距互連能力，並使多跳級聯場景可靠性急劇惡化。
Retimed 光模組通過在接收方向植入 CDR/DSP 功能，對訊號完整性問題進行了根本性糾治。其工作流程如下：首先，一個高精度鎖相環（PLL）從充滿噪聲的輸入資料中鎖定並恢復出與原始發射端同頻的乾淨時鐘；然後，利用這個淨化後的時鐘，在最佳判決點對資料訊號進行重新取樣和幅度判決，移除絕大部分的定時抖動和幅度噪聲；最終，一個被“重新整理”的高速電訊號被送往交換器 ASIC 或下一級光模組，就好像資料剛從本地發射端發出一樣。這一能力使得實現 400G‑FR4/LR4、800G‑LR1/FR4 乃至 1.6T 所需的主機側通道預算和傳輸距離成為可能。
產業鏈上，核心 CDR/DSP 晶片由美滿電子（Marvell，原 INPHI）、瑞薩（Renesas）、升特（Semtech）、Credo 等廠商主導設計；而光模組整機則由中際旭創、新易盛、光迅科技、華工正源、海信寬頻等企業完成系統級封裝、韌體開發與測試，最終應用於北美超大規模雲端服務商和中國三大運營商的網路中。Retimed 能力已成高階光模組的“標配”，其滲透率從 2019 年 100G 時代的約 20% 急劇上升至 2024 年 400G/800G 的 95% 以上。
3 技術原理深度剖析：從 CDR 到全 DSP 重構
當訊號速率跨過 25Gbps NRZ 門檻並向 56Gbps/112Gbps PAM4 演進時，通道引入的碼間干擾（ISI）和各類隨機/確定性抖動足以使傳統接收器失效。Retimed 方案的優越性體現在對訊號完整性的多層次重構，可從三個技術維度深入拆解。
1. 時鐘淨化與恢復機制 CDR 晶片的核心是一個精密鎖相環（PLL）或數字鎖相環（DPLL）。它通過檢測輸入資料流的邊沿跳變資訊，驅動一個壓控振盪器（VCO）或數控振盪器（DCO），使其輸出時鐘的頻率和相位與資料流中“隱含”的時鐘嚴格對齊。關鍵設計引數是環路頻寬：頻寬過寬無法濾除高頻抖動，過窄則可能無法追蹤溫度引起的低頻頻率漂移，導致失鎖。優秀的模擬 CDR 可實現數 MHz 至數十 MHz 的追蹤頻寬，並能承受高達數十單位間隔（UI）的低頻抖動，例如在 25Gbps 下承受 40 UI 以上的 100 kHz 正弦抖動。模擬 CDR 通常採用雙環路結構：一個頻率鎖定環路用於初始捕獲，一個相位追蹤環路用於穩態低抖動鎖定，從而在溫度變化和工藝漂移下保持魯棒性。
2. DSP‑based Retimed 的全面訊號處理流水線 在 400G/800G/1.6T 及更高速率下，CDR 不再是獨立的模擬模組，而是作為數字訊號處理（DSP）晶片中的一個 IP 核執行。以 Marvell Alaska/Orion 系列和 Renesas 的 Clearclock 系列為例，接收端訊號處理流水線為：光訊號經光電探測器（PD）和跨阻放大器（TIA）轉為差分電訊號後，直接送入 DSP 的模擬前端（AFE）。DSP 內部依次執行：自動增益控制（AGC）、基線漂移矯正、時鐘恢復（PLL 或數字演算法）、色散補償（CDC）、自適應均衡器鏈路（一般包括 CTLE + FFE + 多抽頭 DFE）、符號解調（PAM4 解調到 2 位元流）以及 FEC 解碼（如 RS(544,514)、OFEC 或 CFEC）。在此過程中，資料在最佳取樣時刻判決並重新定時，由此輸出的電訊號具有近理想的內眼開度。DSP 方案對通道損傷的補償能力遠強於純模擬 CDR：例如 DFE 可以消除長尾反射，這在無源背板或聯結器較多的場景中尤為重要。
3. 鏈路預算的切分與多跳擴充套件 從整個通訊鏈路角度，Retimed 模組的真正架構價值在於“切斷”了抖動的累積累加路徑。部署在網路中間節點的一個 Retimed 模組將一條長距離、高損耗鏈路分割成兩個獨立的通道段，每個段僅需應對本段內的插入損耗、串擾和反射，而無需繼承上游的全部確定性抖動（DJ）和隨機抖動（RJ）。這對資料中心經典的 Fat‑Tree 或 Spine‑Leaf 架構至關重要，其中伺服器到葉交換、葉到脊、脊到核心之間需要經過多次電光轉換，若採用 Non‑Retimed 模組，定時預算將逐跳劣化直至不可用。實測資料表明，在 850nm 多模 100m 鏈路中引入一個 Retimed 模組可將總定時裕量提升 0.2 UI 以上，這對 100G‑SR4 到 400G‑SR8 的升級視窗極為有利。因此，Retimed 模組已成為多跳資料中心網路中不可省略的物理層確定性保障。
需要著重指出，CDR/重定時解決的是訊號定時完整性問題，不直接進行糾錯。它必須與 FEC 協同工作：前者通過重新定時減少確定性誤碼，後者通過編碼冗餘糾正隨機突發誤碼。兩者共同構成了現代高速光通訊物理層的雙重保障。在 800G‑ZR 相干模組中，DSP 不僅做重定時，還執行 16QAM 調變解調、色散與非線性補償，體現出“全數字資訊重構”的最高形態。
4 關鍵效能引數與測試
評價 Retimed 光模組重定時效能的核心引數均圍繞 CDR 和訊號完整性展開，不同於常規光模組的發射光功率、接收靈敏度等光域指標。
- 抖動容限（Jitter Tolerance, Jtol）：定義 CDR 在不產生超過規定誤位元速率（如 1E-12）的前提下，能承受的最大輸入正弦抖動幅度，以 UIpp（峰峰值單位間隔）為單位。測試通常在 10 kHz 到 100 MHz 區間掃頻，形成模板曲線。例如在 100G‑CWDM4 規範中，接收端需滿足 IEEE 802.3 規定的抖動容限模板：在 100 kHz 處可承受 5 UIpp，在 10 MHz 處仍能承受 0.1 UIpp。Retimed 模組通常有充足的餘量，如>8 UIpp 低頻能力。
- 固有輸出抖動（Inherent Output Jitter）：經過重定時後，CDR 自身引入的殘餘抖動。分為隨機輸出抖動（RJ）和確定性輸出抖動（DJ）。優秀的 Retimed 模組可控制輸出總抖動在 0.08 UIpp 以下（BER=1E-12）。該引數直接決定下游接收端的時序預算。
- 鎖定時間與頻率牽引範圍：CDR 從無訊號輸入到鎖定並輸出有效資料的耗時，以及能夠鎖定偏離標稱速率的頻率範圍（通常以 ppm 表示）。IEEE 標準通常要求 ±100 ppm 的頻率容差追蹤能力。快速鎖定（< 1 ms）對於熱插拔和故障恢復至關重要。
- 輸入靈敏度：保證 CDR 能正確恢復時鐘和資料的差分輸入電壓幅值，如 40 mVppd 典型值。這決定了可支援的最差接收光功率對應的電輸出。
- 功耗：重定時功能帶來的額外功耗是業界重要關注點。一個 400G‑FR4 DSP‑based 模組的 DSP 功耗可達 3
4 瓦，而整個模組功耗約 812 瓦。隨著線性直驅（LPO）和半重定時（LRO）方案興起，產業界在效能與功耗之間做出權衡，這使得 Retimed 模組的未來路線圖出現分化。
需要說明的是，具體抖動容限等引數多為各廠商內部設計規格，公開資料中未見統一的橫向對比資料，但主流產品均需滿足 IEEE 802.3 和 OIF 等國際互操作標準。
5 Retimed 與 Linear 模組的深度對比
當前市場並存 Non‑Retimed（線性直驅，Linear Drive）和 Retimed 兩大技術路線，2023 年以來又出現半重定時（Linear‑Retimed Optical, LRO）的中間形態。理解三者分野對判斷技術趨勢至關重要。
線性模組（Non‑Retimed） 接收端僅提供線性 TIA，輸出未經限制或重新定時的模擬訊號，需要交換器 ASIC 內建具備強 ADC 和 DSP 均衡能力的高階口晶片（如 Broadcom Tomahawk 5 系列）進行訊號恢復。其優勢在於避免模組內部 DSP 帶來的功耗和延遲，且成本較低，但對主機通道要求極高，鏈路預算小，僅適合極短距銅纜直連或有源電纜（AEC）以及部分 Chip‑to‑Optics 架構。線性模組在 400G 多模短距和 800G 銅纜場景中有所嘗試，但由於主機通道效能參差不齊，難以大規模跨廠商互操作。
Retimed 模組 模組內做完時鐘恢復和訊號淨化，輸出給 ASIC 的是標準 NRZ 或 PAM4 訊號，主機側只要滿足標準眼圖即可，實現“光電解耦”。優勢在於互操作性強、鏈路預算大、支援複雜網路多跳。代價是增加 DSP 功耗和延遲（通常增加 ~100 ns）。當前幾乎所有的長距（LR）、中距（FR）及大部分 DR/FR 多模模組均採用重定時方案。
半重定時模組（LRO） 一種折衷方案：接收側仍由 DSP 完成時鐘恢復和重定時，但發射側省略部分 DSP 處理（如僅使用簡單編碼器），以降低功耗和延遲。部分 LRO 模組將 CDR 功能保留，但將 FEC 或複雜均衡推給主機側。LRO 是 OIF 正在標準化的專案，旨在在效能與功耗間取得平衡，可能率先在 800G‑DR8 等場景規模部署。
對比可看出，Retimed 模組以其強大的環境適應性和標準化程度，仍佔據資料中心光互連的主導地位，但線性方案在特定場景（如 AI 叢集的 Chip‑to‑Chip 互連）中具有吸引力。
6 應用場景全景圖
Retimed 光模組的應用覆蓋從超大規模資料中心到電信級承載網的各類高速互連場景，典型用例可按距離和網路層級劃分。
資料中心內部互聯 在雲端服務商多租戶網路架構中，伺服器到架頂交換器（ToR）一般使用銅纜或有源光纜（AOC），而 ToR 到葉、葉到脊、脊到核心則大量採用 200G/400G/800G 光纖模組。在此多跳連線中，Retimed 功能確保每一跳的訊號質量重置。例如，800G‑SR8 多模模組在 OM4 光纖傳 60 m 後，經過重定時可提供清澈的 PAM4 訊號給脊交換器，從而保證 Spine‑Leaf 架構吞吐量。對於東西向流量巨大的 AI 訓練叢集，800G‑DR4/FR4 Retimed 模組實現了 GPU 網際網路絡（如 NVIDIA InfiniBand 或乙太網路 RoCE）的高頻寬低誤碼需求。
電信骨幹網與 5G 承載 5G 前傳 eCPRI、中傳和回傳網路需要 25Gbps/50Gbps PAM4 灰光和彩光模組。在長距離城域和骨幹網中，相干 CFP2‑DCO/QSFP‑DD‑ZR 模組內部採用強大的 DSP 完成重定時、色散補償和載波恢復，實現了 400G/800G DWDM 波長上下千公里的無電中繼傳輸。重定時功能對於端到端誤碼效能和網路可靠性至關重要。
高效能運算與儲存 在 InfiniBand HDR（200Gbps）和 NDR（400Gbps）交換器間互連中，Retimed 有源光纜（AOC）被廣泛採用，其內部兩端均整合 CDR 晶片，可以再生訊號，使得超過 100 m 的 HDR 鏈路穩定執行。儲存和 NVMe‑over‑Fabrics 應用也依賴穩定的重定時能力以減少鏈路位錯率。
邊緣計算與工業應用 工業 4.0 和智慧城市邊緣閘道器需在嚴苛溫度範圍（‑40 °C 到 +85 °C）下執行 25Gbps 光纖鏈路，Retimed 模組的 CDR 能適應寬溫下頻率漂移，保障生產網路的確定性延遲。
7 產業鏈全景圖與核心參與者
Retimed 光模組的產業鏈呈金字塔結構，核心環節包括晶片、光元件、模組封裝和系統整合。
晶片層 CDR/DSP 晶片是整個產業的最大價值點和壁壘所在。主要玩家：Marvell（通過收購 Inphi 和 Aquantia 成為 DSP 絕對巨頭，覆蓋 200G‑1.6T）、Renesas（原 IDT，擁有 Clearclock 系列模擬 CDR，低功耗 DSP 版面配置）、Semtech（其 GN2255/2256 CDR 在 100G/200G 廣泛應用）、Credo（在 PAM4 DSP 與線性驅動領域創新，Seagull 和 Dove 系列廣受關注）、MaxLinear（Keystone 系列 DSP）。此外，Broadcom（Avago 光纖部門）也部分自研配套 PHY，但主要以交換晶片捆綁銷售。
光元件與模組封裝 光模組製造商負責將 CDR/DSP、TIA、驅動器、雷射器和探測器等封裝成標準 MSA（多源協議）模組。中國大陸的領軍企業中際旭創（目前已量產 800G，1.6T 可插拔樣品）在全球數通市場出貨量第一；新易盛通過低功耗 400G/800G 方案切入北美大型雲端商；光迅科技和華工正源在電信級模組保持高份額，並向數通擴張。中國臺灣的 Wistron NeWeb（WNC）、富士康互連也佔有一席之地。海外老牌企業 Coherent（原 II‑VI 和 Finisar）和 Lumentum 仍主導相干和電信市場，但在數通模組份額下降。
裝置與雲端廠商 終端使用者包括美國四大雲端商（Google、Amazon、Meta、Microsoft）以及中國的阿里巴巴、騰訊、字節跳動等，他們通過白盒交換器直接大批次採購光模組，並通過供應鏈認證影響 Retimed 模組的規格與定價。裝置商如 Cisco、Arista、Nokia、華為等也深度參與光模組的聯合定義。整體上，Retimed 模組產業呈現“晶片海外主導、模組國內集中、需求中美雙極”的格局。
8 競爭格局與核心廠商分析
DSP/CDR 晶片市場屬高度寡佔，Marvell 以約 60% 以上的營收份額領先，其 Orion 和 Alaska 系列為 800G 時代的事實標準。Renesas 憑藉模擬 CDR 積累在 200G/400G 市場保持影響力，並逐步推出 Falcon 系列 DSP。Credo 以低功耗線性驅動和 Light Speed（重定時器）等產品差異化，在 AI 互聯領域獲得戰略位置。新進入者如奇芯光電、傲科光電子在國產替代浪潮中嘗試推出 25G/50G 模擬 CDR，但量產規模尚小。競爭主要集中在功耗、成本、鎖相速度和相容性。隨著 CPO（共封裝光學）和線性直驅對傳統可插拔模組的潛在顛覆，DSP 廠商也在推出支援 Chip‑to‑Optical 介面的解決方案，表明 CDR 能力未來可能被吸收進 ASIC 或 Engine，但 Retimed 原理並不消亡。
光模組整機競爭激烈，技術壁壘在於低功耗設計、訊號完整性模擬和量產良率。旭創等頭部廠商已實現 800G 大批量出貨，研發重點轉向 1.6T 和 CPO 樣機。毛利率持續承壓，促使各廠商縱向整合矽光晶片和 COB（板上晶片封裝）以維持競爭力。
9 市場規模與增長預測
根據 LightCounting、Yole 等機構資料，2023 年全球光模組市場約 110 億美元，其中 Retimed 模組（涵蓋所有整合 CDR/DSP 的速率）佔比約 70%，對應 77 億美元。預計到 2028 年，受 AI 叢集、800G/1.6T 升級和 5G 中傳回傳驅動，整體市場將增至 200 億美元，重定時滲透率維持 90% 以上，對應 180 億美元規模，複合年增長率約 18.5%。細分來看，800G 及以上速率 Retimed 模組將由 2023 年的 5 億美元躍升至 2028 年的超 80 億美元，成為最大增長極。線性驅動模組即使增長較快，由於距離侷限，到 2028 年市場份額仍將不超過 10%，重定時方案長期主導地位穩固。
中國市場光模組產值全球佔比從 2019 年的約 30% 升至 2023 年的 42%，在 Retimed 模組代工與設計領域影響力日漸增強，但高階 DSP 晶片仍依賴進口，國產替代任重道遠。
10 技術演進與創新路線圖
Retimed 模組的技術正沿速率升級、架構創新、功耗降低幾個主軸快速演進。
速率倍增 單通道速率從 50Gbps（PAM4）向 100Gbps（112Gbps 線路速率）和 200Gbps（224Gbps）邁進。每代升級要求 CDR 的鎖定頻寬、抖動容限和輸出抖動效能近似加倍。目前 112Gbps PAM4 DSP 已進入量產，224Gbps PAM4 正處於樣片階段，預計 2025‑2026 年具備商業條件。
相干下沉與 DSP 整合 800G‑ZR 等小尺寸可插拔相干模組將複雜 DSP 整合進 QSFP‑DD，使資料中心互聯（DCI）從 100 km 延伸至超過 300 km。高整合度 DSP 集成了諸如機率星座整形（PCS）和省電演算法，進一步提升頻譜效率。
線性驅動與半重定時的挑戰 線性 LPO 和半重定時 LRO 的出現給 Retimed 模組帶來一定壓力，但因其對主機通道的高依賴性，目前主要在裝置商端到端繫結的封閉系統中試點。大規模多廠商互操作仍必須以重定時為標準，故中期內 LPO/LRO 主要衝擊短距多模市場。
共封裝光學（CPO） 在 CPO 架構中，光學引擎靠近交換晶片，重定時功能可能由交換晶片內 PHY 執行，從而取消獨立的模組內 DSP，但 CDR 核仍會內置於片內 SerDes 或 RDL 中，本質仍是 Retimed 原理。未來 3.2T 時代，CPO 或可插拔將並行發展，但訊號完整性的底層保障邏輯不變。
11 標準生態系統與多源協議
Retimed 光模組的互操作性依賴於規範詳細定義的標準化組織，主要包括 IEEE 802.3、OIF、MSA 和 ITU‑T。
IEEE 802.3 定義了乙太網路介面的物理層規範，包括 PMD（物理介質相關子層）的眼圖模板、抖動容限和輸出抖動要求。例如 802.3ck 的 400G‑AUI‑8 C2M（Chip‑to‑Module）介面規定了主機晶片與模組之間的傳送和接收電氣特性，Retimed 模組必須滿足標準中定義的“TP2”輸出眼圖。OIF 則主導 28G/56G/112G VSR（Very Short Reach）電介面標準的制定，定義了 C2M 和 CEI（Chip‑to‑Chip Electrical Interface）的完整性規範。QSFP‑DD、OSFP、QSFP112 等多源協議則詳細規定了模組尺寸、引腳定義、功耗等級和管理介面，確保不同廠商模組的物理互換。光網際網路論壇（OIF）還發布了 CEI‑112G‑LR/MR/VSR 等實施協議，這對 Retimed 模組的效能測試至關重要。
此外，CMIS（通用管理介面規範）為模組韌體管理提供了統一架構，允許主機讀取 CDR 鎖定狀態、溫度等執行資訊。廠商必須證明其 Retimed 模組滿足上述標準，以獲得批次部署資格。標準演進速度往往滯後於晶片速率翻倍，這使得先行廠商在贏得早期客戶方面具有優勢。
12 技術壁壘與研發挑戰
即使 Retimed 概念清晰，實際產品開發面臨顯著技術壁壘。
高速訊號完整性設計與模擬 在 112Gbps PAM4 下，模組金手指、PCB 走線、打孔、BGA 等無源通道的阻抗失諧引起的反射和串擾已嚴重到需要全 3D 電磁模擬和大量實驗調優。一個不理想的地平面切割即可導致 0.5 dB 以上的額外插損，影響 CDR 鎖定。模組設計公司需要積累豐富的訊號完整性模擬經驗和自研寬頻模擬模型。
DSP 韌體與均衡演算法 CDR 鎖定和自適應均衡演算法是 DSP 廠商的核心 IP，通常以加密韌體形式提供。模組廠雖有少量定製引數，但難以脫離 DSP 廠商的“黑盒”支援。不同批次光纖、聯結器的一致性差異要求韌體演算法具備強泛化性，這對廠商的故障率有直接影響。
功耗與散熱 800G Retimed 模組的功耗已超過 12 W，傳統可插拔散熱手段（如散熱片、前端氣流）接近極限。如何將 DSP 溫度控制在結溫以下（通常 <100 °C）成為機械結構設計難點。1.6T 時代若採用傳統架構，功耗將挑戰 20 W，這倒逼產業加速向 CPO 或新型材料（如石墨烯散熱）轉型。
測試裝置與成本 用於驗證輸出抖動和抖動容限的儀器（如 Keysight M8040A BERT、Anritsu MP1900A）極為昂貴，且 112Gbps 的測試夾具需要定製，模組廠商的單次測試成本昂貴，制約中小廠商進入。
13 政策環境與國產替代機遇
中國政府對光通訊核心晶片的自主可控高度重視，出臺了一系列產業與資金支持政策，如《“十四五”資訊通訊行業發展規劃》和“新型舉國體制”下的積體電路大基金二/三期等，均將高速光通訊 DSP 作為重點支援方向之一。國產 Retimed 模組已在數通市場份額佔據明顯優勢，但上游 DSP 國產化率不足 10%。目前，一批海歸團隊創辦的公司（如深圳傲科、上海奇芯、芯光量子等）正在推進 25G/50G/100G 模擬 CDR 和 400G PAM4 DSP 的研發流片。雖然與 Marvell 等存在技術代差，但在政策、資金和本土雲端商試用機會的共同催化下，國產 DSP 可能首先在低速率、特定 MSA 領域取得突破。此外，圍繞線性驅動、矽光子引擎等新架構，也為國內晶片廠提供了變道超車的視窗。全產業鏈的國產替代將是一個長期過程，預計至 2028 年國內 DSP 市佔率有望提升至 10%~15%。
14 投資邏輯與風險提示
從資本市場看，Retimed 光模組賽道有明確的成長性，但投資需關注結構性分化。
核心投資邏輯
- 資料流量與 AI 算力需求驅動 800G/1.6T 高速模組出貨量每年翻倍，重定時為唯一標準方案，模組龍頭受益明確。
- CDR/DSP 晶片在寡頭格局下享有高壁壘和高獲利，Marvell 業績延續性強。模擬 CDR 供應商在特定細分市場（如 25G 工業）仍有穩定需求。
- 國產替代浪潮下，具備 DSP 研發和流片能力的初創公司若成功突圍，估值彈性極大。
主要風險
- 技術路線變革風險：LPO/CPO 如果提前大規模替代可插拔模組，將衝擊傳統 Retimed 模組市場。但在開放生態系統下，重定時原理的物理必要性仍在，衝擊更多是產品形態而非需求消失。
- 客戶集中與週期波動：雲端商資本支出的週期性可能抑制模組出貨，2023 年曾出現庫存調整。
- 地緣政治：美國出口管制若限制 DSP 晶片對華供應，將重創依賴進口的國內模組廠，極端情況下可能導致斷供。
- 價格戰：模組單價逐年大幅下降，若成本下降速度不及售價，獲利空間會被壓縮。
15 未來展望與總結
Retimed 光模組作為物理層訊號再生的核心執行體，在過去十年推動了資料中心網路從 10G 向 100G、400G 乃至 800G 的跨越，未來將依然是高速互連不可或缺的基石。隨著 AI/ML 叢集對頻寬和時延的雙重要求拉高，重定時技術將向更低功耗、更高密度和更深度整合方向演進：DSP 將整合 AI 輔助的自適應均衡以實現更前瞻的鏈路預防維護；半重定時方案將為定製化系統提供折衷選擇；CPO 將把 Retimed 邏輯內化至晶片級，模糊模組與 ASIC 的邊界。但無論形態如何改變，“從噪聲中提取乾淨時鐘，重構訊號完整性”這一根本原則將長久有效。可以預判，未來五年，全球 Retimed 光模組市場將繼續以雙位數複合增長率擴張，並以不斷深化的技術壁壘建置出一條兼具價值與挑戰的產業賽道。