Return Path（回流路径/返回路径）

3 秒看懂

一句话定义：高速信号从发送端到接收端后，电流必须通过参考平面（通常是地平面或电源平面）从接收端返回发送端形成闭合回路——这条看不见的”回程”就是 Return Path。

类比：信号传输像水管送水，Return Path 就是回水管；只有送水没有回水，水流（电流）无法循环，系统无法工作。

为什么重要：Return Path 不连续或设计不当，是高速数字系统（GPU、HBM、NVLink 链路）信号完整性劣化和 EMI 问题的首要根因。

3 分钟产业解释

为什么 AI 芯片时代 Return Path 变得如此关键？

当芯片工作在 GHz 级频率时，信号不再是简单的”高低电平”切换，而是以电磁波的形式在传输线中传播。电流回路需要一个低阻抗、完整的参考平面来提供返回路径。

AI 硬件中的 Return Path 痛点：

商业影响：Return Path 设计不当 → 信号质量下降 → 系统被迫降速运行 → AI 训练/推理吞吐量损失；或者 EMI 超标 → 无法通过认证 → 上市延期。

15 分钟专家深入

1. Return Path 在信号链中的位置

高速信号的完整性分析必须同时考虑前向路径（Forward Path）和返回路径（Return Path）：

        ┌─────────────────────────────────────────────┐
        │              Forward Path (Signal Trace)      │
  TX ───┼─────────────────────────────────────────────┼─── RX
        │              Return Path (Reference Plane)    │
        └─────────────────────────────────────────────┘
          电流从 TX 流向 RX（信号路径）
          电流从 RX 返回 TX（回流路径）
          两者构成完整闭合回路

2. Return Path 的电磁学基础

根据麦克斯韦方程，高频信号的回流电流并非均匀分布在整个参考平面上，而是紧贴信号走线正下方分布（趋肤效应 + 邻近效应的共同作用）。回流电流密度随与信号线距离的增加呈指数衰减。

关键公式（定性）：

• 回流电流密度分布近似：J(y) ∝ 1/(h² + y²)，其中 h 为信号线到参考平面的距离，y 为横向偏移
• 回路电感：L_loop ∝ ln(1 + 8h/w)；当 w >> h 时，该表达式趋近于 L ∝ h/w，与工程中常用的平行板模型近似一致。

3. Return Path 断裂的几种典型模式

【模式A：参考平面开槽/分割】
  Signal: ─────────────x─────────────────
  GND:    ████████     ██████████████████   ← 缝隙处回流必须绕行
           ↑ 回流绕行 → 面积增大 → 辐射↑、阻抗突变

【模式B：换层过孔（Via Transition）】
  Layer 1: ─────────○─────────────────────
  GND1:    ████████████████████████████████
                    ↓ 过孔
  Layer 4: ─────────○─────────────────────
  GND2:    ████████████████████████████████
           回流必须通过过孔附近的缝合过孔（Stitching Via）跨层
           若缝合过孔缺失/距离远 → 回路面积暴增

【模式C：参考平面切换（同层不同平面）】
  Signal 走线从 GND 参考切换到 PWR 参考
  回流必须通过去耦电容跨平面跳转
  若去耦不足 → 回路阻抗↑ → 信号质量↓

4. 关键设计准则

5. Return Path 在先进封装中的特殊考量

在 CoWoS-S（硅中介层封装）中：

• 硅中介层厚度极薄（通常在数十微米量级），信号线与参考层间距 h 非常小
• 回路电感因此极低，有利于信号完整性
• 但硅中介层上的重布线层（RDL）密度极高，平面层可能被大量过孔/Via 打断
• 设计挑战变为：如何在极高布线密度下维持参考平面的足够覆盖

在 CoWoS-L/InFO 等扇出封装中：

• 有机中介层或 RDL 的介质厚度相对较大
• 需要更仔细地管理回路面积

技术原理

核心机制：电磁波传播与回流闭合

高速信号在传输线中以 TEM（横电磁波）或准 TEM 模式传播。信号线和参考平面构成传输线的两个导体，电流在两者之间形成闭合回路。

【微带线横截面回流分布】
                    Signal Trace (w)
                ┌─────────────────────┐
                │  ─────────────────  │  ← 信号电流 I (向外)
                └─────────────────────┘
  ═══════════════════════════════════════  ← 介质 (εr, 高度 h)
  ████████████████████████████████████████  ← Reference Plane
           ←←←←←←← I_return ←←←←←←←←←←←←  ← 回流电流 (密度中心对准信号线正下方)
           ↑ 回流电流集中区域 ↑
           宽度约 3-5 倍 h（经验估算，具体取决于频率和几何结构）

阻抗与 Return Path 的关系

特性阻抗 Z₀ 本质上描述的就是信号路径与返回路径之间的电磁耦合关系：

对于微带线（定性）：
Z₀ ∝ √(L/C)
L（回路电感）∝ h（信号线到平面的距离）
C（单位长度电容）∝ 1/h

当 h↑ → L↑, C↓ → Z₀↑
当 h↓ → L↓, C↑ → Z₀↓

Return Path 的完整性直接决定了 L 和 C 的一致性——如果回流路径不连续，L 和 C 会在局部突变，导致阻抗不连续 → 反射 → 眼图闭合。

串扰与 Return Path 的关系

近端串扰（NEXT）和远端串扰（FEXT）的幅度与回路互感和互容成正比。当两条相邻信号线共享同一参考平面且 Return Path 完整时，回流电流的抵消效应可抑制串扰；当 Return Path 受损时，回流扩散，串扰加剧。

参考平面切换时的 Return Path 路由

【场景：信号从 Layer1 (参考GND) 换层到 Layer4 (参考PWR)】

  Layer1 Signal: ─────────○────────
  GND plane:     ██████████████████████
                        ↓ Via
  （中间层略）
                        ↓ Via
  Layer4 Signal: ─────────○────────
  PWR plane:     ██████████████████████

  Return Path 必须从 GND plane → PWR plane
  跳转通路 = 去耦电容（提供高频交流通道）

  ┌──────────────────────────────────┐
  │ Decoupling Capacitor Placement:  │
  │                                  │
  │  GND ──┤├── PWR                  │
  │         C                        │
  │                                  │
  │  放置位置：尽可能靠近换层过孔      │
  │  目标阻抗：低 ESL 封装（0201/01005）│
  └──────────────────────────────────┘

技术演进史

技术路线对比

不同互连场景下的 Return Path 设计挑战对比

上下游

产业链定位

【上游：工具与材料】
  EDA 工具商 ──→ SI/PI 仿真工具（含 Return Path 分析模块）
                 ├── Ansys (HFSS, SIwave)
                 ├── Cadence (Clarity, Sigrity)
                 ├── Keysight (ADS, PathWave)
                 └── Siemens EDA (HyperLynx)
  材料商 ──→ 高速基板材料（低 Dk/Df）、去耦电容
                 ├── 生益科技、联茂（覆铜板）
                 ├── Murata、TDK（去耦电容）
                 └── 杜邦、Isola（高速材料）

【中游：设计与制造】
  PCB 设计商/EMS ──→ 高速 PCB 设计（Return Path 审查是关键环节）
  封装基板厂商 ──→ ABF 基板、硅中介层
                 ├── 欣兴电子、揖斐电（Ibiden）、新光电气（Shinko）
                 └── 台积电（CoWoS 内部）
  芯片设计公司 ──→ 芯片封装协同设计中的 Return Path 优化

【下游：终端应用】
  AI 服务器 ──→ GPU 模组 PCB、NVLink 桥接器
  数据中心交换机 ──→ 高速背板/线卡
  HPC/AI 训练集群 ──→ 整体互连拓扑中的信号完整性保障

关键指标

供需与市场数据

Return Path 并非独立市场，而是嵌入在以下市场的技术要素中：

需求驱动

• AI 芯片数据速率持续提升：每一代产品（Hopper → Blackwell → Rubin…）的互连速率都在提升，对 Return Path 设计精度的要求水涨船高
• 先进封装渗透率提升：CoWoS 等封装技术的大规模应用使封装内 Return Path 管理成为新的技术焦点
• 信号完整性人才缺口：具备高速 Return Path 设计能力的工程师供不应求

代表公司与资本映射

投资逻辑

核心观点

Return Path 本身不是独立投资标的，但它是理解 AI 硬件信号完整性赛道的底层逻辑钥匙：

1. EDA/仿真工具：随着互连速率提升和封装复杂度增加，SI/PI 仿真需求（含 Return Path 分析）是高确定性增长赛道。Cadence、Ansys 等公司的信号完整性业务线持续受益。

2. 高速材料：低 Dk/Df 基板材料的需求与 Return Path 设计精度直接相关。更高频率 = 更低容许损耗 = 更高端材料 = 更高 ASP。

3. 先进封装：CoWoS 产能紧张的背后，Return Path 管理是良率和性能的关键变量之一。封装工艺能力（RDL 精度、平面层质量）直接影响最终产品。

4. 去耦电容：看似不起眼的被动元件，是 Return Path 跨平面切换的命门。高频、小封装、低 ESL 的 MLCC 需求持续增长。

风险提示

• Return Path 设计属于工程know-how，难以直接量化其商业价值
• 行业对 Return Path 重要性的认知已较成熟，不存在预期差

常见误读纠偏

误读 1：“Return Path 就是接地”

纠偏：Return Path ≠ 接地。回流电流会走阻抗最低的路径返回源端，这条路径可能是地平面，也可能是电源平面，甚至在某些情况下是相邻信号线（差分对的互补信号线互为 Return Path）。关键不是”接什么地”，而是”回路闭合的阻抗和面积”。

误读 2：“低速信号不需要考虑 Return Path”

纠偏：严格来说，任何信号都需要闭合回路，Return Path 始终存在。但在低速（远低于信号传播延迟）时，Return Path 的质量对信号完整性影响可忽略。随着频率上升，回路电感和面积的影响急剧放大，Return Path 设计从”可以忽略”变为”至关重要”。业界经验估算，当信号上升时间对应的有效频率分量的波长可比拟于回路尺寸时，Return Path 问题开始显现。

误读 3：“敷铜就是好的 Return Path”

纠偏：完整的铜皮是必要条件，但不是充分条件。如果信号走线下方的铜皮被过孔阵列大量穿透、被走线切割、或存在狭缝/槽口，回流电流会被迫绕行，回路面积和电感仍然会恶化。关键不是”有没有铜”，而是”铜在信号走线正下方是否连续”。

误读 4：“差分信号不需要考虑 Return Path”

纠偏：差分对中的两根线互为回流路径的一部分，但差分信号并非”不需要 Return Path”——差分对仍然需要参考平面来控制阻抗和抑制共模噪声。参考平面的质量影响差分阻抗的精确度和共模到差分的转换（Mode Conversion，Scd21/Sdc21）。在 PCIe Gen5+ 等严苛应用中，差分对的参考平面 Return Path 管理同样至关重要。

学习路径

入门阶段

1. 概念建立：阅读 Eric Bogatin《Signal and Power Integrity - Simplified》（信号完整性与电源完整性分析）的前几章，建立 Return Path 的直觉
2. 动画/视频：YouTube 搜索 “Return Path signal integrity”，有多位 SI 工程师制作的可视化讲解

进阶阶段

3. 仿真实践：使用免费/试用版 SI 仿真工具（如 Ansys SIwave 学生版、Keysight ADS 学习版），搭建简单传输线模型，观察 Return Path 断裂对 S 参数的影响
4. 论文阅读：IEEE/EDAPS/DesignCon 论文中搜索 “return path discontinuity”，了解学术界的研究方法

专家阶段

5. 行业标准：研读 PCIe、DDR5、HBM 等协议规范中的信号完整性章节，理解协议层面对 Return Path 的隐含要求
6. 实盘设计：参与高速 PCB 或封装基板设计项目，在实际约束（走线密度、层数限制、成本）下平衡 Return Path 品质
7. 跨域融合：将 Return Path 分析与电源完整性（PI）、热管理（Thermal）、EMC 联合考虑，形成系统级思维

推荐资源

一句话总结

Return Path 是高速信号系统的”隐形命脉”——你看到的是信号走线，决定成败的往往是看不见的回流路径；在 AI 芯片互连速率每代翻倍的时代，Return Path 管理从 PCB 设计规范升级为封装-系统协同优化的核心议题。

延伸阅读与来源

学术/行业来源

1. Bogatin, E. “Signal and Power Integrity - Simplified”, 3rd Edition, Pearson
2. Johnson, H. & Graham, M. “High-Speed Digital Design: A Handbook of Black Magic”, Prentice Hall
3. Rick Hartley, “How to Achieve Proper Grounding”, DesignCon Technical Program（多次演讲，可在 YouTube 检索）
4. Eric Bogatin, “Return Path Discontinuities” 系列文章, Signal Integrity Journal (signalintegrityjournal.com)
5. IEEE Xplore 搜索 “return path integrity” + “high speed” 可获得大量相关论文
6. 各芯片厂商（NVIDIA、AMD、Intel）技术白皮书中关于封装信号完整性设计的章节

数据与市场规模

• EDA 市场规模：行业公开估算，各家口径略有差异，此处取 $15-18B 范围
• ABF 基板市场：行业公开估算
• AI 服务器市场：IDC/Gartner 等机构季度报告（需注意各机构定义口径差异）

工具厂商技术文档

• Ansys SIwave 用户指南：Return Path 分析章节
• Cadence Sigrity 技术文档：PowerSI/Speed2000 中的回流路径分析
• Keysight PathWave ADS 信号完整性仿真教程

免责声明：本页内容为技术概念学习材料，不构成投资建议。市场规模数据为行业估算，具体数字以各机构正式发布为准。涉及的具体技术规格以厂商官方披露为准。