RibbonFET

1 三秒看懂

本质定义：RibbonFET 是 Intel 为其全环绕栅极（Gate-All-Around, GAA）晶体管注册的商业商标。它用一种垂直堆叠的硅纳米带（Nanoribbon）取代 FinFET 中直立的硅鳍片，使栅极可以从四个方向完全包裹住每一条纳米带沟道。

核心改变：静电控制跃升 → 栅极与沟道接触面积增加约 30%（相较同节点 FinFET）；驱动电流在同等占位面积下大幅提升；关态漏电指数级下降。

一句话记忆：如果把 FinFET 看作“用三面墙围住一个竖立的通道”，RibbonFET 就是“把多个扁平通道叠起来，每一层都用四面墙完全封死”。这为后 FinFET 时代（约 3nm 以后）的 AI 芯片、高性能计算处理器提供了晶体管级物理基础。

关键词：纳米带堆叠 · 全环绕栅极 · 自对准栅极 · 背面供电 · PowerVia · 迁移率增强

2 三分钟产业解释

2.1 为何必须离开 FinFET

FinFET 自 22nm 节点引入以来，一路撑过 14nm、10nm、7nm、5nm，但物理极限已至。在 3nm 以下，继续增加鳍片高度难以获得等效的静电控制，反而加剧短沟道效应、亚阈值漏电和生产复杂度的恶化。2020 年之后，整个行业逐步形成共识：GAA 是实现 3nm 及以下逻辑微缩的唯一可行路线。

2.2 RibbonFET 的技术要点

Intel 于 2021 年 IEEE IEDM 会议和 2022 年 VLSI 技术研讨会正式公开 RibbonFET 的技术细节（论文编号见信源）。关键要素：

• 纳米带堆叠：交替沉积硅/硅锗（Si/SiGe）超晶格，选择性去除 SiGe，释放出硅纳米带，通常一次堆叠 3 层（可扩至 4 层甚至 6 层）。
• 全环绕栅极：高 K 介电层与金属栅极完全包裹每一根纳米带，沟道变为全耗尽型，极大抑制短沟效应。
• 自对准与背面供电：结合背面供电网络 PowerVia 和直接铜互连（Direct Copper Interconnect），将电源线从芯片正面移至硅层下方，释放正面布线资源，降低 IR 压降。

2.3 能带来什么

据 Intel 2022 年技术日披露，相同时钟频率下，RibbonFET 相较同代 FinFET 可实现约 25% 的功耗下降，逻辑单元面积缩小约 15%（口径：同功能标准单元面积对比，20A 节点 vs Intel 4 节点）。若配合背面供电，性能密度和能效提升更为显著。

2.4 关键时间节点

• 2023 年：Intel 20A（约等效 2nm）试产，首次集成 RibbonFET 与 PowerVia。
• 2024 年：三星 3nm GAA （MBCFET）已小规模量产；Intel 宣布将消费级重心直接转向 18A。
• 2025 年：台积电 N2 纳米片 GAA 计划量产； Intel 18A 量产；三星 2nm GAA（SF2）量产。

理解 RibbonFET，本质是理解晶体管从“三面控一鳍”到“四面包多带”的结构跃迁，这是 AI 芯片未来五年晶体管密度和能效竞赛的底座。

3 技术原理

3.1 从鳍到带：形态变化

FinFET 的沟道像一竖立的鱼鳍，高度可增高但宽度固定。RibbonFET 将多个扁平硅条（纳米带）垂直堆叠，每一纳米带厚度仅几纳米，宽度可调。单层纳米带的横截面是长方形；栅极材料同时覆盖纳米带的顶部、底部与两个侧壁，构成真正全环绕控制。

物理效果：有效沟道宽度 W_{eff} = 2 \times (W + H) \times N，其中 $W$ 为纳米带宽度，$H$ 为厚度，$N$ 为堆叠层数。在相同逻辑单元占地下，W_{eff} 大幅增加，导通电流 I_{on} 因此提升。

3.2 制造流程精要

1. 超晶格外延：在硅衬底上交替外延生长 Si 和 SiGe 薄层，层厚精确控制到原子尺度。
2. 纳米带定义：光刻与刻蚀形成垂直于表面的台面/鳍状轮廓。
3. 内部栅极空间释放：去除虚拟栅极后，施以高选择性各向同性刻蚀，选择性去除 SiGe 层，留下悬浮的 Si 纳米带，这些纳米带之间形成微小间隙，供栅极材料填充。
4. 全环绕栅极堆叠：依次沉积界面层、高 K 介电质（如 HfO₂）和功函数金属（TiN、TiAl 等），实现全包裹。
5. 源/漏外延：在纳米带两端外延掺杂的 Si 或 SiGe，完成源极和漏极。
6. 自对准接触：采用直接铜互连，降低接触电阻（Intel 2023 年 VLSI 报告，接触电阻相比传统钴塞减小约 30%）。

3.3 背面供电（PowerVia）的协同

传统芯片供电网络和信号网络都在硅层正面，布线相互争抢空间。Intel 的 PowerVia 将宽大电源线直接做在晶体管层正下方的背面，通过纳米级穿透硅的通孔（Through-Silicon Via）为晶体管直接供能。据 Intel 2023 VLSI 论文，PowerVia 使标准单元利用率提高约 5~10%，IR 压降改善约 30%，同时减少了正面信号布线层数。

3.4 静电与迁移率的物理优势

• 亚阈值摆幅（SS）：由全耗尽沟道带来更陡峭的开关特性。Intel 2022 年 VLSI 报告显示，3 层堆叠 RibbonFET 在 0.7V 工作电压下，NMOS 的 SS 可达 65 mV/dec，PMOS 约 67 mV/dec；与之对比，同代 FinFET SS 约 70–73 mV/dec。
• 漏致势垒降低（DIBL）：GAA 结构对漏极电场屏蔽极强，DIBL 大幅降低，可在缩小栅极长度的同时维持低关态漏电。
• 迁移率增强：通过源/漏区 SiGe 嵌入式应变、优化纳米带表面取向和应力记忆技术，载流子迁移率得到提升。Intel 披露高频下性能增益约 15%（来源同上）。

3.5 热学特性

堆叠纳米带虽增加驱动，但导热路径变长。自热效应（self-heating）可能导致局部温度相比 FinFET 升高，这需要在设计端作出热感知的布局，并研究氮化铝、金刚石膜等新型散热材料。这是目前 GAA 研究的热点之一。

4 关键参数

以下参数基于 Intel 公开技术论文、产业报告和台积电/三星的披露，年份与口径均已标注。

说明：部分数据为标称或实验室测试，量产表现可能因产品类型和频率设定而异。

5 技术路线

全球三大晶圆代工厂/IDM 的 GAA 策略各具特色，时间节点和技术架构分歧明显。

5.1 Intel：RibbonFET + PowerVia 双轮驱动

• 20A 节点（2023 试产）：首次同时引入 RibbonFET 与 PowerVia。原计划用于消费级 Arrow Lake 处理器的计算芯片块，但 2024 年 9 月 Intel 宣布调整产品路线图，Arrow Lake 的 CPU 计算块将采用台积电 N3B 工艺，20A 变更为内部验证平台。
• 18A 节点（2024 下半年试产，2025 年量产）：被视为 Intel 重拾制程领导力的关键节点，首批产品 Clearwater Forest 至强处理器已成功运行操作系统（2024 年 Q3 公布）。18A 将引入高数值孔径极紫外光刻（High-NA EUV），进一步提升密度。
• 后续：14A 节点继续深化 GAA 和背面供电，并计划引入高密度 MIM 电容等。

5.2 三星：率先量产，三步迭代

• 3nm GAE（初代，2022 年量产）：基于 MBCFET™（Multi-Bridge Channel FET），纳米片宽度可调，使设计者可在同一芯片上灵活选择不同驱动电流的晶体管。初代良率偏低，主要用于低功耗加密货币或小型移动芯片。
• 3nm GAP（第二代，2024 年）：改进工艺整合，提升性能与良率，计划用于 Exynos 2500（来源：三星 Foundry Forum 2023）。
• 2nm GAA（SF2，2025 年量产）：纳米片堆叠层数增加，集成背面供电（BSPDN）预计在 SF2P 阶段引入（2026 年）。
• 特点：三星路线兼顾早期进入与快速迭代，在专利和生态上积极与 IBM 等合作。

5.3 台积电：稳健兼容，后发制人

• N2 节点（2025 年量产）：采用纳米片（Nanosheet）GAA 晶体管，秉承与现有 FinFET 设计工具高度兼容的原则，降低客户迁移门槛。
• 背面供电：台积电并未在 N2 同时导入背面供电，而是规划在 N2P（预计 2026 年）引入 Super PowerRail，以此平滑技术风险。
• 性能提升（台积电 2022 技术论坛）：N2 相较于 N3E，速度可提高 10–15%，或同速度下功耗降低 25–30%，逻辑密度提升约 1.15×。此口径涵盖全工艺流程优化。

三者路线差异体现了“激进协同” vs “早进迭代” vs “稳健兼容”的不同战略。

6 上游：设备与材料生态

GAA 制造对上游设备和材料提出极高要求，并催生大量新需求。

6.1 核心设备

• 外延设备：Si/SiGe 超晶格生长要求原子级厚度均匀性。主要供应商：应用材料（AMAT）Centura 平台、东京电子（TEL）Epitaxy 系统。2023 年应用材料在财报说明会上表示其先进外延设备营收同比增长约 20%，其中 GAA 相关需求占重要份额（口径：AMAT FY2023 Q4 Earnings Call）。
• 原子层刻蚀（ALE）：纳米带释放需要极高选择比的各向同性刻蚀去 SiGe，留 Si。科林研发（Lam Research）的 Selis 系列被广泛用于此步骤；东京电子亦有定向刻蚀方案。
• 原子层沉积（ALD）：高 K 介电层和金属栅极的均匀包覆依赖 ALD 技术，尤其在纳米带微小缝隙内实现保形沉积。AMAT、Lam、TEL 及先晶（ASM）均为主要设备商。
• 光刻机：EUV 光刻仍是关键。ASML NXE:3600D/3800E 系列支持 13.5nm 波长，18A 及更高节点将导入 High-NA EXE:5000（2024 年首台交付给 Intel，来源：ASML 2024 年 Q1 财报）。
• 检测与量测：纳米带几何形貌、堆叠厚度、缺陷检测需求激增。科磊（KLA）、应用材料等。光学散射测量（OCD）、CD-SEM 及 TEM 成为标配。

6.2 材料

• 硅锗衬底与外延前驱物：信越化学（日本）、SUMCO、SK Siltron（韩国）提供高质量硅片和外延片。硅锗前驱气体（如 GeH₄、Si₂H₆）由林德、默克等供应。
• 高 K 介质与金属栅材料：HfO₂ 靶材、TiN、TiAl、TaN 等需求扩大。Entegris、富士电子材料等参与。
• CMP 抛光液与清洗化学品：GAA 结构需要极高平整度与选择性，相关化学品市场随工艺步骤增加而扩大。

7 下游：谁需要 RibbonFET/GAA

GAA 晶体管直接对应需要高晶体管密度和极致能效的芯片场景。

7.1 AI 训练与推理芯片

大模型时代，AI 加速器对每瓦算力极度敏感。Intel 未来 Falcon Shores 及 Gaudi 系列将陆续过渡至 18A（Intel 路线图）。英伟达、AMD 的下一代 GPU 预计采用台积电 N2 或三星 2nm GAA 工艺（2026–2027 年产品周期）。GAA 提供的低功耗、高密度优势可支持更大规模的 HBM 集成与更高的张量操作频率。

7.2 数据中心 CPU

英特尔至强 6 能效核（Sierra Forest 后继）及 Clearwater Forest（18A）针对云原生微服务，单颗处理器核心数有望增至数百个，全靠晶体管微缩和功耗优化。AMD EPYC 未来系列同样依赖先进制程。

7.3 高端移动 SoC

功耗和热约束最严格的应用场景。三星自研 Exynos 2500 将首发 SF3 GAP 工艺（三星 2024 年进度）；苹果 A18/A19 Pro 已用 N3，后续 A 系列预计 2026 年迁移至 N2。高通骁龙 8 Gen 未来产品可能三星/台积电双源。

7.4 其他

• 5G/6G 基带：毫米波 RRH 功耗敏感，GAA 可提供更高集成度和能效。
• 自动驾驶芯片：Mobileye、高通 Snapdragon Ride、英伟达 Orin 后继将追求低功耗高算力，GAA 是自然选择。

8 受益公司（产业链梳理）

以下仅从产业链分工角度列举在 GAA 技术演进中具备相关业务的代表性公司，绝非任何形式的投资推荐或买卖建议。

8.1 晶圆制造/IDM

• 英特尔：RibbonFET 与 PowerVia 首发，IDM 2.0 代工策略下也为外部客户提供 18A 工艺。
• 三星电子：率先量产 GAA，为内部 System LSI 和外部的客户（如谷歌 Tensor 等潜在客户）服务。
• 台积电：N2/N2P 将覆盖苹果、英伟达、AMD、高通、博通等绝大多数无晶圆厂设计公司，市场影响力最大。

8.2 半导体设备

• 应用材料（AMAT）：外延、ALD、CMP、检测等全流程设备。
• 科林研发（Lam Research）：选择性刻蚀、ALE。
• 东京电子（TEL）：刻蚀与涂胶显影。
• 科磊（KLA）：检测与量测。
• ASML：EUV 光刻机，为 GAA 提供图案化能力。
• 先晶半导体（ASM International）：ALD。

8.3 材料

• 信越化学、SUMCO、SK Siltron：硅片与外延片。
• Entegris、默克、林德：前驱体与特气。
• DuPont、Fujifilm：CMP 抛光垫与浆料。

8.4 EDA 与 IP

• Synopsys：2023 年发布面向 GAA 的 DTCO 设计与仿真套件，支持纳米带尺寸优化和工艺偏差分析。
• Cadence：提供 Virtuoso 和 Quantus 等工具对应 GAA 仿真模型。
• Arm：为 GAA 工艺提供针对性的标准单元库与核心 IP，降低 SoC 设计迁移难度。

8.5 无晶圆厂设计公司

英伟达、AMD、高通、博通、联发科、苹果等都将因晶体管能效提升而受益，获得更高的设计余量。

9 市场规模

注：以下数据均源自第三方行业研究机构预测，仅反映整体趋势，年份和口径已注明。

• 先进制程代工市场：据 Counterpoint Research 2023 年报告，2023 年全球 5nm 及以下先进制程代工收入约 340 亿美元，预计到 2027 年 2nm 及更先进节点（包括 GAA 和后续 CFET）产生的代工收入将超过 300 亿美元（口径：纯晶圆代工逻辑 IC 收入，不包括 DRAM 等）。
• GAA 专用设备市场：Yole Intelligence 2023 年报告《Status of the GAA Equipment Market》分析指出，2023 年与 GAA 直接相关的设备（外延、ALE、ALD、特定检测）市场规模约 7 亿–8 亿美元，预计 2028 年将增长至 42 亿美元，复合年增长率约 40%（口径：设备出货额，仅计增量设备）。若包含 EUV 光刻机等共用部分，市场规模更大。
• GAA 芯片产值：IC Insights（现 TechInsights）2023 年修正数据，预计 2025–2029 年，基于 GAA 技术的芯片（包括 CPU、GPU、ASIC 等）年产值将从约 50 亿美元增长至超过 500 亿美元（口径：半导体 IC 最终销售值）。中国部分：中国大陆当前尚无量产 GAA 的计划，先进制程代工产值在全球占比低于 10%（2023 年公开数据），未来规模受设备出口限制影响存在高度不确定性。

注意：以上预测均涉及大量假设，仅用作技术趋势参考。

10 玩家对比