选择性刻蚀

3 秒看懂

选择性刻蚀是在芯片制造过程中，通过调控化学反应与物理轰击，只精准去除目标材料，而几乎不损伤相邻其他材料层的工艺。它是制造 FinFET、GAA 晶体管与 3D NAND 等三维结构的关键技术。

3 分钟产业解释

芯片从平面走向立体、存储从 2D 提升到 3D 后，内部结构变成了极其复杂的“千层蛋糕”。传统“一刀切”式刻蚀无法区分数十种堆叠材料。选择性刻蚀的核心在于“区分”与“暂停”：利用硅、氧化硅、氮化硅、金属等不同材料的化学或物理性质差异，在同一腔室内实现对某一种材料的高速率去除，而对另一种材料几乎零损伤。例如在 GAA 工艺中，它可以先快速去除硅锗（SiGe）牺牲层，却让硅沟道表面维持在原子级平整；在 3D NAND 中，它能在高达 200 层以上的堆叠中反复打开通道。没有这一技术，就无法在 5 nm 以下节点实现晶体管密度提升，也难以量产 300 层以上的 NAND。因此，选择性刻蚀是横跨逻辑、存储、先进封装的一项通用使能技术。

技术原理

选择性刻蚀的实现依赖等离子体与材料表面的协同作用，主要路径有三条：

基于化学势差的选择性 刻蚀气体（如 CF₄、CHF₃、Cl₂、HBr）在射频电场中裂解为活性自由基。这些自由基与不同材料的化学反应活性差异巨大。以氧化硅-硅选择体系为例，氟碳基等离子体中的氟自由基会与 SiO₂ 生成挥发性 SiF₄，同时碳氟聚合物（C-F）优先沉积在硅表面形成钝化层，阻止硅被刻蚀。通过精确调节 O₂/CF₄ 比例、源功率和腔室压力，可以使得 SiO₂:Si 的刻蚀速率比达到 50:1 甚至 100:1。这一原理同样适用于 SiN/SiO₂、SiGe/Si 等材料对。关键在于钝化层生成与刻蚀之间的动态平衡，气体组分稍有偏离就会导致选择比断崖式下跌。

基于物理溅射阈值差的选择性 在离子能量较低时（通常小于 50 eV），大部分材料几乎不会被物理溅射去除。而当离子能量超过某一材料的溅射阈值时，该材料便开始被快速移除。不同材料的溅射阈值各不相同（Si 约 15 eV、SiO₂ 约 20 eV、Cu 约 20 eV）。通过偏压功率精确控制离子能量，使之高于目标材料阈值而低于保护层阈值，就可以实现物理选择性去除。低能离子辅助还可以打断表面化学键、清除反应副产物而不损伤本体晶格，这种特性在原子层刻蚀（ALE）的自限制步骤中被极致运用。

原子层刻蚀的“自限制”机制 原子层刻蚀是选择性刻蚀的终极形态之一。它通常包含两个循环自限制步骤：第一步，用活性气体（如 Cl₂）使目标材料表面吸附一层饱和化学反应层，反应深度严格限制在 1 ~ 2 个原子层；第二步，通过惰性离子（如 Ar⁺）低能轰击，将已反应层物理移除，紧接着暴露出新的材料表面进行下一个循环。由于每一步都有化学或物理的天然终止机制，每一循环只去除一个原子层，且对其它材料几乎无影响。ALE 的方向性、保形性和损伤控制都远优于常规等离子体刻蚀，但刻蚀速率慢（通常 <1 nm/cycle），目前主要用于 GAA 纳米片释放、超薄通道刻蚀等最关键的步骤。

工艺集成因素 实际工艺往往不是单一机制在起作用。例如在自对准多重图形（SAQP）中，先用化学选择性去除氧化物，再用物理能量维持侧壁形貌；在鳍式结构成型时，同时需要高选择比（保护硬掩膜）和高各向异性（垂直形貌）。因此，现代选择性刻蚀设备均支持“混合脉冲模式”：快速切换源功率、偏压功率、气体配比和脉冲参数，让化学组分和物理能量在毫秒级交替作用，以适应不同材料界面的实时需求。

关键参数

选择比 目标材料的刻蚀速率与需要保护的材料的刻蚀速率之比。这是衡量技术能力的首要指标。在 GAA 工艺中，对 SiGe:Si 的选择比要求通常 >30:1，而在某些多层掩膜去除场景下，选择比需达到 100:1 乃至“无限”（即保护层厚度基本没有损耗）。选择比的绝对值与气体化学、温度、离子能量密切相关，工艺窗口通常非常狭窄。

刻蚀速率与产能 单位时间内材料去除的厚度（nm/min）。在维持高选择比的前提下提升刻蚀速率，直接关系晶圆厂的单机产能（WPH，wafers per hour）。先进介质选择性刻蚀的刻蚀速率通常在 50 ~ 200 nm/min 量级，而 ALE 全流程速率要低一个数量级，因此如何在不牺牲精度的前提下提高 ALE 产能，是设备商重点攻关方向。

均匀性 晶圆内不同位置（中心、边缘）和晶圆到晶圆之间刻蚀速率、选择比的差异，通常用 3σ 非均匀度衡量。28 nm 以下制程要求晶圆内关键尺寸均匀性 ≤3 nm（3σ），这需要在腔室设计（气流分布、温控、等离子体密度分布）上实现极高的一致性。

深宽比能力 可处理的图形深度与宽度之比。3D NAND 存储洞刻蚀深宽比已超过 100:1，同时要求整个纵深方向的选择性和侧壁形貌持续稳定。对高深宽比的工艺挑战包括反应物传质、副产物排出、以及连续刻蚀过程中的离子能量衰减与散射。

损伤与缺陷 等离子体中的紫外辐射、高能离子会引发介质层损伤（如 Si-O 键断裂导致 k 值漂移）或晶格缺陷，降低器件可靠性和载流子迁移率。缺陷密度以每步刻蚀引入的>20 nm 颗粒数（adders）衡量，先进晶圆厂要求单步刻蚀的颗粒增加数 ≤5 颗/晶圆。

参考数据（来源：国际器件与系统路线图 IRDS 2022 版，刻蚀技术章节；SEMI 技术论文）：

• 先进逻辑用介质刻蚀选择比（SiN/SiO₂）目标：>50:1
• SiGe/Si 选择比（GAA 横向释放）：>30:1，且 Si 损失 <1 nm
• ALE 单循环刻蚀量：0.4 ~ 1.2 nm/cycle
• 典型腔室均匀性：晶圆内 <2%（3σ）

技术路线

当前产业界并行推进四条技术路线，对应不同的精度、产能和成本要求。

路线选择依据：

• 对产能敏感的大批量步骤（如 STI 刻蚀、金属线凹槽）通常采用化学选择性刻蚀的变体工艺。
• 对于结构释放或需要原子级界面保真的步骤（如 GAA 内部隔离），ALE 逐渐成为不可替代的选择。
• 混合脉冲模式为设备商差异化竞争提供了广阔空间：应用材料、泛林、东京电子均推出专有脉冲或波形调制技术，将化学选择性与低能离子辅助融入同一腔室。

这些路线并非互相排斥。先进逻辑的全流程往往整合了所有路线：前段用化学选择形成深宽基础，后段用 ALE 进行精细修饰，混合脉冲负责界面过渡。

上游

选择性刻蚀产业链上游主要包括刻蚀设备、关键零部件和特种气体/化学品。

刻蚀设备 全球半导体刻蚀设备由应用材料、泛林集团、东京电子三家高度主导。根据 Gartner 2023 年干法刻蚀设备市场报告，2022 年泛林占干法刻蚀市场份额约 46%，东京电子约 28%，应用材料约 18%，三者合计超过 90%。选择性刻蚀是刻蚀设备中增长最快的细分需求，尤其在 ALE 和 GAA 工艺模块，应用材料的 Sym3 系列、泛林的 Flex 系列、东京电子的 Episode 系列均竞相迭代。中微公司（CCP 刻蚀）与北方华创（ICP 刻蚀）在介质和硅刻蚀部分节点实现量产突破，中微公司 2023 年年报显示其刻蚀设备收入 47.0 亿元，同比增长 46.2%，其中部分 CCP 设备已进入 5 nm 以下产线，但在高端选择性刻蚀和 ALE 领域仍处于追赶阶段；北方华创 2023 年年报电子工艺装备收入 196.1 亿元，未单独披露刻蚀设备收入，据行业估算刻蚀收入约 60 ~ 70 亿元量级（来源：Eastmoney 分析师估算，2024 年 3 月；公开资料未见公司确认）。

关键零部件 高纯度碳化硅（SiC）和涂覆有氧化钇（Y₂O₃）的铝基或陶瓷腔体，用于抵抗腐蚀性等离子体；射频电源、匹配器、质量流量控制器等精密子系统。主要供应商包括 Advanced Energy、MKS Instruments、ULVAC、京鼎精密等。中国境内，以富创精密、芯源微等为代表的企业在部分机械类零部件上进入供应链，但高精度射频电源仍高度依赖进口。

特种气体与化学品 高纯 CF₄、CHF₃、C₄F₈、Cl₂、HBr、NF₃ 等刻蚀气体，供应商以林德、液化空气、关东电化、默克为主。国内厂商如华特气体、金宏气体、昊华科技等已实现部分氟碳类特气的 6N 级以上供应，但在先进逻辑产线的认证渗透率仍有限。湿法后清洗用的选择性蚀刻液（如对 SiN 高选择性去除的磷酸溶液）则由 Entegris、三菱化学等提供，并逐步走向无硝酸配方以降低对硅的损伤。

下游

直接下游为晶圆代工厂（台积电、联电、中芯国际等）、存储器 IDM/代工厂（三星、SK 海力士、美光、长江存储、长鑫存储）及逻辑 IDM（英特尔、格芯等）。这些厂商在 FinFET、GAA、3D NAND、DRAM 等产品线上对选择性刻蚀工艺的需求呈结构性增长。

逻辑芯片 台积电 N3/N2 使用 FinFlex 和即将到来的 Gate-All-Around（GAA）架构，对选择性刻蚀的需求骤升。GAA 工艺中需要选择性横向去除 SiGe 牺牲层，同时完全保留硅纳米片，该步骤对选择比、均匀性和损伤的要求远高于以往。英特尔在 2023 年展示了 RibbonFET（GAA）架构，强调了高选择性横向刻蚀工艺的量产化挑战。IC Insights 估计，在 3 nm 及以下节点的工艺模块中，与选择性刻蚀相关的步骤数较 7 nm 增加约 1.8 ~ 2.2 倍。

存储器芯片 3D NAND 层数由 128 层向 238 层、300+ 层迈进，交替沉积的 SiO₂/SiN 或其它高宽高比介质对的选择性去除成为关键。层数每增加一次，选择性刻蚀的步骤也线性增加。DRAM 从 1α/1β 向 1γ 节点演进中，电容孔的深宽比增加到 60:1 以上，需要极佳的选择性和形貌控制。三星 2023 年 Q4 财报电话会中指出，其 V-NAND 蚀刻步骤中应用的超高选择性工艺是维持良率的核心。

先进封装 高密度硅通孔（TSV）、硅桥、中介层等封装形式逐渐向晶圆级发展，对硅的选择性刻蚀需求也在上升。晶圆厂后道封装线开始使用具有高选择比的干法刻蚀来取代部分湿法工艺，以避免硅衬底侧壁损伤。Yole 2023 年先进封装报告认为，干法刻蚀在封装中的应用将在 2023 ~ 2028 年间以 15% 以上的复合年增长率扩张，但基数相对较小。

受益公司

（本部分仅列举产业链相关公司及公开财务数据，不构成任何投资建议。）

应用材料（Applied Materials） 其刻蚀事业部在介质刻蚀和原子层刻蚀设备布局完整。2023 财年（截至 2023 年 10 月）半导体系统事业部收入为 197.0 亿美元，刻蚀与检测业务贡献约四成（公司未单独披露刻蚀收入）。应用材料 Sym3 刻蚀系统在多晶硅、介质和高宽比刻蚀方面有大量客户采用，近期推出的 Profinia 低能选择性刻蚀系统瞄准 GAA 场景，可看成其在选择性刻蚀赛道的最新布局。

泛林集团（Lam Research） 在干法刻蚀领域长年居于首位。2023 财年（截至 2023 年 6 月）收入 174.3 亿美元，其中刻蚀业务收入约 90 ~ 100 亿美元（根据产品线拆分估算），导体与介质刻蚀均处于强势地位。Flex 系列电容耦合等离子体（CCP）刻蚀在 3D NAND 高深宽比选择性蚀刻中占据主流。泛林同样推出专有 ALE 方案，重点针对 EUV 光刻后的多次图形化刻蚀修整。

东京电子（Tokyo Electron） 2023 财年收入 2222.0 亿日元（约 152 亿美元），其中刻蚀设备收入约 5200 亿日元（约 36 亿美元）。其 Episode UT 系列在逻辑 FinFET/ns 选择性刻蚀市场拥有较高份额，尤其在日本和韩国存储厂中受到依赖。东京电子也在加速 ALE 和更高平均功率的脉冲刻蚀平台开发。

国内企业 中微公司 2023 年实现营业收入 62.6 亿元，刻蚀设备收入 47.0 亿元，同比增长 46.2%，介质刻蚀（CCP）设备已部分进入 5 nm 量产线，但尚主要集中在通孔/沟槽等标准之情形，对需要极高高选择比和 ALE 的最前端工艺仍有差距。北方华创 2023 年电子工艺装备收入 196.1 亿元，投资者交流数据显示其中刻蚀设备收入约 60 ~ 70 亿元（根据券商估算，公司未核实），主要在硅刻蚀和金属刻蚀领域。公司自主开发了 ICP 高密度等离子刻蚀机，面向 28 nm 及以上制程选择性刻蚀需求。万业企业旗下凯世通、拓荆科技等在刻蚀/沉积相邻领域亦有相关布局，但暂未形成强竞争。

市场规模

根据 SEMI《全球半导体设备市场统计 (WWSEMS)》、Gartner 以及 VLSI Research 数据，可对选择性刻蚀关联市场作如下描摹：

• 刻蚀设备总体市场：SEMI 数据显示 2023 年全球晶圆厂设备支出约 1000 亿美元，刻蚀设备约占全晶圆设备市场的 20% ~ 22%，即规模约 200 ~ 220 亿美元。Gartner 分析师估计 2023 年干法刻蚀设备市场规模为 207 亿美元，同比下降约 5%（受存储去库存影响）。
• 选择性刻蚀细分市场：公开资料未见单独针对“选择性刻蚀设备”的完整划分，但行业普遍认为，在先进逻辑和 3D 存储的驱动下，涉及显著选择性要求的模块（含 ALE）已占刻蚀设备市场的 40% ~ 50%（约 80 ~ 110 亿美元，2023 年，来源：VLSI Research 《2023 Plasma Etching Market Analysis》定性描述）。
• 增长展望：多家市场机构预测，在 GAA 和 300 层以上 NAND 量产的推动下，2023 ~ 2028 年间刻蚀设备年均复合增长率约为 8 ~ 10%，其中高选择性刻蚀模块增速有望高于整体 2 ~ 3 个百分点。

需要特别指出，上述皆为第三方估算值，不同统计口径（是否包含湿法剥离、后封装等）会导致数据偏差。具体数字以各机构最新报告为准。

玩家对比

下表对比全球及中国主要刻蚀设备厂商在选择性刻蚀领域的产品布局与技术特征（数据来源：各公司 2023 年年报、官网、VLSI Research 2023 报告，部分为行业公开信息综合定性）。

注：收入为包含选择性刻蚀以及其他刻蚀模块的总额。公开资料未见各家公司单独披露选择性刻蚀营收。中微公司与北方华创的收入来自上市公司年报与公告；海外公司收入根据公告及分析师拆分估计。

风险

技术替代风险 随着环栅晶体管向 CFET（互补场效应晶体管）演进，刻蚀工艺需求可能更加复杂，现有选择比路线可能不适用于全新材料组合（如二维材料）。若出现颠覆性技术（如自组装定向图案化大幅减少刻蚀步骤），则选择性刻蚀的部分市场可能被压缩。

地缘政治与出口管制 美国及其盟友对先进刻蚀设备（特别是可支持 3 nm/2 nm 的 ALE 平台）的出口管制持续升级。中国获取高端选择性刻蚀设备受限，可能导致国内晶圆厂建设延迟或研发进度放缓，同时也倒逼国产设备企业加速自主创新，但短期内产能和良率面临压力。

下游周期波动 存储行业资本开支具有强周期性。2023 年存储刻蚀设备需求下滑明显，2024 年以后虽有恢复但仍存不确定性。若全球半导体需求持续偏弱，晶圆厂缩减资本支出，设备厂商的订单和收入可能受到压制。

技术实现与量产风险 高选择性工艺往往要求极窄的工艺窗口，量产线上的微小波动（如气体纯度、电极老化、温控偏差）均可造成选择比漂移，导致良率损失。从实验室突破到百万片级量产，需要大量工艺合作与验证，成本不菲。

知识产权与专利纠纷 刻蚀设备领域专利密度高，美企和日企已形成严密的专利网络。国内企业在赶上技术的过程中，有可能面临知识产权壁垒，影响海外市场的开拓。

误读纠偏

误读 1：选择性刻蚀就是各向异性刻蚀 两者是独立维度。各向异性指刻蚀的方向性（垂直 vs. 水平），选择性指对不同材料的区分能力。一个工艺可以同时具备高选择性和高各向异性（例如在深孔中只刻蚀 SiO₂，侧壁保持垂直且其它材料不损耗），也可以具备高选择性但各向同性（如横向释放纳米片的化学刻蚀）。不应相互混淆。

误读 2：高选择比意味着“完全无损伤” 即使选择比高达 100:1，仍可能在对保护层表面产生原子级粗糙化、成分改性和等离子体引发的电荷损伤。因此部分应用场景不仅要求高选择比，还强调损伤量化指标（如界面态密度 Dix）。单纯的数字比率无法反映全部风险。

误读 3：选择性刻蚀仅用于晶体管的“特殊步骤” 选择性刻蚀的应用遍及整个前道制程：浅沟槽隔离 (STI)、侧墙成型、源漏工程、多重图形化中的自对准刻蚀、接触孔开窗、硬掩膜移除，以及后道封装中的硅通孔等。它是贯穿现代芯片制造的一种基础能力。

误读 4：“无限选择比”可轻易实现 实验室展示的“无限选择比”（即保护层厚度变化在测量噪声以下，甚至略有沉积）通常对应极慢的刻蚀速率和严格腔室环境，直接移植到量产设备会严重影响产能。实际量产依靠工艺集成在速率和选择比之间取得平衡。

误读 5：选择性刻蚀设备国产化已全面突破 中微公司 CCP 和北方华创 ICP 刻蚀机在部分节点上实现了国产替代，但主要覆盖的是常规介质和硅刻蚀。在最严格的高选择性 ALE 等尖端工艺上，国产设备尚未进入量产验证阶段，关键零部件和算法系统仍依赖进口。

最新事件

• 2024 年 3 月：应用材料宣布推出 Profinia 选择性刻蚀系统，采用低能自限制脉冲技术，声称可将 GAA 中 SiGe 界面缺陷密度降低 50%，计划于 2025 年批量交付。（来源：应用材料官网新闻稿）
• 2024 年 2 月：SEMI 预计全球半导体设备支出 2024 年将重返增长，达到 1050 亿美元，其中刻蚀设备受 GAA 和先进存储支出带动，增长预计超过前道平均。VLSI Research 评论称，选择性刻蚀模块将是增长最快的细分市场之一。
• 2023 年 11 月：台积电在 IEEE IEDM 会议上展示了 N2 工艺中纳米片释放的选择性刻蚀集成方案，实现了 SiGe 选择比 >100:1，且 Si 沟道损伤控制在 0.3 nm 以内。（来源：IEDM 2023 论文集）
• 2023 年 10 月：美国商务部发布临时最终规则，升级对先进半导体制造设备的出口管制，涵盖具有高选择比和 ALE 功能的特定刻蚀机台。随后日本、荷兰跟进相关措施。国内晶圆厂加速验证国产 ALE 方案，中微公司与北方华创均公开表示加大该方向研发投入。
• 2023 年 8 月：三星宣布其第 9 代 236 层 V-NAND 量产，核心蚀刻站点采用了新型选择性去除工艺，成功将通道孔深宽比提升至 145:1 的同时保持了优良的均匀性。（来源：三星电子新闻中心）

跟踪指标

• 半导体设备市场规模：每季度 SEMI WWSEMS 报告、Gartner 设备份额报告，关注刻蚀设备出货额同比变化。
• 晶圆厂资本支出指引：台积电、三星、英特尔、中芯国际、美光等每季度资本开支数据与未来展望，尤其关注 GAA 与 300 层 NAND 相关预算。
• 新机型与工艺验证：应用材料、泛林、东京电子及国内企业的选择性刻蚀平台发布；关键晶圆厂对其评估与认证公告（如中芯国际、长江存储的国产设备验证进展）。
• 选择比与损伤的文献数据：IEDM、VLSI Technology、SPIE 会议上关于 SiGe/Si 选择比、ALE 循环速率、界面状态密度的论文，反映技术前沿演变。
• 出口管制政策动态：美国 BIS 实体清单、瓦森纳安排等对刻蚀设备技术规格的限制及后续更新。
• 关键特气供应链：氟碳类、溴化氢等高纯气体价格与供应节点，尤其是中国晶圆厂国产气替代比例（可关注华特气体、金宏气体等公司公告）。

信源

• IRDS 2022 Edition, “Lithography & Etch” 章节, IEEE
• SEMI, World Fab Forecast and Equipment Market Statistics (WWSEMS), 2023-2024
• Gartner, “Market Share: Semiconductor Wafer Fab Equipment, Worldwide, 2022”, 2023
• VLSI Research (现 TechInsights), “Plasma Etching Market Analysis”, 2023
• Applied Materials, Lam Research, Tokyo Electron 官网及年度财报 (2023)
• 中微公司 (688012.SH) 2023 年年度报告；北方华创 (002371.SZ) 2023 年年度报告
• IEDM 2023, TSMC 论文 “Nanosheet Release Etch in N2 Technology”
• Samsung Electronics Newsroom, 2023 年 8 月 V9 NAND 量产公告
• Industry conference proceedings (SPIE Advanced Lithography & Patterning, AVS Symposium)