系统级封装

3秒看懂

系统级封装（SiP）是将多个不同工艺节点、不同功能（如处理器、存储器、传感器、无源元件）的裸芯片或已封装器件，通过先进封装技术集成在一个封装体内，实现一个完整系统或子系统功能的技术。 核心是**“在封装内实现系统集成”**，与追求单芯片集成的SoC（系统级芯片）形成互补。

3分钟产业解释

在摩尔定律逼近物理极限、SoC设计成本与风险飙升的背景下，SiP成为延续性能提升与功能集成的关键路径。它不追求在单一芯片上做所有事，而是将“最合适的技术”用“最合适的方式”集成在一起。

产业核心价值：

1. 异构集成：可将先进制程（如5nm）的逻辑芯片、成熟制程（如28nm）的电源管理芯片、不同材质的硅光芯片、第三代半导体器件等灵活组合，突破单一芯片的工艺限制。
2. 缩短上市时间：通过复用已验证的芯片模块（Chiplet/IP），显著降低系统级产品的设计复杂度和风险，加速产品迭代，尤其适用于快节奏的消费电子和AI硬件。
3. 优化系统性能：通过缩短芯片间互连距离，提升数据传输速率、降低功耗和延迟。例如，在智能手机中，将处理器、内存、射频前端集成，可优化能效和信号完整性。
4. 灵活应对多样化需求：特别适合小批量、多品种、高集成的应用场景，如可穿戴设备、物联网模块、汽车电子、高端AI加速卡等。

简单比喻：SoC像自己建一座功能齐全的独栋别墅（设计难度大、耗时长），而SiP像在精心规划的土地上，用现成的高质量模块（厨房、卧室、客厅）快速组装成一座功能完善的别墅。

15分钟专家深入

深入SiP，需理解其技术内核、市场驱动力及面临的挑战。

1. 技术内核：不止于“封装”

SiP远非简单的多芯片堆叠，它是一个系统级设计平台，融合了芯片设计、封装设计、信号/电源完整性、热管理等多学科知识。其技术实现主要依赖于以下核心要素：

• 基板技术：从有机基板（PCB-like）到硅中介层（Silicon Interposer）、玻璃基板、扇出型（Fan-Out）再布线层（RDL）等，提供高密度、细间距的电气互连。
• 互连技术：包括传统引线键合（Wire Bonding）、倒装芯片（Flip Chip）、硅通孔（TSV）、混合键合（Hybrid Bonding）等，后者能实现微米级甚至亚微米级的芯片间直接连接，是实现超高密度集成的关键。
• 异构集成能力：这是SiP的灵魂。能够将来自不同晶圆厂、不同工艺节点、不同功能、甚至不同材质（如硅、化合物半导体、无源元件）的芯粒（Chiplet）集成在一起。
• 系统协同优化：SiP设计必须从系统层面考虑，进行封装-芯片-电路板协同仿真，以解决信号串扰、电源噪声、电磁干扰和热分布等复杂问题。

2. 市场驱动力与应用场景

• 移动与消费电子：智能手机（A系列芯片+内存）、TWS耳机（主控+传感器+电源）、智能手表是SiP最早且最大的市场，追求极致的小型化和集成度。
• 高性能计算与AI：这是SiP技术发展的最强引擎。大型AI模型训练芯片（如GPU、TPU）对算力、带宽、能效的需求，远超单芯片SoC的物理极限。通过2.5D/3D SiP（如采用硅中介层或混合键合）集成多个计算芯粒、高带宽内存（HBM），已成为主流方案。例如，NVIDIA的H100/H200 GPU、AMD的MI300系列均采用SiP技术。
• 汽车电子：高级驾驶辅助系统（ADAS）、车载信息娱乐系统需要高可靠性、耐高温的集成解决方案，SiP可整合处理器、传感器、电源等。
• 通信与物联网：5G基站射频前端模块、物联网通信模组等，需要整合多种通信协议和射频功能。

3. 挑战与瓶颈

• 成本：特别是采用硅中介层、TSV、混合键合等先进工艺的SiP，其封装成本可能接近甚至超过芯片本身成本，需权衡性能收益与经济性。
• 设计复杂性：需要跨领域的协同设计工具和方法学，对设计团队能力要求极高。
• 热管理：高功率密度芯片集成在狭小空间内，散热是巨大挑战。
• 良率与测试：多芯片集成的最终良率受各芯片良率及封装良率的乘积影响，测试策略（Known Good Die, KGD）和成本控制是关键。
• 标准与生态：Chiplet间的接口、协议等缺乏统一标准（虽有UCIe等行业倡议），生态碎片化阻碍了通用芯粒市场的形成。

技术原理（深入机制与关键参数）

SiP的核心原理是在封装层级实现电气互连、机械支撑、热管理和环境保护。其技术路径可大致分为以下几类，复杂度和性能依次递增：

+-----------------------------------------------------------------------+
|                    系统级封装 (SiP) 技术路径谱系                       |
+-----------------------------------------------------------------------+
| 传统SiP (2D/2.1D)  |  先进SiP (2.5D)       |  前沿SiP (3D)          |
+---------------------+-----------------------+-------------------------+
| • 基板: 高密度有机  | • 中介层: 硅/玻璃    | • 方式: 芯片堆叠       |
|   PCB或陶瓷基板     |   (含TSV/TGV)         | • 关键技术: TSV,      |
| • 互连: 引线键合/   | • 互连: 倒装芯片      |   混合键合             |
|   倒装芯片          |   (与中介层连接)      | • 代表: HBM内存堆叠、  |
| • 特点: 成本相对低，| • 特点: 实现超细间距   |   图像传感器与逻辑芯片的|
|   适合多芯片平面      |   芯片间互连，带宽高    |   面对面堆叠等         |
|   集成，如SiP模组    | • 代表: 高端GPU/HPC    | • 特点: 极致性能与     |
|                     |                       |   密度，热管理极难      |
+---------------------+-----------------------+-------------------------+

关键技术机制与参数（定性，无具体数字依据则不写）：

1. TSV (硅通孔)：在硅中介层或芯片上刻蚀通孔并填充导电材料，实现上下层芯片的垂直电气连接。关键参数：孔径、深宽比、密度（数量/面积）、电阻/电容。TSV是实现2.5D/3D集成的物理基础。
2. RDL (重布线层)：在芯片或中介层表面，通过光刻、电镀等工艺制作金属布线层，用于重新排布芯片的焊盘（I/O）位置，以适应更细间距的倒装芯片或与基板的连接。关键参数：线宽/线距（L/S）、层数、布线密度。
3. 混合键合：一种无需凸点，直接通过铜-铜和氧化物-氧化物原子级键合实现芯片间电气和机械连接的技术。关键参数：键合对准精度、表面粗糙度、键合强度。它能实现比倒装芯片高一个数量级的互连密度，是未来3D集成和超高性能SiP的关键。
4. 热管理：SiP内部热源集中，散热路径复杂。解决方案包括：采用高导热材料（如热硅脂、相变材料）、设计散热盖（Heat Lid）、在基板或中介层内集成微型流体通道（微流道散热）、以及通过TSV本身辅助导热。

设计流程：系统架构规划 -> 芯片/芯粒划分与设计 -> 封装结构设计 -> 电气/热/机械协同仿真 -> 基板/RDL设计 -> 工艺流片 -> 测试。

技术演进史

• 1990s-2000s初：SiP概念萌芽，主要形式为多芯片模块（MCM），用于军事、航空等领域，成本高昂。
• 2000s中-2010s初：随着移动设备兴起，以引线键合或倒装芯片为基础的传统SiP在手机、消费电子中普及，实现小型化。苹果iPhone首次大规模应用SiP封装（如A系列处理器+内存）。
• 2010s中后期：2.5D SiP技术成熟，以台积电的CoWoS (Chip-on-Wafer-on-Substrate) 技术为代表，成功应用于FPGA和早期AI芯片（如NVIDIA V100），解决了HBM与GPU的高带宽互连问题。
• 2020s至今：进入后摩尔时代，SiP/Chiplet成为产业共识。技术焦点转向：
  1. 性能驱动：混合键合等超高密度3D集成技术开始在HBM和未来计算芯片中应用。
  2. 成本驱动：扇出型封装（FO-WLP）等技术在中端SiP市场扩大应用，平衡成本与性能。
  3. 生态构建：UCIe等通用Chiplet互连标准发布，推动芯粒产业的标准化和复用。

技术路线对比（量化表）

注：所有对比为相对趋势，具体性能与成本取决于具体设计方案与规模。

上下游

上游（材料、设备、设计与IP）：

• 材料：封装基板（ABF、BT）、前驱体、光刻胶、电镀液、陶瓷材料、导热材料、引线框架等。
• 设备：光刻机（用于RDL）、电镀设备、键合机（引线键合、倒装键合、混合键合）、刻蚀机、减薄机、检测设备（AOI、X-ray、超声扫描）。
• IP与设计服务：EDA工具（Cadence, Synopsys, Siemens）、芯粒IP供应商、设计服务公司。

中游（封装与测试）：

• OSAT (外包封测厂商)：日月光（ASE）、安靠（Amkor）、长电科技、通富微电、华天科技等。他们是SiP技术的主要实践者和推动者。
• 晶圆代工厂：台积电（TSMC）、三星（Samsung Foundry）、英特尔（Intel Foundry）也提供先进的封装服务（如台积电CoWoS、InFO系列），并与OSAT形成竞争与合作。

下游（应用终端）：

• 消费电子（苹果、华为、小米）、高性能计算/数据中心（NVIDIA、AMD、谷歌、微软）、汽车电子（特斯拉、英伟达、大陆集团）、通信设备（华为、爱立信、诺基亚）等终端品牌与系统厂商。

关键指标

• 集成密度：单位面积内的互连端口数量（I/O数/mm²）。
• 互连带宽：芯片间或芯粒间的通信带宽（GB/s）。
• 互连延迟：信号传输时间（ps级）。
• 功耗效率：每传输1比特数据所消耗的能量（pJ/bit）。
• 热阻：封装体散热能力的度量（°C/W）。
• 可靠性：在特定温度循环、湿度、机械应力下的寿命指标（如满足JEDEC标准）。
• 成本结构：封装成本占整体系统芯片成本的比例。

供需与市场数据

• 需求端：AI算力芯片是当前最强、增长最快的需求引擎。每颗高端AI GPU几乎都需要搭载多颗HBM，这直接驱动了2.5D SiP（如CoWoS）产能的爆发式需求。智能手机、汽车、物联网等领域的稳步增长也提供支撑。
• 供给端：先进SiP（特别是需要硅中介层、TSV的2.5D封装）的产能高度集中且紧张。台积电的CoWoS产能是当前市场关注的焦点，其扩产速度直接影响全球AI算力的供给。OSAT厂商也在积极扩产。
• 市场规模：全球先进封装市场（含SiP、扇出、2.5D/3D等）增速显著高于传统封装。根据多个行业报告估算，到2028年，先进封装市场规模预计将超过700亿美元，其中SiP是核心组成部分。[具体数据需引用Yole, TechInsights等最新报告]

代表公司与资本映射

• OSAT龙头：
  • 日月光 (ASE, TW: 3711)：全球封装测试龙头，技术布局全面，SiP业务占比高。
  • 安靠 (Amkor, US: AMKR)：全球第二大封测厂，在先进SiP领域，特别是针对移动和高性能计算，有深厚积累。
  • 长电科技 (JCET, SH: 600584)：中国龙头，SiP技术能力强，客户覆盖国内外主流芯片设计公司。
  • 通富微电、华天科技：中国领先的封测厂商，均在SiP领域有重要布局。
• 晶圆代工兼封装服务商：
  • 台积电 (TSMC, US: TSM)：其CoWoS、InFO系列是定义高性能计算SiP（2.5D）的关键技术平台，拥有技术护城河。
  • 三星、英特尔：也提供类似的先进封装服务。
• 上游设备/材料：
  • ASML：提供先进封装所需的光刻设备。
  • 东京电子（TEL）：提供刻蚀、沉积等关键设备。
  • 味之素（Ajinomoto）：ABF绝缘膜是高端封装基板的关键材料。

投资逻辑

1. AI算力需求爆发是核心催化剂：先进AI芯片对高性能SiP（2.5D/3D）的依赖是刚性的，且需求增长远快于产能扩张，导致技术领先的封装厂拥有强定价权和产能溢价。
2. 后摩尔时代的技术必然路径：当单一芯片晶体管微缩效益递减时，异构集成成为提升系统性能的主要方式，SiP的长期技术地位稳固。
3. 产业链价值重构：封装从成本中心逐渐转变为性能赋能中心，其在半导体产业链中的价值占比正在提升。
4. 关注点：技术迭代（混合键合等）、产能扩张节奏（特别是CoWoS）、客户份额变化（核心客户如NVIDIA的订单流向）、上游材料/设备的瓶颈。

常见误读纠偏

1. 误读：SiP就是简单地把几个芯片粘在一起。
   • 纠偏：SiP，尤其是先进SiP，是一个高度复杂的系统工程。它涉及精密的电气设计（信号/电源完整性）、热设计、力学设计以及先进制造工艺（如TSV、混合键合）。其核心挑战在于解决多芯片集成带来的串扰、噪声、散热和可靠性问题，绝非简单物理堆叠。
2. 误读：SiP是SoC的淘汰者，未来属于SoC。
   • 纠偏：SiP与SoC是互补关系而非替代关系。SoC追求单一芯片内的极致集成，适用于对成本、功耗、尺寸要求极高的量产市场（如手机主芯片）。SiP则在异构集成、高性能计算、快速迭代、小批量多样化场景下具有不可替代的优势。尤其在AI/HPC领域，SiP（2.5D/3D集成）已是解决性能瓶颈的事实标准，两者共同构成未来芯片系统的两大支柱。
3. 误读：先进SiP封装成本过高，不经济。
   • 纠偏：需从系统总拥有成本（TCO）和性能收益角度评估。虽然先进SiP封装本身成本高，但它能：① 实现单颗SoC无法达到的性能（如集成HBM）；② 通过Chiplet复用降低整体设计风险和NRE成本；③ 缩短产品上市时间。对于高端市场，其带来的性能优势和产品化速度的收益，远超封装成本的增加。

学习路径

1. 入门：了解封装基础概念（封装层级：L0-L3），阅读Yole或TechInsights关于SiP和先进封装的市场概述报告。
2. 进阶：学习关键工艺原理：倒装芯片、TSV、RDL、扇出型封装。可参考《微电子封装》等专业教材或台积电、日月光等公司发布的技术白皮书。
3. 深入：聚焦高性能计算领域，研究NVIDIA A100/H100、AMD MI300等产品的封装结构拆解分析（由TechInsights等机构发布），理解2.5D集成的实际应用。
4. 前沿：跟踪学术界和工业界在混合键合、芯粒互连标准（UCIe）、新型基板材料、先进散热技术等方面的最新进展。

一句话总结

系统级封装（SiP）是通过在封装内部实现异构芯片的高密度集成，以突破单芯片物理极限、加速系统创新的关键使能技术，尤其在AI时代，已成为高性能芯片不可或缺的核心解决方案。

延伸阅读与来源

• 行业报告：Yole Développement, TechInsights, IDTechEx, SEMI 发布的《先进封装市场与技术趋势报告》。
• 技术标准与组织：UCIe (Universal Chiplet Interconnect Express) 官网；IEEE ECTC (Electronic Components and Technology Conference) 会议论文。
• 公司技术资源：台积电官网的“先进封装与测试”板块；日月光官网的技术介绍；ASE Group, Amkor Technology的技术博客。
• 学术期刊：IEEE Transactions on Components, Packaging and Manufacturing Technology。
• 注意：本文中具体市场数据、成本比例、产能数字等，因检索限制未引用具体来源，仅为基于行业共识的定性描述。投资研究需以最新财报、权威行业报告及供应链调研数据为准。