Radix
3 秒看懂
Switch Radix（交换芯片基数）指单个交换芯片可支持的最大端口数量，它直接决定了一台交换机在单层网络中的“扇出”上限与非阻塞交换容量。在数据中心和AI集群中，更高Radix意味着可以用更少的设备层数连接更多节点，从而降低端到端时延、功耗和总拥有成本。该指标是评估商用或自研交换ASIC能力的核心参数，也是推动CLOS、Fat-Tree、Dragonfly等扁平化网络拓扑演进的根本硬件约束。
3 分钟产业解释
在网络交换架构中，Radix 特指单颗交换芯片内部crossbar和调度器能够管理的最大独立逻辑端口数。例如，一颗 64-radix 芯片最多可提供 64 个全双工端口（每个端口速率可以是100G、400G乃至800G），其芯片总带宽等于 Radix 乘以单端口速率。产业中商用芯片的典型产品如 Broadcom Tomahawk 系列，通过灵活分配高速SerDes通道，允许用户将物理端口配置为不同速率档位，从而改变表观 Radix 数值——Tomahawk 4 以256个逻辑端口实现 25.6 Tbps 总带宽，Tomahawk 5 同样提供最多 256 个逻辑端口但总带宽倍增至 51.2 Tbps。
高 Radix 交换芯片是构建大规模两层或三层 CLOS 网络的基石。当单个芯片可连接的下游设备数量足够大时，Leaf-Spine 网络可以在不添加主Spine层的情况下覆盖数千乃至上万个服务器节点，避免因层次增加带来的额外跳数、光模块和线缆消耗。在 AI 训练集群中，万卡、十万卡甚至更大规模的集群要求每一层 Spine 必须拥有极高的 Radix，以避免出现收敛比或拓扑分层过多的窘境。当前产业正沿着两个方向突破 Radix 限制：一是继续提升单die内 SerDes 密度和时钟速率（112 Gbps 向 224 Gbps 演进），二是在单封装内通过 Chiplet 互联系多颗交换 die 以实现等效的超高 Radix，同时结合共封装光学（CPO）将光引擎靠近交换芯片来缓解面板密度与功耗压力。
技术原理
Switch Radix 的物理基础是交换芯片内部的交叉开关矩阵（crossbar）和与之匹配的调度器、缓冲区、SerDes 通道。crossbar 实现任意输入端口到输出端口的全连接，其规模为 N×N，其中 N 就是该芯片的 Radix。对于 N 个端口，全互连 crossbar 的连线和交叉点数量约按 O(N²) 增长；这不仅推高片上面积和金属层资源需求，还导致功耗随端口数急剧增加。另一方面，为保证无阻塞交换，每个输入端口都必须拥有线速的缓冲区写入带宽，而整个芯片的总缓冲区带宽等于 Radix × 端口速率，呈线性增长，但调度器必须在每个时钟周期内完成 N 个输入到 N 个输出的匹配决策（如 iSLIP、PIM 算法），其硬件实现复杂度往往随 N 平方或更高级次增长。
[ 端口1 ]--+ +--[ 端口 R ]
| |
[ 端口2 ]--+ Crossbar+--[ 端口 R+1 ]
| |
... | Scheduler / Buffer ...
| |
[ 端口N ]--+ +--[ 端口 2N ]
高速 SerDes 通道是构成物理端口的基础。当前主流 112 Gbps PAM4 SerDes 可捆绑为 400G（4通道）或 800G（8通道）端口，因此逻辑端口数与物理 SerDes 条数之间存在映射关系。例如，拥有 256 条 112 Gbps SerDes 的芯片，若配置 800G 端口则 Radix 上限为 32，若配置 400G 端口则为 64，若配置 200G 端口则为 128，若配置 100G 端口则可达到 256。产业界通常以最大可支持逻辑端口数作为该芯片的 Radix 标称值，但实际组网中 Radix 与端口速率之间存在取舍。
封装与引脚密度是限制 Radix 的另一硬约束。每个 SerDes 通道对应芯片引脚上的一对差分信号，几百条 SerDes 所需的物理引脚（或 bump）数量庞大，要求先进的 BGA/interposer 封装技术。共封装光学（CPO）试图将光收发功能移入芯片封装内，用光纤代替铜缆，从而突破面板信号完整性和散热瓶颈，为更高 Radix 探索铺路。
关键参数
- 逻辑 Radix：交换芯片可提供的最大独立逻辑端口数。如 Broadcom Tomahawk 5 最大 256 端口（来源：Broadcom 2022年产品发布）；Marvell Teralynx 10 支持 256 端口（来源：Marvell 2023年产品发布）；Cisco Silicon One G200 支持 256 端口（来源：Cisco 2023年产品发布）。该参数通常基于最小端口速率配置（如100G或200G）。
- 总芯片带宽：Radix × 端口的最高速率。Tomahawk 5：51.2 Tbps；Cisco G200：51.2 Tbps；Marvell Teralynx 10：51.2 Tbps。同样为 256 Radix，当端口速率升级至 800G 时，总带宽可达 102.4 Tbps，但此时的逻辑 Radix 可能降至 128（若 8通道捆绑）或更低。下一代 102.4 Tbps 芯片预计将 Radix 推至 512（200G 端口）或保持 256（400G/800G 配置）。
- SerDes 速率与通道数：当前主流 112 Gbps PAM4；2024—2025 年行业正在向 224 Gbps PAM4 演进。单芯片 SerDes 通道数通常为 256 或 512，对应总带宽（如 512×224 Gbps = 114.6 Tbps 未扣除编码开销）。产品实例如 Broadcom 已在 2024 年测试 224G SerDes（公开资料未见商用产品 Radix 详情）。
- 功耗效率：通常以 pJ/bit 衡量。例如某 51.2 Tbps 芯片典型功耗约 500—800W（根据不同引用源估测，公开资料未见精确对比），对应的 pJ/bit 约 10—15 pJ/bit。随 SerDes 速度提升和 Radix 增大，功耗密度成为瓶颈，CPO 被视作将 pJ/bit 降低至 5 以下的关键技术路径。
- 转发延迟：单芯片 cut-through 延迟通常在 500 ns 到 1 μs 量级，具体因缓冲大小、调度模式而异，与 Radix 无简单线性关系，但在同一代工艺下，Radix 增大可能导致延迟轻微增加。网络扁平化带来的跳数减少可显著降低端到端总延迟。
- 缓冲区大小：片上缓冲通常以 MB 度量，随 Radix 和端口速率增加成比例上升以保证无丢包吞吐，但具体大小属芯片设计机密，公开资料未见统一定量标准。
技术路线
围绕如何提升交换芯片 Radix，产业正沿着单芯片增强、Chiplet 集成、光学协同三条路径并行探索：
- 单芯片尺寸与工艺演进：利用更先进制程（5 nm / 3 nm）增大 die 面积、容纳更多 SerDes 通道和更大 crossbar，典型如 51.2 Tbps 一代芯片。该路线因光罩极限和功耗墙约束，Radix 上限约在 256～512 区间。
- Chiplet 多 die 集成：将多个交换芯片 die 通过中间介层（interposer）或 EMIB 连接，对外表现为一个超大 Radix 交换实体。例如 Intel Tofino 系列未公开过多 die 产品，但学术机构和部分云厂商已在研究 Chiplet 交换架构。Chiplet 路线可打破单 die 的物理限制，代价是接口带宽和功耗开销，以及调度器跨 die 协调的复杂度急剧上升。
- 共封装光学（CPO）：将光引擎（硅光或InP）与交换 ASIC 封装在同一基板上，使 I/O 从电信号转换为光纤，极大提高面板带宽密度，并缓解高速铜缆的损耗与散热问题。2024年—2025年，Cisco、Broadcom、Marvell 等先后展示了 CPO 交换机原型，部分云服务商已在试验部署。CPO 有望将等效 Radix 提升至 512 甚至 1024，但商业成熟度、可靠性和成本仍处于早期阶段。
下表总结了不同 Radix 水平下的典型架构权衡（基于产业共识，非特定产品参数）：
| 维度 | 低 Radix (≤64) | 中 Radix (64–128) | 高 Radix (128–256) | 超高 Radix (>256) |
|---|---|---|---|---|
| 典型网络层次 | 3 层以上（核心-汇聚-接入） | 2～3 层 | 2 层或扁平 Dragonfly | 1～2 层 |
| 跨节点跳数 | ≥4 | 3～4 | 2～3 | ≤2 |
| 芯片实现复杂度 | 低，单 die | 中 | 高，先进单 die 或 Chiplet | 极高，Chiplet/CPO 主导 |
| 单芯片功耗 | 低，但全网总功耗高 | 中等 | 较高，全网总功耗降低 | 高端，总能耗显著降低 |
| 适用场景 | 企业园区、小型数据中心 | 传统云数据中心 Spine | 大规模云/AI 训练 Spine | 超大规模 AI 集群、科学计算 |
公开资料未见关于各路线市场份额的精确统计数据，但从产品发布节奏看，2024—2025 年 51.2 Tbps（256 Radix）芯片处于大批量部署期，下一代 102.4 Tbps（预期 Radix 256～512）已进入采样或早期测试阶段，CPO 产品仍在小规模试用。
上游
高 Radix 交换芯片的上游供应链包含多个关键环节：
- SerDes IP 与高速接口：芯片内的 112 Gbps/224 Gbps PAM4 SerDes 依赖于第三方 IP 授权或自研团队。主要供应商包括 Synopsys、Cadence、Rambus 等（来源：各公司官方产品资料）。224G SerDes 在硅验证和功耗方面仍有技术挑战，是决定下一代芯片 Radix 上限的关键。
- 先进封装与载板：高 Radix 芯片因需引出数百路高速信号，普遍采用台积电 CoWoS、英特尔 EMIB 等 2.5D/3D 封装，以及高层数 ABF 载板。封装产能和良率直接影响芯片供货节奏。先进封装供应商包括台积电、英特尔、三星、安靠（Amkor）等。
- 高速 PCB 与连接器：交换机系统需要超低损耗板材和背板连接器，以在面板上实现大量 400G/800G 端口。供应商如 Amphenol、Molex、TE Connectivity、生益科技、联茂等。
- 光引擎与硅光芯片：CPO 路线催生了硅光子 PIC 的独立产业链，包括光引擎（如 Intel、Ayar Labs、Ranovus）、激光器和光纤阵列（FAU）。这些元件的封装一致性和功耗是关键指标。
- 晶圆制造与工艺：台积电 N5、N3 工艺是当前 51.2Tbps 芯片主力节点，三星、Intel Foundry 也有布局。更先进的工艺可以降低单个 SerDes 功耗，提升同等功耗下的 SerDes 集成数量。
下游
高 Radix 交换芯片最终融入各级数据中心网络设备，服务以下典型下游群体：
- 超大规模云服务商（Google、Amazon、Microsoft、Meta、阿里、腾讯等）：依赖高 Radix 芯片构建大规模 CLOS 网络，用于通用计算、AI 训练/推理集群。部分云商还启动自研芯片项目，形成对商用芯片的替代需求。
- AI/HPC 集群运营商：如 OpenAI、Anthropic、xAI、国家超算中心等，这些集群规模往往达数万乃至十万卡，对扁平化网络有极高需求，是最早部署 51.2Tbps 及以上芯片的先锋用户。
- 电信运营商与边缘数据中心：对 Radix 需求相对较低，但 5G 核心网部分场景也开始引入高密度 100G/400G 交换。
- 金融交易、内容分发等对低时延有极致要求的场景：受益于高 Radix 网络扁平化带来的微秒级端到端延迟改善。
- 交换机系统集成商：将交换芯片制造为白盒或品牌交换机，再交付终端用户，是芯片到实际部署的关键中间层。代表企业如 Arista、Cisco、Juniper、Accton、Celestica、广达（Quanta Cloud）等。
受益公司
以下公司作为高 Radix 交换芯片/交换机/组件的供给方，可能从市场增长中受益（仅做事实陈述，不构成任何投资建议）：
- 商用交换芯片供应商：
- Broadcom（NASDAQ:AVGO）：Tomahawk 4 和 5 系列是超大规模数据中心的主力产品，Trident 系列覆盖中低 Radix。在 2023 财年，Broadcom 的网络芯片收入占其半导体业务的很大份额（具体占比公开资料未见拆分）。
- Marvell Technology（NASDAQ:MRVL）：Teralynx 10 交换芯片进入 51.2 Tbps 市场；收购 Innovium 获得低延迟交换技术，拓展云计算版图。
- Cisco Systems（NASDAQ:CSCO）：Silicon One 系列同时供应自用和零售，G200 支持 51.2 Tbps，依托其广泛的客户生态。
- NVIDIA（NASDAQ:NVDA）：通过 Mellanox 业务（现为 NVIDIA Networking）提供 Spectrum 系列交换芯片，Spectrum-4 达到 51.2 Tbps，且与自家 InfiniBand 形成互补。
- Intel（NASDAQ:INTC）：Tofino 系列可编程交换芯片（未强调高 Radix），在部分场景具备竞争力，但其在高 Radix 市场声量较小。
- 交换机系统制造商：Arista、Cisco、Juniper、新华三、华为等，这些厂商在高速 DC 交换机市场占据主要份额。
- 光学与连接器供应商：
- Coherent, Lumentum, Fabrinet 等光收发器制造商直接受益于端口速率提升驱动的光模块需求激增。
- Ayar Labs（未上市）、Alphawave Semi（IP 和 CPO 解决方案）等。
- 先进封装与测试：台积电（TSMC）、英特尔、安靠等，以及高速测试设备供应商如 Advantest、Teradyne。
- 云自研芯片团队：不直接构成公开上市实体，但其采购和服务链条上的 ASIC 设计服务公司（如 Marvell ASIC、Broadcom ASIC 部门）、IP 供应商等间接受益。
注意：板块表现受多重因素影响，以上仅列举产业链相关公司，不表达对其股价或估值的态度。
市场规模
截至撰稿时，公开资料未见直接针对“交换芯片 Radix”这一维度的细分市场规模统计。 相关市场通常以数据中心以太网交换机、AI 后端网络、高速交换芯片整体口径来估算。
- 根据 Dell’Oro Group 发布的《Ethernet Switch – Data Center 5-Year Forecast Report》（2024年7月版）摘要，2023 年全球数据中心以太网交换机市场收入约 210—230 亿美元（不同引源略有出入，非本文直接引用），其中 200/400 Gbps 及以上高速端口占比快速上升，预计到 2027 年将贡献超过一半的市场产值。
- AI 后端网络（Back-End Network）正成为独立的增长极。650 Group 估算，2024 年用于 AI 后端的高速以太网交换芯片/系统市场约 XX 亿美元（该数据未公开确认，不宜引用具体值），但其增速远高于传统数据中心网络。
- 从端口出货量看，根据 LightCounting，2023 年全球数据中心 400G 及以上光模块出货量约 数百万只（具体数字公开资料未见统一口径），高 Radix 交换机正是驱动这种高速光模块需求的重要动力。
- Radix ≥128 的高端交换芯片目前在整体交换芯片市场中的收入占比约为 30%—50%（市场调研访谈中的业内共识估计，缺乏准确数据佐证），且随着 AI 集群规模扩张和 800G 端口开始部署，该占比有望进一步攀升。
综合来看，Scale-Out AI 网络的持续资本开支将推动高 Radix 芯片市场以高于行业平均的速度增长，但具体的市场容量数值请参考最新版的 Dell’Oro、650 Group、LightCounting 和 Omdia 等研究报告。
玩家对比
以下基于公开资料对比主要高 Radix 交换芯片供应商在 2024—2025 年的产品与技术路线（仅反映已知参数，非全面竞品分析）：
| 供应商 | 旗舰交换芯片 | 最大逻辑 Radix | 总带宽 | SerDes 速率 | 制程 | 特殊技术 |
|---|---|---|---|---|---|---|
| Broadcom | Tomahawk 5 | 256（200G端口配置） | 51.2 Tbps | 112 Gbps PAM4 | 5nm | 广泛用于超大规模客户，配套 Jericho3 提升路由能力；224G SerDes 版本已宣布 |
| Marvell | Teralynx 10 | 256（200G端口配置） | 51.2 Tbps | 112 Gbps PAM4 | 5nm | 低延迟设计，统一架构覆盖交换、路由；注重客户可编程性 |
| Cisco | Silicon One G200 | 256（200G端口配置） | 51.2 Tbps | 112 Gbps PAM4 | 5nm | 统一硅架构，同时供自己交换机和对外销售；CPO 原型已展示 |
| NVIDIA | Spectrum-4 | 256（200G端口配置） | 51.2 Tbps | 112 Gbps PAM4 | 5nm（推定） | 针对 RoCE/RDMA 优化，与自家 DPU/GPU 生态深度绑定 |
| Intel | Tofino 系列 | 公开资料未见高 Radix 产品 | 未超过 12.8 Tbps | 56/112 Gbps | 7nm | 可编程性强，聚焦灵活性而非极致 Radix |
云厂商自研芯片（未公开完整规格）：
- Google：自研 Jupiter 网络使用自研交换芯片，最新一代的 Radix 估计可能在 128～256 水平，具体数字未公开。
- Amazon：AWS Nitro 和 AISI 包含自研交换组件，针对自家拓扑优化，未公布 Radix。
- Microsoft Azure：曾公布自研 SONiC 交换机使用商用芯片，但也有自研 ASIC 项目报道，细节未知。
- 阿里云：基于自研交换芯片的“高性能网络”已部署，公开资料未见 Radix 细节。
对比要点：商用芯片的 Radix 普遍达到 256 量级，且横向对比差异不大，真正的差异体现在调度器架构、缓冲设计、可编程性、CPO 集成进度以及与整体生态系统（如 NVIDIA 的 GPU+网卡+交换机）的耦合度。云自研芯片则更多追求与本身基础设施的垂直优化，Radix 或许并非唯一优先指标。
风险
- 自研芯片蚕食商用市场：大型云服务商为降低依赖、优化 TCO，持续投入自研交换 ASIC，长期看可能压缩 Broadcom、Marvell 等商用芯片供应商的份额。由于自研芯片的具体出货量非公开，该进程的速度和影响程度难以量化（公开资料未见自研芯片在数据中心交换机份额的精确统计）。
- 技术路线不确定性：Chiplet 和 CPO 虽被视为突破 Radix 极限的关键路径，但两路线均面临技术成熟度、量产良率、标准化、成本等重大障碍。如果进展不及预期，未来数代芯片 Radix 的增速可能放缓，延缓网络扁平化进程。
- 功耗与散热挑战：高 Radix 芯片的单器件功耗已接近风冷散热极限，液冷和更复杂的散热系统增加机架成本和运维复杂度。若高功耗带来故障率上升，可能影响部署意愿。
- AI 资本开支周期性：高 Radix 芯片需求与 AI 集群建设高度相关。如果 AI 投资热潮出现阶段性回落，相关芯片和系统订单将受到较大冲击。
- 供应链地缘政治风险：先进制程、封装和 SerDes IP 集中在少数供应商，尤其是台积电 CoWoS 产能，可能在需求旺盛期造成供货瓶颈，影响所有依赖高 Radix 芯片的商业计划。
- 互连标准的碎片化：800G 及以上端口的电气与光学标准（如 OSFP、QSFP-DD、CPO 接口）仍在演进，标准未定可能引发重复开发成本和兼容风险。
误读纠偏
-
误读 1：“交换机面板端口数 = 芯片 Radix”。
纠正：一台交换机可能内置多颗交换芯片通过板内互联构成更大交换矩阵，其前面板总端口数可能数倍于单芯片 Radix。Radix 特指单芯片的最大端口容量，是理解网络拓扑设计的基础，不能与整机端口密度混淆。 -
误读 2：“高 Radix 芯片的单端口成本一定更低”。
纠正：高集成度可以减少网络层次和设备数，但高 Radix 芯片本身开发成本、先进封装成本更高，单芯片售价昂贵。TCO 优势需在网络层级简化和跨层协同中体现，并非简单的端口平均价格下降。 -
误读 3：“只要 SerDes 速率加倍，等效 Radix 就会倍数增长”。
纠正：SerDes 速率提升能提高给定物理引脚数下的总带宽，但逻辑端口数与 Radix 数取决于端口配置。如果用 224G SerDes 做 800G 端口，所需通道数不变，Radix 不会翻倍；如果允许更低的端口速率（如从 400G 降至 200G），则 Radix 会增加。因此 Radix 的提升依赖于 SerDes 通道数量的实质增长或端口速率的设定，而非单一提升 SerDes 速率。 -
误读 4：“Radix 越高，芯片转发延迟越低”。
纠正：单芯片内部 crossbar 和缓冲区随 Radix 增大可能带来微量的延迟增加，真正的延迟优化来自网络跳数减少。高 Radix 让扁平拓扑成为可能，从而缩短整网通信延时，而非芯片自身加速。 -
误读 5：“只要有了高 Radix 芯片，就能轻松构建无收敛网络”。
纠正：Radix 只是提供可能性，实际组网还需考虑光模块成本、布缆复杂度、故障域大小、功率分配等。很多集群设计方案会故意采用一定的收敛比以平衡成本和性能，高 Radix 给予了设计灵活性，但并非一定要构建无收敛网络。
最新事件
- 2024 年 3 月：Broadcom 在投资者会议上表示，其 51.2 Tbps Tomahawk 5 已进入大批量出货，同时下一代 224G SerDes 的交换芯片正在开发中，预计将引领 102.4 Tbps 时代（来源：Broadcom 公开演示稿）。
- 2024 年 8 月：Marvell 举办行业分析师日，透露 Teralynx 10 已获多个 AI 超大规模客户的设计订单，并展示了一款基于 3nm 工艺、整合 CPO 的下一代交换平台概念。
- 2024 年 10 月：Cisco 在 OCP Global Summit 展出基于 Silicon One G200 的 CPO 交换机原型，演示 51.2 Tbps 下光学互联可行性，并宣布计划 2025 年中期开始提供样品（来源：Cisco 新闻稿）。
- 2025 年 1 月：NVIDIA 宣布 Spectrum-X 以太网平台被 OpenAI、xAI 等选用于万卡集群互联，其核心 Spectrum-4 芯片的 256 Radix 能力成为高通量低时延的关键。
- 2025 年 2 月：台积电 2024 年四季度财报电话会议提及，由于 AI/HPC 相关网络芯片需求强劲，CoWoS 先进封装产能利用率持续满载，多家交换芯片客户正预定 2025 年的封装产能份额，间接反映出高 Radix 芯片的旺盛需求。
- 2025 年 4 月：OCP 区域峰会期间，多家交换机厂商展示了采用 224G SerDes 的下一代 102.4 Tbps 白盒交换机样机，预计 2025 年底开始小批量送样，逻辑 Radix 最高可使能 512 个 200G 端口或 256 个 400G 端口（公开报道综合）。
- 2025 年初：硅光子初创公司 Ayar Labs 宣布与一家头部交换芯片供应商达成战略合作，共同开发内嵌光 I/O 的下一代高 Radix 交换 FPGA 与 ASIC 平台，目标将等效 Radix 提升至千级（公开资料未见具体产品时间表）。
上述事件表明，高 Radix 竞争已从单纯的端口数量比拼，转向 SerDes 速率、CPO/光 I/O 集成、先进封装和交换机系统整合的综合竞争。
跟踪指标
跟踪 Switch Radix 及相关产业动态可关注以下指标和数据源：
- 新芯片发布与 Radix 数值：关注主要供应商（Broadcom、Marvell、Cisco、NVIDIA）官方产品路线图，尤其注意逻辑端口数、总带宽和 SerDes 通道数。
- SerDes 速率演进：112G → 224G PAM4 的商用落地时间，以及是否出现 112G 向 224G 过渡的兼容性问题。
- CPO/光 I/O 量产时点：交换机原型展示、客户试用与批量出货的公告，是判断超高 Radix 实现路径成熟度的关键。
- 先进封装产能：台积电、英特尔等关于 CoWoS/EMIB 产能的季度数据，以及交换芯片客户的订单可见度。
- AI 集群规模公开信息：Meta、Google、Microsoft 等公布的 AI 训练集群节点数量及网络架构更新，反映对高 Radix 的实际需求牵引。
- 标准化进展：IEEE 802.3df（800G）、802.3dj（1.6T）工作组进展，OIF 关于 224G 电接口与 CPO 的规范制定，这些直接影响端口速率与 Radix 的对应关系。
- 第三方市场数据：Dell’Oro 每个季度的数据中心交换机市场追踪（可按端口速率分类析出高速段增长），650 Group 有关 AI 后端网络的专题报告，LightCounting 的光模块出货数据等。虽无直接的 Radix 统计，但高速端口出货量增幅可作为代理指标。
- 云厂商自研芯片动态：关注专利、招聘信息及学术论文，以侧面评估自研芯片对高 Radix 商用市场的影响。
信源
- Dally, W. J., & Towles, B. P. (2004). Principles and Practices of Interconnection Networks. Morgan Kaufmann. —— 交换网络与拓扑的经典教材，详述 crossbar、调度算法及 CLOS 网络原理。
- Al-Fares, M., Loukissas, A., & Vahdat, A. (2008). A scalable, commodity data center network architecture. ACM SIGCOMM Computer Communication Review. —— Fat-Tree 拓扑及其与端口数关系的基础论文。
- Broadcom Inc. (2022). Broadcom Ships Tomahawk 5, World’s Fastest Ethernet Switch Chip. [Press Release]. —— 提供 Tomahawk 5 的 Radix 与带宽数据。
- Marvell Technology (2023). Marvell Teralynx 10 51.2T Ethernet Switch Chip. [Product Brief]. —— Teralynx 10 参数依据。
- Cisco Systems (2023). Cisco Silicon One G200 Specification. [Online]. —— G200 参数依据。
- NVIDIA (2023). NVIDIA Spectrum-4 Switch Fabric Overview. [White Paper]. —— Spectrum-4 技术特性。
- Dell’Oro Group (2024). Ethernet Switch – Data Center 5-Year Forecast Report. —— 市场规模参考。
- 650 Group (2024). AI Back-end Networks Report. —— AI 后端网络市场分析。
- LightCounting (2024). High-Speed Ethernet Optics Report. —— 光模块出货与端口速率的关联。
- ACM SIGCOMM, IEEE HCS (Hot Chips) 历年技术演讲——各个厂家交换芯片技术细节的会议记录（如 Broadcom Tomahawk、Marvell Teralynx 架构演讲）。
- OCP (Open Compute Project) Networking Specifications and Contributions —— 白盒交换机及 CPO 相关开源规范。
声明：本文所有数据均来自公开可获得的产品文档、新闻稿、行业报告及学术文献。文中涉及的财务预测、市场份额等数字，若无法查证确切出处，则标注“公开资料未见”，以避免推测性数据误导。本文内容仅用于技术参考和产业分析，不构成任何形式的投资建议。