热压键合（Thermo-Compression Bonding, TCB）

3 秒看懂

一句话： TCB 是先进封装中用”加热＋加压”同时作用将芯片精确贴装到基板或晶圆上的键合工艺——它是 HBM 堆叠、CoWoS 大芯片贴装、亚 40μm 细间距互连的”关键一跳”，设备单台价格高昂，是 AI 算力封装链的咽喉瓶颈之一。

3 分钟产业解释

为什么 TCB 突然成为热词？

2023 年以来，AI 大模型对 HBM（高带宽存储器）和 2.5D/3D 先进封装的需求暴涨。一块 HBM3E 由 8～12 层 DRAM die 垂直堆叠而成，每层之间都需要通过 TSV（硅通孔）和微凸点（micro-bump）逐一键合——这个”逐一键合”的动作，核心工艺就是 TCB。同样，NVIDIA、AMD 的大尺寸 AI GPU 通过 CoWoS（Chip-on-Wafer-on-Substrate）封装与 HBM 共载在一块硅中介层上，芯片到硅中介层的贴装也依赖 TCB。

核心矛盾： TCB 是”逐颗（die-by-die / chip-by-chip）“键合，每颗芯片都要单独对准、加热、加压，耗时数秒至十余秒；而传统封装的批量回流焊（Mass Reflow, MR）一次回流炉里可以同时处理成百上千颗。TCB 精度高但吞吐量低——这个 trade-off 决定了 TCB 设备成为先进封装扩产的”卡脖子”环节。

产业定位速览

前端制程（晶圆制造）
        │
        ▼
  晶圆减薄 + TSV 制造 + RDL（再布线层） + 微凸点制备
        │
        ▼
  ┌─────────────────────────────────┐
  │   TCB 热压键合（本次主题）         │  ← 芯片→硅中介层 / DRAM die→DRAM die
  └─────────────────────────────────┘
        │
        ▼
  底部填充（Underfill）→ BGA/凸点制备 → 基板贴装 → 测试
        │
        ▼
  最终系统集成

15 分钟专家深入

一、TCB 的”不可替代性”从何而来？

先进封装的互连密度持续攀升。当微凸点间距（bump pitch）缩小到约 40μm 以下时，传统 Mass Reflow 工艺面临三重困境：

1. 对准精度不足： MR 依赖助焊剂（flux）的自对准效应，但当间距缩小、凸点数量增多时，自对准力矩不足以纠正偏移，对准精度难满足要求。TCB 可实现亚微米级（通常 ≤ ±1μm [估算，视设备精度]）主动对准。
2. 翘曲（warpage）失控： 大尺寸芯片（如 AI GPU die 尺寸可达 ~800mm² 以上）与有机基板或硅中介层之间的热膨胀系数（CTE）失配严重，MR 过程中全局加热导致翘曲叠加，键合良率下降。TCB 通过局部加热＋可控压力在逐颗键合过程中实时补偿翘曲。
3. 残留助焊剂清洁问题： 细间距下助焊剂残留可能引发桥接或电迁移可靠性风险。TCB 可采用无助焊剂（fluxless）工艺或极薄助焊剂方案，降低残留风险。

因此，TCB 不是 Mass Reflow 的”升级版”，而是先进封装互连密度跨越某个临界点后的工艺代际切换。

二、TCB 在 HBM 制造中的核心角色

HBM 是 TCB 需求增长最快的应用场景。以一颗典型的 HBM 堆叠结构为例：

        ┌──────────┐
        │ 顶部 DRAM │  ← 第 N 层（DRAM 层）
        │   die     │
        └────┬─────┘
             │ TSV + micro-bump → TCB 逐层键合
        ┌────┴─────┐
        │  DRAM die │  ← 第 N-1 层
        └────┬─────┘
             │
           ... （重复 N 次）
             │
        ┌────┴─────┐
        │ 缓冲/逻辑 die │  ← 底部（逻辑层/缓冲层）
        └──────────┘

• 每一层 DRAM die 之间通过数千个 TSV 及其端部的微凸点连接。
• 堆叠层数越多（HBM3 为 8 层/12 层，HBM3E 为 8～12 层 [未充分披露具体各厂方案差异]），单颗 HBM 所需的 TCB 道次越多。
• 对准精度要求极高：HBM 的 TSV 直径通常在数微米量级 [估算]，凸点间距在数十微米量级 [估算]，任何对准偏移都可能导致 TSV 对接失效。

关键推论： HBM 产量翻倍 → TCB 设备需求倍增（设备台数与堆叠层数×出货量近似线性相关），这是 2024-2025 年 TCB 设备成为先进封装扩产瓶颈的核心逻辑。

三、TCB 在 CoWoS 流程中的位置

CoWoS 的”Chip-on-Wafer”环节（将计算 die 和 HBM 贴装到硅中介层晶圆上）同样使用 TCB：

  计算 die (大尺寸)   HBM #1  HBM #2  ...  HBM #N
      │                  │      │             │
      └────────┬─────────┴──────┴─────────────┘
               │        TCB 键合
          ┌────┴──────────────────────┐
          │     硅中介层晶圆（Si interposer）│
          └───────────────────────────┘

• 大面积逻辑 die 到硅中介层的键合对翘曲控制要求极高——die 面积越大，翘曲风险越大，TCB 的”逐颗贴装＋压力可控”优势越突出。
• 每块硅中介层上可能载有 1 颗大尺寸计算 die + 多颗 HBM，因此 CoWoS 每块封装需要多道 TCB 工序。

技术原理（最深一层）

1. 基本物理过程

TCB 的核心是在受控温度场和力场的共同作用下，使芯片（chip）上的微凸点（micro-bump）与目标基板/晶圆上的对应焊盘发生冶金连接。

一个典型的 TCB 工艺循环如下：

时间轴 ──────────────────────────────────────────────────►

阶段 1        阶段 2           阶段 3          阶段 4
拾取/对准     接触+升温+加压    峰值温度保持     冷却脱开

  芯片         芯片↓            芯片↓           芯片↑
  ┌──┐        ┌──┐             ┌──┐            ┌──┐
  │  │        │  │  F(力)      │  │            │  │
  └──┘        └──┘             └──┘            └──┘
   ▲          ──┼── ←bump      ──┼──           ──┼──
   │          ──┼── ←pad        ══╪══ ←焊料熔化   ══╪══ ←凝固
              ═════            ═════           ═════
              基板              基板             基板
              T↑ T↑           T=峰值T           T↓

关键参数维度：

2. 凸点（Bump）体系对 TCB 工艺的影响

不同的凸点金属体系决定了 TCB 的温度窗口和工艺参数：

注意区分： TCB（热压键合）与 Hybrid Bonding（混合键合，HB）是不同概念。HB 通常指 Cu-Cu + 氧化物同时键合、无需凸点，间距可低至个位数微米；TCB 通常指有凸点（bump）结构的热压贴装。二者有技术重叠区（如”热压辅助的 Cu-Cu 键合”），但产业讨论中一般将 HB 视为比 TCB 更下一代的技术。本页聚焦 TCB。

3. 设备核心机构（通用描述）

┌─────────────────────────────────┐
│          TCB 设备架构示意         │
│                                 │
│  ┌──────────┐   ┌──────────┐   │
│  │ 芯片拾取  │   │ 基板/晶圆 │   │
│  │ 对准系统  │   │ 承载台    │   │
│  │ (bond head)│   │ (substrate│   │
│  │          │   │  stage)   │   │
│  └────┬─────┘   └────┬─────┘   │
│       │              │         │
│       │  精密运动台（XYθZ）      │
│       │              │         │
│  ┌────┴──────────────┴─────┐   │
│  │  视觉对准系统（光学/红外）│   │
│  └─────────────────────────┘   │
│  ┌─────────────────────────┐   │
│  │ 温度控制（局域加热/冷却）  │   │
│  └─────────────────────────┘   │
│  ┌─────────────────────────┐   │
│  │ 力控系统（闭环力反馈）    │   │
│  └─────────────────────────┘   │
└─────────────────────────────────┘

核心难点：

• bond head 需要同时具备高精度对准（亚微米）、温度均匀性、力控灵敏度和高速运动能力，这四项指标互相耦合、此消彼长。
• 大 die 尺寸下保持翘曲可控是系统级挑战——不仅靠设备力控，还依赖工艺参数（温度曲线、力曲线）的精细优化。

技术演进史

趋势方向： 业界正在探索混合键合（Hybrid Bonding）作为 TCB 的”下一代”替代，但混合键合的良率、成本和工艺成熟度距大规模量产仍有距离（截至 2024 年），TCB 在可预见的中期（2-3 年内）仍是主流。

技术路线对比

注： 上述数值为行业共识范围的定性估计，具体工艺窗口因厂商、凸点体系、die 尺寸不同而差异显著。

上下游

上游——TCB 设备及关键零部件

  核心子系统                    代表供应商（非详尽）
  ─────────                    ──────────────────
  设备整机（TCB bonder）       ASMPT（ASM Pacific）, BESI（BE Semiconductor）,
                               K&S（Kulicke & Soffa）, Hanmi Semiconductor
                               [后者的供应关系未充分披露]
  精密运动台                   THK, NSK, PI 等 [估算]
  视觉对准系统                 Cognex, Keyence, 自研 [估算]
  bond head（热压头）          多为设备商自研核心模块
  温控模块                     设备商自研 / 定制 [估算]

中游——封装服务（OSAT / 前段晶圆厂自建封装线）

• 日月光（ASE）、安靠（Amkor）、长电科技（JCET） 等传统 OSAT 大厂均大量采购 TCB 设备。
• 台积电（TSMC） 的 CoWoS、InFO 等先进封装产能直接自建，为 TCB 设备最大买方之一。
• 三星、SK 海力士（HBM 制造商）本身也采购 TCB 设备用于 HBM 产线。

下游——终端产品

• AI 训练/推理 GPU（NVIDIA H100/H200/B100/B200、AMD MI300X 等）
• AI 专用加速器（Google TPU、自研 ASIC 等）
• 高端 HPC、数据中心 SoC

关键指标

供需与市场数据

⚠ 以下数据为行业公开信息的综合估算，非精确统计，仅供参考。

需求端

• HBM 出货量与 TCB 需求的强相关： 每颗 HBM 堆叠需要多次 TCB 道次（道次数通常等于堆叠层数 N：包括逻辑层与首层 DRAM 的键合以及各 DRAM 层间的键合 [估算，视工艺流程差异]），HBM 产量增长直接拉动 TCB 设备消耗量。
• CoWoS 产能扩张： 台积电 CoWoS 产能在 2024-2025 年间大幅扩充（行业报道提及产能翻倍级别 [未精确确认具体数字]），每块 CoWoS 封装需要多道 TCB 工序。
• 综合估计，2024 年全球先进封装用 TCB 设备市场在数亿美元量级 [粗估，无确切公开来源]，年增速受 AI 需求驱动显著。

供给端

• TCB 设备交期在 2023-2024 年间拉长（行业传闻 6-12 个月不等 [未充分披露]），反映供不应求。
• 设备厂商产能扩张需要周期（精密组装和校准是瓶颈），短期内供给弹性有限。

代表公司与资本映射

⚠ 以上仅为技术映射关系梳理，不构成投资建议。

投资逻辑

核心逻辑链

AI 算力需求爆发
    → 高端 GPU/加速器出货量↑
        → HBM 出货量↑ + CoWoS 产能扩张
            → TCB 设备需求量↑（线性甚至超线性）
                → TCB 设备厂商订单/营收↑

关键投资变量

1. HBM 代际升级对 TCB 的影响： 更多堆叠层数 → 更多 TCB 道次 → 设备需求放大。但需关注混合键合（HB）何时可能在 HBM 中替代 TCB——如果 HB 进展超预期，TCB 设备需求可能在中长期面临下行风险。
2. 设备竞争格局： BESI、ASMPT、Hanmi 等的竞争动态和份额变化。
3. 设备 ASP（平均售价）趋势： 先进 TCB 设备价格高企（单台价格视配置和功能差异较大 [未充分披露具体定价]），但长期是否因竞争下降需跟踪。

风险

• 混合键合技术成熟度若加速提升，可能提前替代部分 TCB 需求。
• AI 算力需求周期性波动可能导致封装产能过剩→设备订单延后。
• 地缘政治因素影响设备出口管制（尚无明确政策针对 TCB，但需持续关注）。

常见误读纠偏

❌ 误读 1：“TCB 就是混合键合（Hybrid Bonding）”

纠正： 二者是不同的技术路线。TCB 通常基于焊料微凸点（solder micro-bump）或铜柱凸点（Cu pillar bump），通过热压使焊料熔化/扩散形成连接，间距通常在 20～40μm+ 范围。混合键合则是无凸点的 Cu-Cu + 介质层（SiO₂）直接键合，间距可低至个位数微米。虽然都涉及加热和加压，但物理机制、工艺窗口和设备需求不同。产业讨论中二者容易混用，但实际上 HB 设备和 TCB 设备的技术门槛和供应链有明显差异。

❌ 误读 2：“HBM 堆叠用的是 TCB，所以 TCB 设备需求和 HBM 出货量是 1:1 关系”

纠正： 不是 1:1。一颗 HBM 由 N 层 DRAM die 堆叠而成，需要 N 道 TCB 工序（包括逻辑层与第一层 DRAM 以及各 DRAM 层之间的键合 [估算，视工艺细节]）。因此 TCB 设备的道次需求与 HBM 出货量 × 堆叠层数成正比。此外，每台 TCB 设备的 UPH（吞吐量）也是关键变量——同一代设备的 cycle time 不同，所需设备台数差异很大。简单将 HBM 颗粒数等同于 TCB 设备需求是粗糙的。

❌ 误读 3：“TCB 是过时技术，很快会被混合键合取代”

纠正： 截至 2024-2025 年，TCB 仍是 HBM 和 CoWoS 量产的主流工艺。混合键合在超高密度互连（如逻辑-存储 3D 集成）方面前景明确，但在量产良率、成本和工艺兼容性方面仍面临挑战（如表面洁净度要求极高、对准精度要求更严苛、缺陷检测困难等）。短期内 TCB 与 HB 更多是互补而非替代关系，TCB 的设备需求在中期仍将保持强劲。

学习路径

入门 ──────────────────────────────────────────────────── 深入

 1. 了解封装基础          2. 理解 TCB 工艺         3. 了解行业格局
    （倒装芯片、              流程和参数              （设备厂商竞争、
     BGA、TSV 概念）          （温度-力曲线、           客户关系、
                               bump 体系）              产能瓶颈逻辑）
         │                        │                        │
         ▼                        ▼                        ▼
    教材/科普文            设备厂商应用笔记           产业链调研报告
    如 IMEC / SEMI        ASMPT/BESI 技术白皮书      （券商/行业分析）
    公开资料

推荐起点：

• SEMI（国际半导体产业协会）关于先进封装的技术报告。
• BESI、ASMPT 的投资者演示材料（Investor Presentation），通常包含 TCB 产品线和技术定位的清晰介绍。
• 台积电技术论坛（TSMC Technology Symposium）中关于 CoWoS 封装的公开演讲。

一句话总结

热压键合（TCB）是当前 AI 算力封装链中 HBM 堆叠与 CoWoS 异构集成的”必经之桥”——设备台数直接决定先进封装产能上限，是理解 AI 算力供给瓶颈不可跳过的关键环节。

延伸阅读与来源

免责声明： 本页为技术概念学习材料，涉及的市场数据和产能数字为行业公开信息的估算与汇总，不保证精确性，不构成任何投资建议。具体投资决策请参考专业金融顾问意见及公司官方披露。

本文基于公开技术资料和行业共识编写。搜索过程中部分数据源未能成功访问（HTTP 403），因此关键硬规格采用定性表述或标注为估算/未充分披露，以确保准确性。