熱壓鍵合（Thermo-Compression Bonding, TCB）
3 秒看懂
一句話： TCB 是先進封裝中用”加熱＋加壓”同時作用將晶片精確貼裝到基板或晶圓上的鍵合工藝——它是 HBM 堆疊、CoWoS 大晶片貼裝、亞 40μm 細間距互連的”關鍵一跳”，裝置單臺價格高昂，是 AI 算力封裝鏈的咽喉瓶頸之一。
3 分鐘產業解釋
為什麼 TCB 突然成為熱詞？
2023 年以來，AI 大型模型對 HBM（高頻寬儲存器）和 2.5D/3D 先進封裝的需求暴漲。一塊 HBM3E 由 8～12 層 DRAM die 垂直堆疊而成，每層之間都需要通過 TSV（矽通孔）和微凸點（micro-bump）逐一鍵合——這個”逐一鍵合”的動作，核心工藝就是 TCB。同樣，NVIDIA、AMD 的大尺寸 AI GPU 通過 CoWoS（Chip-on-Wafer-on-Substrate）封裝與 HBM 共載在一塊矽中介層上，晶片到矽中介層的貼裝也依賴 TCB。
核心矛盾： TCB 是”逐顆（die-by-die / chip-by-chip）“鍵合，每顆晶片都要單獨對準、加熱、加壓，耗時數秒至十餘秒；而傳統封裝的批量回流焊（Mass Reflow, MR）一次迴流爐裡可以同時處理成百上千顆。TCB 精度高但吞吐量低——這個 trade-off 決定了 TCB 裝置成為先進封裝擴產的”卡脖子”環節。
產業定位速覽
前端製程（晶圓製造）
│
▼
晶圓減薄 + TSV 製造 + RDL（再佈線層） + 微凸點製備
│
▼
┌─────────────────────────────────┐
│ TCB 熱壓鍵合（本次主題） │ ← 晶片→矽中介層 / DRAM die→DRAM die
└─────────────────────────────────┘
│
▼
底部填充（Underfill）→ BGA/凸點製備 → 基板貼裝 → 測試
│
▼
最終系統整合15 分鐘專家深入
一、TCB 的”不可替代性”從何而來？
先進封裝的互連密度持續攀升。當微凸點間距（bump pitch）縮小到約 40μm 以下時，傳統 Mass Reflow 工藝面臨三重困境：
- 對準精度不足： MR 依賴助焊劑（flux）的自對準效應，但當間距縮小、凸點數量增多時，自對準力矩不足以糾正偏移，對準精度難滿足要求。TCB 可實現亞微米級（通常 ≤ ±1μm [估算，視裝置精度]）主動對準。
- 翹曲（warpage）失控： 大尺寸晶片（如 AI GPU die 尺寸可達 ~800mm² 以上）與有機基板或矽中介層之間的熱膨脹係數（CTE）失配嚴重，MR 過程中全域性加熱導致翹曲疊加，鍵合良率下降。TCB 通過區域性加熱＋可控壓力在逐顆鍵合過程中即時補償翹曲。
- 殘留助焊劑清潔問題： 細間距下助焊劑殘留可能引發橋接或電遷移可靠性風險。TCB 可採用無助焊劑（fluxless）工藝或極薄助焊劑方案，降低殘留風險。
因此，TCB 不是 Mass Reflow 的”升級版”，而是先進封裝互連密度跨越某個臨界點後的工藝代際切換。
二、TCB 在 HBM 製造中的核心角色
HBM 是 TCB 需求增長最快的應用場景。以一顆典型的 HBM 堆疊結構為例：
┌──────────┐
│ 頂部 DRAM │ ← 第 N 層（DRAM 層）
│ die │
└────┬─────┘
│ TSV + micro-bump → TCB 逐層鍵合
┌────┴─────┐
│ DRAM die │ ← 第 N-1 層
└────┬─────┘
│
... （重複 N 次）
│
┌────┴─────┐
│ 緩衝/邏輯 die │ ← 底部（邏輯層/緩衝層）
└──────────┘- 每一層 DRAM die 之間通過數千個 TSV 及其端部的微凸點連線。
- 堆疊層數越多（HBM3 為 8 層/12 層，HBM3E 為 8～12 層 [未充分揭露具體各廠方案差異]），單顆 HBM 所需的 TCB 道次越多。
- 對準精度要求極高：HBM 的 TSV 直徑通常在數微米量級 [估算]，凸點間距在數十微米量級 [估算]，任何對準偏移都可能導致 TSV 對接失效。
關鍵推論： HBM 產量翻倍 → TCB 裝置需求倍增（裝置臺數與堆疊層數×出貨量近似線性相關），這是 2024-2025 年 TCB 裝置成為先進封裝擴產瓶頸的核心邏輯。
三、TCB 在 CoWoS 流程中的位置
CoWoS 的”Chip-on-Wafer”環節（將計算 die 和 HBM 貼裝到矽中介層晶圓上）同樣使用 TCB：
計算 die (大尺寸) HBM #1 HBM #2 ... HBM #N
│ │ │ │
└────────┬─────────┴──────┴─────────────┘
│ TCB 鍵合
┌────┴──────────────────────┐
│ 矽中介層晶圓（Si interposer）│
└───────────────────────────┘- 大面積邏輯 die 到矽中介層的鍵合對翹曲控制要求極高——die 面積越大，翹曲風險越大，TCB 的”逐顆貼裝＋壓力可控”優勢越突出。
- 每塊矽中介層上可能載有 1 顆大尺寸計算 die + 多顆 HBM，因此 CoWoS 每塊封裝需要多道 TCB 工序。
技術原理（最深一層）
1. 基本物理過程
TCB 的核心是在受控溫度場和力場的共同作用下，使晶片（chip）上的微凸點（micro-bump）與目標基板/晶圓上的對應焊盤發生冶金連線。
一個典型的 TCB 工藝迴圈如下：
時間軸 ──────────────────────────────────────────────────►
階段 1 階段 2 階段 3 階段 4
拾取/對準 接觸+升溫+加壓 峰值溫度保持 冷卻脫開
晶片 晶片↓ 晶片↓ 晶片↑
┌──┐ ┌──┐ ┌──┐ ┌──┐
│ │ │ │ F(力) │ │ │ │
└──┘ └──┘ └──┘ └──┘
▲ ──┼── ←bump ──┼── ──┼──
│ ──┼── ←pad ══╪══ ←焊料熔化 ══╪══ ←凝固
═════ ═════ ═════
基板 基板 基板
T↑ T↑ T=峰值T T↓關鍵引數維度：
| 引數 | 作用 | 典型量級（視工藝而定） |
|---|---|---|
| 鍵合溫度（Bond Temperature） | 使焊料熔化或促進 Cu-Cu 固態擴散 | 視焊料體系而定，通常高於 200°C [估算，SAC 焊料體系] |
| 鍵合力（Bond Force） | 消除翹曲間隙、促進介面接觸 | 數十 gf/顆～數 kgf/顆 [估算，與 die 尺寸和 bump 數量相關] |
| 升溫速率 | 影響熱應力和焊料潤溼動力學 | [未充分揭露通用值] |
| 峰值溫度保持時間 | 控制 IMC（金屬間化合物）生長 | [未充分揭露通用值] |
| 對準精度 | 決定 TSV 對接 / bump 對接良率 | 亞微米級（高階裝置 [估算]） |
2. 凸點（Bump）體系對 TCB 工藝的影響
不同的凸點金屬體系決定了 TCB 的溫度視窗和工藝引數：
| 凸點體系 | 機制 | 工藝溫度特徵 | 典型應用場景 |
|---|---|---|---|
| Sn-Ag（SAC）焊料凸點 | 焊料熔化再凝固形成冶金連線 | 需超過焊料液相線溫度 | 較寬間距的倒裝（flip-chip） |
| Cu pillar + Sn cap | 銅柱頂端薄錫層熔化潤溼 | 與錫帽厚度相關 | HBM 微凸點、中細間距 |
| Cu-Cu 直接鍵合（非焊料） | 固態擴散或熱壓輔助混合鍵合 | 溫度視窗不同，需潔淨表面 | 超細間距前沿方案 [與混合鍵合概念交叉] |
注意區分： TCB（熱壓鍵合）與 Hybrid Bonding（混合鍵合，HB）是不同概念。HB 通常指 Cu-Cu + 氧化物同時鍵合、無需凸點，間距可低至個位數微米；TCB 通常指有凸點（bump）結構的熱壓貼裝。二者有技術重疊區（如”熱壓輔助的 Cu-Cu 鍵合”），但產業討論中一般將 HB 視為比 TCB 更下一代的技術。本頁聚焦 TCB。
3. 裝置核心機構（通用描述）
┌─────────────────────────────────┐
│ TCB 裝置架構示意 │
│ │
│ ┌──────────┐ ┌──────────┐ │
│ │ 晶片拾取 │ │ 基板/晶圓 │ │
│ │ 對準系統 │ │ 承載臺 │ │
│ │ (bond head)│ │ (substrate│ │
│ │ │ │ stage) │ │
│ └────┬─────┘ └────┬─────┘ │
│ │ │ │
│ │ 精密運動臺（XYθZ） │
│ │ │ │
│ ┌────┴──────────────┴─────┐ │
│ │ 視覺對準系統（光學/紅外）│ │
│ └─────────────────────────┘ │
│ ┌─────────────────────────┐ │
│ │ 溫度控制（局域加熱/冷卻） │ │
│ └─────────────────────────┘ │
│ ┌─────────────────────────┐ │
│ │ 力控系統（閉環力反饋） │ │
│ └─────────────────────────┘ │
└─────────────────────────────────┘核心難點：
- bond head 需要同時具備高精度對準（亞微米）、溫度均勻性、力控靈敏度和高速運動能力，這四項指標互相耦合、此消彼長。
- 大 die 尺寸下保持翹曲可控是系統級挑戰——不僅靠裝置力控，還依賴工藝引數（溫度曲線、力曲線）的精細最佳化。
技術演進史
| 時期 | 關鍵節點 | TCB 的角色 |
|---|---|---|
| ~2000 年代初 | 倒裝晶片（Flip-Chip）封裝興起，Mass Reflow 為主流 | TCB 已存在但主要用於特殊場景，成本和吞吐量劣勢明顯 |
| ~2010 年代初 | HBM 誕生（HBM1），3D 堆疊 DRAM 方案出現 | TCB 成為 HBM DRAM die 堆疊的標準工藝，因需逐層精密鍵合 |
| ~2015-2018 | CoWoS 進入量產（NVIDIA P100/V100），2.5D 封裝普及 | TCB 擴充套件到晶片→矽中介層的貼裝環節；裝置供應商開始攻克大 die 翹曲難題 |
| ~2019-2022 | HBM2E/3 出貨量攀升，AI 訓練晶片需求初起 | TCB 裝置需求加速；裝置廠商推出更高吞吐量、更大 die 尺寸相容的平台 |
| ~2023-2025 | ChatGPT 引爆 AI 算力需求，HBM3E/3E+ 大規模量產，CoWoS-S/L/R 多形態並行擴產 | TCB 裝置成為先進封裝擴產核心瓶頸，交期拉長，裝置廠商營收暴漲 |
趨勢方向： 業界正在探索混合鍵合（Hybrid Bonding）作為 TCB 的”下一代”替代，但混合鍵合的良率、成本和工藝成熟度距大規模量產仍有距離（截至 2024 年），TCB 在可預見的中期（2-3 年內）仍是主流。
技術路線對比
| 維度 | Mass Reflow (MR) | TCB（熱壓鍵合） | 混合鍵合 (Hybrid Bonding) |
|---|---|---|---|
| 鍵合機制 | 全域性迴流焊爐加熱，助焊劑自對準 | 逐顆區域性加熱＋加壓主動對準 | Cu-Cu 固態擴散 + 介質層（SiO₂）直接鍵合，無需凸點 |
| 最小 bump pitch | ~40μm 以上（良率可控）[估算] | 可延伸至 ~20μm 量級 [估算，視 bump 體系] | <10μm，可至個位數 μm |
| 對準精度 | 依賴自對準，殘餘偏移較大 | 裝置主動對準，亞微米級 [估算] | 亞微米～奈米級（晶圓對準） |
| 吞吐量 | 高（批次處理） | 較低（逐顆鍵合，裝置 cycle time 視 die/bump 數而定）[估算：高階裝置數十UPH] | 目前較低（晶圓級鍵合） |
| 翹曲管理 | 全域性加熱，大 die 翹曲難控 | 區域性加熱＋加壓，可逐顆補償 | 晶圓級鍵合，對翹曲容忍度有新挑戰 |
| 工藝複雜度 | 低 | 中等 | 高（超潔淨表面、奈米級對準、超高平整度） |
| 典型應用 | 中低端封裝、間距要求不高的場景 | HBM 堆疊、CoWoS 晶片貼裝、大 die flip-chip | 未來高密度 3D 整合（如 HBM 遠期路線、SoC 分解） |
| 產業成熟度 | 成熟 | 成熟，持續迭代中 | 早期量產 / R&D 為主（2024-2025） |
注： 上述數值為行業共識範圍的定性估計，具體工藝視窗因廠商、凸點體系、die 尺寸不同而差異顯著。
上下游
上游——TCB 裝置及關鍵零部件
核心子系統 代表供應商（非詳盡）
───────── ──────────────────
裝置整機（TCB bonder） ASMPT（ASM Pacific）, BESI（BE Semiconductor）,
K&S（Kulicke & Soffa）, Hanmi Semiconductor
[後者的供應關係未充分揭露]
精密運動臺 THK, NSK, PI 等 [估算]
視覺對準系統 Cognex, Keyence, 自研 [估算]
bond head（熱壓頭） 多為裝置商自研核心模組
溫控模組 裝置商自研 / 定製 [估算]中游——封裝服務（OSAT / 前段晶圓廠自建封裝線）
- 日月光（ASE）、安靠（Amkor）、長電科技（JCET） 等傳統 OSAT 大廠均大量採購 TCB 裝置。
- 台積電（TSMC） 的 CoWoS、InFO 等先進封裝產能直接自建，為 TCB 裝置最大買方之一。
- 三星、SK 海力士（HBM 製造商）本身也採購 TCB 裝置用於 HBM 產線。
下游——終端產品
- AI 訓練/推論 GPU（NVIDIA H100/H200/B100/B200、AMD MI300X 等）
- AI 專用加速器（Google TPU、自研 ASIC 等）
- 高階 HPC、資料中心 SoC
關鍵指標
| 指標 | 含義 | 重要性 |
|---|---|---|
| 對準精度（Alignment Accuracy） | 晶片貼裝後實際位置與目標位置的偏差 | 直接決定鍵合良率，尤其在細間距下 |
| 鍵合良率（Bond Yield） | 單次鍵合成功（無虛焊、無偏移超標）的比例 | 累積良率在多層堆疊中指數影響最終產品良率 |
| 吞吐量（UPH, Units Per Hour） | 每小時可完成的鍵合道次 | 決定產線產能和裝置採購數量，TCB 通常遠低於 MR |
| 最大/最小程式設計 die 尺寸 | 裝置可處理的晶片尺寸範圍 | 大 die 趨勢要求裝置支援更大尺寸；HBM die 較小但層多 |
| 溫度均勻性和控制精度 | 加熱區域溫度分佈及閉環精度 | 影響焊料潤溼和 IMC 生長均勻性 |
| 力控精度 | 施加力的閉環控制精度和解析度 | 過大的力可能壓碎 die，過小的力無法補償翹曲 |
| 翹曲補償能力 | 裝置對 die/基板翹曲的即時感知和補償能力 | 大 die 和異構整合的關鍵挑戰 |
供需與市場資料
⚠ 以下資料為行業公開資訊的綜合估算，非精確統計，僅供參考。
需求端
- HBM 出貨量與 TCB 需求的強相關： 每顆 HBM 堆疊需要多次 TCB 道次（道次數通常等於堆疊層數 N：包括邏輯層與首層 DRAM 的鍵合以及各 DRAM 層間的鍵合 [估算，視工藝流程差異]），HBM 產量增長直接拉動 TCB 裝置消耗量。
- CoWoS 產能擴張： 台積電 CoWoS 產能在 2024-2025 年間大幅擴充（行業報道提及產能翻倍級別 [未精確確認具體數字]），每塊 CoWoS 封裝需要多道 TCB 工序。
- 綜合估計，2024 年全球先進封裝用 TCB 裝置市場在數億美元量級 [粗估，無確切公開來源]，年增速受 AI 需求驅動顯著。
供給端
- TCB 裝置交期在 2023-2024 年間拉長（行業傳聞 6-12 個月不等 [未充分揭露]），反映供不應求。
- 裝置廠商產能擴張需要週期（精密組裝和校準是瓶頸），短期內供給彈性有限。
代表公司與資本對映
| 公司 | 角色 | 上市程式碼 | 備註 |
|---|---|---|---|
| BESI（BE Semiconductor Industries） | TCB 裝置龍頭之一 | AMS: BESI / OTC: BESIY | 先進封裝裝置營收佔比高，與 HBM/CoWoS 擴產強相關 |
| ASMPT（ASM Pacific Technology） | TCB 裝置主要供應商 | HK: 0522 | 同時覆蓋 SMT 和半導體封裝裝置 |
| K&S（Kulicke & Soffa） | 封裝裝置供應商（含 TCB） | NASDAQ: KLIC | 產品線較廣，TCB 為重要增長點之一 |
| Hanmi Semiconductor | 韓國 TCB 裝置供應商 | KRX: 042700 | 深度繫結韓國儲存廠商，HBM TCB 裝置重要參與者 [供應關係細節未充分揭露] |
| 台積電（TSMC） | CoWoS/先進封裝產能方（裝置採購方） | NYSE: TSM | TCB 裝置最大終端需求方之一 |
| ASE（日月光） | OSAT 封裝代工（裝置採購方） | TWSE: 3711 / NYSE: ASX | 先進封裝擴產中 |
⚠ 以上僅為技術對映關係梳理，不構成投資建議。
投資邏輯
核心邏輯鏈
AI 算力需求爆發
→ 高階 GPU/加速器出貨量↑
→ HBM 出貨量↑ + CoWoS 產能擴張
→ TCB 裝置需求量↑（線性甚至超線性）
→ TCB 裝置廠商訂單/營收↑關鍵投資變數
- HBM 代際升級對 TCB 的影響： 更多堆疊層數 → 更多 TCB 道次 → 裝置需求放大。但需關注混合鍵合（HB）何時可能在 HBM 中替代 TCB——如果 HB 進展超預期，TCB 裝置需求可能在中長期面臨下行風險。
- 裝置競爭格局： BESI、ASMPT、Hanmi 等的競爭動態和份額變化。
- 裝置 ASP（平均售價）趨勢： 先進 TCB 裝置價格高企（單臺價格視配置和功能差異較大 [未充分揭露具體定價]），但長期是否因競爭下降需追蹤。
風險
- 混合鍵合技術成熟度若加速提升，可能提前替代部分 TCB 需求。
- AI 算力需求週期性波動可能導致封裝產能過剩→裝置訂單延後。
- 地緣政治因素影響裝置出口管制（尚無明確政策針對 TCB，但需持續關注）。
常見誤讀糾偏
❌ 誤讀 1：“TCB 就是混合鍵合（Hybrid Bonding）”
糾正： 二者是不同的技術路線。TCB 通常基於焊料微凸點（solder micro-bump）或銅柱凸點（Cu pillar bump），通過熱壓使焊料熔化/擴散形成連線，間距通常在 20～40μm+ 範圍。混合鍵合則是無凸點的 Cu-Cu + 介質層（SiO₂）直接鍵合，間距可低至個位數微米。雖然都涉及加熱和加壓，但物理機制、工藝視窗和裝置需求不同。產業討論中二者容易混用，但實際上 HB 裝置和 TCB 裝置的技術門檻和供應鏈有明顯差異。
❌ 誤讀 2：“HBM 堆疊用的是 TCB，所以 TCB 裝置需求和 HBM 出貨量是 1:1 關係”
糾正： 不是 1:1。一顆 HBM 由 N 層 DRAM die 堆疊而成，需要 N 道 TCB 工序（包括邏輯層與第一層 DRAM 以及各 DRAM 層之間的鍵合 [估算，視工藝細節]）。因此 TCB 裝置的道次需求與 HBM 出貨量 × 堆疊層數成正比。此外，每臺 TCB 裝置的 UPH（吞吐量）也是關鍵變數——同一代裝置的 cycle time 不同，所需裝置臺數差異很大。簡單將 HBM 顆粒數等同於 TCB 裝置需求是粗糙的。
❌ 誤讀 3：“TCB 是過時技術，很快會被混合鍵合取代”
糾正： 截至 2024-2025 年，TCB 仍是 HBM 和 CoWoS 量產的主流工藝。混合鍵合在超高密度互連（如邏輯-儲存 3D 整合）方面前景明確，但在量產良率、成本和工藝相容性方面仍面臨挑戰（如表面潔淨度要求極高、對準精度要求更嚴苛、缺陷檢測困難等）。短期內 TCB 與 HB 更多是互補而非替代關係，TCB 的裝置需求在中期仍將保持強勁。
學習路徑
入門 ──────────────────────────────────────────────────── 深入
1. 瞭解封裝基礎 2. 理解 TCB 工藝 3. 瞭解行業格局
（倒裝晶片、 流程和引數 （裝置廠商競爭、
BGA、TSV 概念） （溫度-力曲線、 客戶關係、
bump 體系） 產能瓶頸邏輯）
│ │ │
▼ ▼ ▼
教材/科普文 裝置廠商應用筆記 產業鏈調研究報告告
如 IMEC / SEMI ASMPT/BESI 技術白皮書 （券商/行業分析）
公開資料推薦起點：
- SEMI（國際半導體產業協會）關於先進封裝的技術報告。
- BESI、ASMPT 的投資者演示材料（Investor Presentation），通常包含 TCB 產品線和技術定位的清晰介紹。
- 台積電技術論壇（TSMC Technology Symposium）中關於 CoWoS 封裝的公開演講。
一句話總結
熱壓鍵合（TCB）是當前 AI 算力封裝鏈中 HBM 堆疊與 CoWoS 異構整合的”必經之橋”——裝置臺數直接決定先進封裝產能上限，是理解 AI 算力供給瓶頸不可跳過的關鍵環節。
延伸閱讀與來源
| 來源型別 | 說明 |
|---|---|
| 裝置廠商投資者材料 | BESI、ASMPT 官網 Investor Relations 頁面的季度簡報，含 TCB 產品線定位和市場展望 |
| SEMI / ECTC 會議論文 | IEEE ECTC（Electronic Components and Technology Conference）是先進封裝領域頂會，每年有大量 TCB 工藝研究論文 |
| 台積電/三星技術論壇 | CoWoS、HBM 封裝技術的官方介紹（部分為公開演講） |
| 產業鏈研究報告 | 各大券商關於先進封裝/TCB 裝置的專題報告（需注意資料口徑差異） |
| 行業新聞 | SemiEngineering、EE Times、TheElec 等半導體行業媒體的技術報道 |
免責宣告： 本頁為技術概念學習材料，涉及的市場資料和產能數字為行業公開資訊的估算與彙總，不保證精確性，不構成任何投資建議。具體投資決策請參考專業金融顧問意見及公司官方揭露。
本文基於公開技術資料和行業共識編寫。搜尋過程中部分資料來源未能成功訪問（HTTP 403），因此關鍵硬規格採用定性表述或標註為估算/未充分揭露，以確保準確性。