薄膜沉积

3 秒看懂

薄膜沉积是在晶圆表面生长或涂覆纳米至微米级功能薄膜的核心工艺，是半导体制造中“给材料穿衣服”的关键步骤。它决定了芯片的导电、绝缘、阻挡、光学等特性。随着制程微缩至纳米级和三维结构（如3D NAND、GAA）的演进，沉积工艺的精度、均匀性和台阶覆盖能力，已超越光刻分辨率，成为决定芯片良率和性能的技术高地。当前，一枚先进逻辑芯片需经历数百道沉积工序，该设备的性能直接影响晶圆厂的投资回报率和工艺节点的可实现性。

3 分钟产业解释

每一枚先进芯片的诞生，都伴随着数百道薄膜沉积工序的精确堆叠。典型流程为：先沉积氧化硅或氮化硅薄膜作为绝缘层与硬掩模，再通过物理或化学方法沉积金属钨或铜作为互连导线，利用高k栅介质和金属栅极精确调控晶体管沟道，采用低k介质层降低RC延迟，最终以聚合物钝化层保护芯片。薄膜沉积主要分三大技术流派：

• 物理气相沉积 (PVD)：在真空腔中，高能粒子轰击高纯度靶材，使原子溅射并沉积到晶圆上。主要用于金属薄膜（铝、钛、氮化钛等）和部分硬掩模。其沉积速率快、薄膜纯度高，但台阶覆盖率差，难以胜任高深宽比孔洞侧壁的均匀覆盖，常需额外改进技术。
• 化学气相沉积 (CVD)：气态前驱体在晶圆表面发生化学反应，生成固态薄膜。可沉积介质材料（氧化硅、氮化硅）、多晶硅和部分金属。其台阶覆盖能力优于PVD，但薄膜质量受温度和气流场精确控制。等离子增强CVD（PECVD）可在低温下沉积，用于后端互连。
• 原子层沉积 (ALD)：将两种或多种前驱体交替脉冲引入，每个周期只通过自限制表面反应生长一个原子层。能实现亚纳米级的厚度控制和近乎完美的三维保形性，是先进栅极介质、高深宽比填充和EUV光刻胶底层不可或缺的技术。

沉积设备的性能直接定义了芯片的物理实现：膜厚均匀性需控制在埃米（Å）级别，颗粒污染要求达到每片晶圆上≥0.1μm的新增颗粒数趋近于个位数，并需应对3D NAND超过200层堆叠和GAA晶体管纳米片释放等超高深宽比结构的填充挑战。

技术原理

薄膜沉积体系是一套精密工程系统，与光刻、刻蚀、清洗工艺相互制约。其核心矛盾在于：如何在不断缩小的图形和日益复杂的三维结构中，以可接受的成本实现无缺陷、高保形、应力可控的薄膜。

物理气相沉积 (PVD)

典型方法是直流磁控溅射。在真空腔中施加电场，使氩气电离形成Ar⁺离子，加速轰击由高纯材料制成的靶材（阴极），将靶材原子溅射出来并沉积在对面的晶圆上。磁场用于约束电子，提高溅射效率。

• 特点：沉积速率高（部分金属可达>1000 Å/min），薄膜纯度高。但原子方向性强，导致台阶覆盖率差，对沟槽侧壁覆盖不足。
• 改进技术：为改善覆盖率，常引入准直器过滤大角度原子，或使用离化金属等离子体（IMP）技术，将溅射原子离化后通过电场引导，增强对侧壁的覆盖能力。
• 关键参数：靶材功率密度( W/cm²)、工作气压( mTorr)、基板偏压等。

化学气相沉积 (CVD)

热CVD中，晶圆被加热至300800°C，气态前驱体（如SiH₄与O₂反应生成SiO₂和H₂O）在表面发生化学反应。过程包含前驱体输送、扩散、吸附、表面反应、副产物解吸和排出。需在质量输运控制区或表面反应控制区优化，以平衡沉积速率与膜厚均匀性。 PECVD利用射频等离子体在低温（200400°C）下裂解前驱体，适用于后端互连的介质和钝化层沉积。

• 特点：台阶覆盖率优于PVD（可优化至80-90%），但薄膜密度和纯度与工艺条件密切相关，可能包含杂质或针孔。
• 关键参数：沉积温度、气体流量比、腔室压力、射频功率等。

原子层沉积 (ALD)

自限制表面反应是ALD的核心灵魂。典型循环分四步：

1. 前驱体A脉冲：化学吸附到晶圆表面官能团上，直至饱和。
2. 吹扫：惰性气体吹走多余前驱体A和副产物。
3. 反应物B脉冲：与已吸附的A层反应，生成薄膜并恢复表面官能团。
4. 再次吹扫：清除多余反应物B和副产物。 重复此循环，每个周期理想生长一个单原子层。

• 优势：膜厚控制精度达埃级（Å），三维共形性接近100%，薄膜致密几乎无针孔，是超薄高k介质、扩散阻挡层和EUV光刻胶底层的理想选择。
• 挑战：生长速率极低（~1 Å/循环），单晶圆产能是量产瓶颈。空间ALD或批量炉管式ALD是提升产能的主要方向。

关键参数

薄膜沉积设备的性能由一系列严苛的量化指标定义，这些参数直接关联芯片良率：

• 膜厚均匀性：分为片内均匀性（WIW）和片间均匀性（WTW）。最先进节点要求WIW 1σ < 0.5%，WTW 1σ < 1~2%，对于3nm以下节点，已进入埃米级控制范畴。
• 台阶覆盖率：定义为薄膜在侧壁与顶部的厚度比。对于10:1及以上深宽比的结构（如3D NAND沟道孔、DRAM电容），需要CVD和ALD。ALD可实现超过100:1深宽比的无空洞填充，覆盖率近100%。
• 颗粒控制：腔体内颗粒污染水平是致命缺陷来源。量产要求≥0.1μm的颗粒每片新增数控制在个位数，设备需配备原位清洁和微粒监测系统。
• 沉积速率：影响单机产能（Wafer Per Hour, WPH）。PVD可达>1000 Å/min，PEALD则仅几Å/min。空间ALD等技术正通过多晶圆并行处理来补偿速率劣势。
• 薄膜应力：高温沉积或不同材料热膨胀失配会引入压应力或张应力（范围 -1 GPa 到 +1 GPa），导致晶圆翘曲和图形扭曲。3D NAND层数增加时，应力管理是核心挑战，需精确调控工艺参数。
• 深宽比填充能力：指在无空洞前提下均匀填充三维结构的能力。ALD可通过自下而上的选择性沉积或批次处理，在高深宽比沟槽中实现无空隙填充。

技术路线

薄膜沉积技术的发展史，是一部为满足芯片三维化和材料多样性而不断追求精度和控制能力的创新史。

• 1970s-1980s：主流是热氧化（炉管）和简单CVD，用于沉积氧化硅、氮化硅和多晶硅。设备相对简单，重在批量处理。
• 1990s：PVD广泛应用于铝合金互连，PECVD用于层间介质（如二氧化硅）。铜互连工艺引入后，电镀之前的扩散阻挡层（TaN/Ta）沉积严重依赖PVD，并开始引入ALD技术。
• 2000s：45nm及以下节点，高k栅介质（HfO₂）和金属栅极（HKMG）量产，ALD因原子级精度和保形性成为唯一可行方案，开创了原子层工程在晶体管上的规模化应用。
• 2010s：3D NAND堆叠层数急速增加，对多层介质和金属填充的应力、厚度和保形性控制提出极高要求。多重图案化技术（SADP/SAQP）需要CVD/ALD沉积高保形间隔层。
• 2020s至今：GAA晶体管、背面供电网络、混合键合等新架构，要求沉积工艺在纳米级内衬、选择性沉积和更低热预算方面持续突破。区域选择性ALD(AS-ALD) 成为前沿方向，业界致力于实现仅在特定材料上的“自下而上”式精准填充，减少对刻蚀的依赖。

技术路线对比

上游

薄膜沉积设备的上游供应链高度专业化，核心部件和材料的技术壁垒极高：

• 核心部件：
  • 射频电源与真空系统：提供稳定等离子体和超高真空环境，是设备运行的基础。供应商高度集中，包括MKS Instruments、AE（Advanced Energy）等。
  • 质量流量控制器 (MFC)：精确控制多种前驱体气体和载气的流量，精度直接影响膜厚均匀性。主要供应商有HORIBA、Brooks Instrument。
  • 高纯前驱体材料：ALD工艺的核心消耗品，如三甲基铝 (TMA)、四氯化铪 (HfCl₄)、多种金属有机化合物。要求纯度达99.9999%（6N）以上，主要供应商包括Merck、Soulbrain、UP Chemical等。公开资料未见中国大陆厂商在此领域形成全球性主导供应。
  • 高纯靶材：PVD工艺的消耗品，如高纯铜（6N）、钽、钛、铝等。全球市场由日矿金属、霍尼韦尔、东曹等主导，中国厂商如有研新材、江丰电子等，已在部分中低端靶材实现国产化并批量供货。
  • 精密运动台与腔体涂层：确保晶圆在真空腔内纳米级精准传送和定位。腔体内壁需特殊涂层（如氧化钇）防止颗粒剥落和金属污染。
• 设备制造商格局：全球市场呈高度寡头垄断。公开资料显示，应用材料（AMAT）、泛林半导体（Lam Research）、东京电子（TEL）三家合计占据超过80%的市场份额（2023年行业估算）。国产设备厂商如北方华创（NAURA）在PVD和部分CVD领域，拓荆科技（Piotech）在PECVD和SACVD领域，已进入国内主要晶圆厂产线并实现批量出货，但在先进节点和关键工艺层替代率仍有较大提升空间。

下游

薄膜沉积设备的下游应用横跨所有关键半导体制造领域：

• 逻辑芯片制造：构成晶体管（HKMG）、中段互连（接触孔金属填充）、后端互连（铜扩散阻挡层、低k介质覆盖层）的完整膜结构。在GAA架构中，纳米片的释放、多层介质间隔层的沉积均依赖ALD。
• 存储芯片制造：
  • 3D NAND：多层堆叠的层间绝缘介质和字线金属（通常是钨）填充，是沉积步骤数最大的驱动力。一台3D NAND工厂的沉积设备投资占比通常最高。
  • DRAM：电容器的高k介质（如ZAZ，即ZrO₂/Al₂O₃/ZrO₂）要求纳米级厚度和三维保形性，几乎唯一依赖ALD。
• 先进封装：在2.5D/3D封装中，用于硅通孔（TSV）的绝缘层、扩散阻挡层和种子层，以及重布线层（RDL）的介质层。混合键合界面需要原子级平坦和洁净的介质层，是ALD和CMP的协同应用场景。
• 其他半导体：在MEMS传感器、化合物半导体（如GaN射频器件、SiC功率器件）制造中，用于表面钝化、栅极介质和多种功能薄膜的沉积。

受益公司

该部分仅客观列陈在薄膜沉积领域具有显著市场地位和技术的公司，不构成任何投资建议。

• 应用材料 (Applied Materials)：全球最大的半导体设备供应商之一，在PVD、CVD和ALD领域均有最全面的产品线，其Endura®、Producer®、Olympia™等平台是行业基准。其客户覆盖全球所有主要逻辑与存储芯片制造商。
• 泛林半导体 (Lam Research)：在刻蚀和介质薄膜沉积领域具有统治力，其Vector® PECVD、ALTUS® CVD/ALD、Striker® ALD平台在三维结构处理和介质薄膜质量上广受认可。
• 东京电子 (Tokyo Electron, TEL)：在批量ALD和CVD、热氧化/氮化管式设备以及部分PVD领域具备强大竞争力，其Trias™ ALD平台具有高产能优势。
• 国内主要厂商：
  • 北方华创 (NAURA)：国产半导体设备龙头，拥有PVD、CVD、ALD等多条产品线，其铜互连PVD已进入国内主要产线。
  • 拓荆科技 (Piotech)：专注于PECVD和SACVD设备，在硬掩模和介质薄膜沉积领域实现批量出货。
  • 盛美上海 (ACM Research)：其Ultra Fn立式炉管ALD设备已交付客户，聚焦特定细分市场。
  • 上述公司均为上市公司，其客户结构（如中芯国际、长江存储、合肥长鑫等）和研发投入强度是产业关注要点。

市场规模

全球薄膜沉积设备市场规模直接影响前道设备（WFE）总支出。

• 总量与结构：综合多家市场研究机构（如SEMI、TechInsights）的公开数据估算，2023-2024年全球WFE市场规模在900亿至1000亿美元区间波动。其中，薄膜沉积设备（含PVD、CVD、ALD及相关服务）的市场规模约占WFE总市场的24%-26%，折合约220亿至260亿美元（2023年估算）。2023年，受存储芯片行业资本支出收缩影响，沉积设备市场出现周期性下滑，但同比跌幅已在下半年收窄。
• 增长驱动：ALD是细分领域中增长最快的部分。多家分析机构预测，2022-2027年其复合年增长率（CAGR）预计超过15%，主要受益于逻辑芯片先进制程（GAA）和3D NAND层数增加。该增长率由行业长期结构性需求驱动，不构成对该市场未来年份具体规模的保证。
• 中国市场规模：作为全球最大的半导体设备消费地区，中国大陆的沉积设备市场规模约占全球的25%-30%（2023年估算）。国产设备厂商的合计市场份额仍在5%-8%左右（2023年公开资料未见精确统计），替代空间巨大。

玩家对比

全球薄膜沉积市场呈现“三超多强”的寡占格局，技术路线和产品定位各具特色。

• 应用材料 (AMAT) vs 泛林 (Lam) vs 东京电子 (TEL)：
  • AMAT产品线最广，在PVD领域拥有统治级份额，其集成式平台能一站式完成多种沉积与处理工序。
  • Lam Research在介质刻蚀和介质CVD/ALD领域技术深厚，尤其擅长处理高深宽比结构和应力控制，其设备在3D NAND制造栈中占核心地位。
  • TEL在管式批量ALD/氧化设备上拥有独特优势，单机产能极高，适合批处理工艺，在DRAM和部分逻辑中后段具有成本竞争力。
• 国内玩家(NAURA vs Piotech)：
  • 北方华创：作为平台型企业，其策略是提供PVD、CVD、ALD的全套解决方案，在逻辑芯片的金属化、铜互连和部分存储工艺中取得订单，公开资料显示其已进入国内主流制程产线。
  • 拓荆科技：采取差异化聚焦策略，深耕PECVD和SACVD，在硬掩模（如氮化硅）沉积等特定工艺上积累深厚，产品已实现广泛产业化。
  • 总体而言，国内厂商与国际巨头在先进制程(5nm及以下)覆盖能力、工艺整合经验及全球服务网络方面仍存在代际差距（定性判断），但在成熟制程和特定工艺层正快速追赶。

风险

• 技术迭代风险：前沿技术如区域选择性沉积(AS-ALD)、二维材料沉积等若取得突破，可能改变现有技术路径，导致部分现有设备投资价值降低。
• 下游周期波动：半导体行业具有强周期性，存储器价格的大幅波动会直接引发存储芯片厂商资本开支的急剧变化，导致沉积设备订单周期性起伏。
• 地缘政治风险：贸易管制和实体清单等政策变化，给全球设备供应链带来不确定性。中国半导体制造企业对供应链安全的极度重视，虽加速了国产替代验证，但也可能造成重复投资和技术路线分化。
• 成本控制挑战：随着工艺复杂度和精度的提升，先进沉积设备单价持续上涨（可达数千万美元/台），研发与制造成本的持续攀升可能抑制中小客户的扩产动力。
• 替代技术风险：在先进封装等领域，部分薄膜功能（如绝缘层）可能通过层压或其他物理方式实现，对特定薄膜沉积需求构成潜在替代。

误读纠偏

• ❌ “先进芯片全靠光刻机，薄膜沉积差点没关系。” 事实是：光刻定义了图形，而沉积和刻蚀将图形转移到功能材料上，三者同等重要，缺一不可。在3D结构下，若沉积台阶覆盖率不足或内部存在微空洞，即便光刻图形完美，芯片也会因断路、短路或漏电而直接失效。在3D NAND等存储工艺中，薄膜质量和应力控制，已成为比光刻分辨率更核心的良率瓶颈。

• ❌ “ALD速度太慢，只适合在实验室用，没法量产。” 误区在于：忽略了ALD在物理极限下的不可替代性。尽管单晶圆产能低，但空间ALD和批量炉管式ALD技术已大幅提升了整体产出。对于厚度要求小于2nm的栅极介质或深宽比超过100:1的均匀内衬，除ALD外几乎没有其他技术可选。其带来的器件性能提升和良率增益所带来的整体价值，远超其相对较高的单位成本。公开数据显示，先进逻辑和存储产线中ALD的应用步数正持续增加。

最新事件

• GAA与背面供电的ALD需求激增：随着三星、台积电、英特尔在3nm及以下节点引入GAA（纳米片）晶体管，对纳米片释放层、多层功函数金属栅极的原子级沉积需求大幅增加，推动相关ALD设备成为下一波投资重点。具体各公司订单份额及其财务影响，受保密限制，公开资料未披露精确数据。
• 国产厂商在CVD领域的新突破：公开信息显示，拓荆科技等国内厂商已自主研发出适配先进节点的高应力氮化硅、低k介质等CVD工艺，并已进入国内头部存储和逻辑芯片制造商的产线验证或量产阶段。北方华创的PVD设备在铜互连领域的应用案例也在增加。
• EUV光刻的薄膜协同：针对高数值孔径（High-NA）EUV光刻，新型光刻胶和配套的底层、顶层薄膜沉积需求正在定义新的技术要求，ALD被认为是形成超薄、均匀薄膜的关键候选技术。

跟踪指标

要持续追踪薄膜沉积行业动态，建议关注以下量化指标和事件：

• 设备巨头财报：应用材料（AMAT）、泛林半导体（LRCX）、东京电子（8035.T）的季度财报，重点关注其半导体系统事业部的营收、新增订单额（Backlog）及按技术（PVD/CVD/ALD）或应用（逻辑/存储）划分的收入结构。
• 国内厂商订单与进展：北方华创、拓荆科技等国内厂商的定期报告及公开中标公告中的设备交付、在手订单及研发投入金额。
• 行业资本开支指引：SEMI发布的全球晶圆厂资本支出预测报告，以及台积电、三星、英特尔、长江存储等主要半导体制厂的最新资本开支指引，特别是其中对“先进制程”、“3D NAND”的投入计划。
• 前沿技术节点进展：在IEDM、VLSI Symposium等顶级学术会议上，关注关于GAA器件、3D DRAM、混合键合和区域选择性沉积（AS-ALD）的最新工艺论文与突破。
• 国产化率与替代进度：通过行业调研和券商研究报告，跟踪国内产线在不同工艺机台（PVD金属层、ALD高k层等）上的国产设备采购比例变化，该数据通常为间接估算。

信源

本页撰写所依据的公开资料包括但不限于：

• 行业标准与市场数据：SEMI行业报告、TechInsights半导体设备市场分析（2023-2024年度）。
• 设备厂商公开信息：应用材料、泛林半导体、东京电子、北方华创、拓荆科技等公司的官方网站、年度报告、投资日演示材料及产品技术白皮书。
• 学术与工艺文献：国际电子器件会议（IEDM）、VLSI技术研讨会公开论文集；薄膜沉积技术综述（Martin. “Handbook of Deposition Technologies for Films and Coatings”; 相关学术评论）。
• 券商行业研究：国内外券商关于半导体设备及材料主题的研究报告，用于交叉验证市场规模、格局等定性趋势。
• 关键数据说明：文中特定市场份额、增长率等均为基于公开资料和行业普遍认知的估算，因缺乏官方实时定点披露，部分数据无法精确到最新季度或具体口径。