薄膜沉積

3 秒看懂

薄膜沉積是在晶圓表面生長或塗覆奈米至微米級功能薄膜的核心工藝，是半導體制造中“給材料穿衣服”的關鍵步驟。它決定了晶片的導電、絕緣、阻擋、光學等特性。隨著製程微縮至奈米級和三維結構（如3D NAND、GAA）的演進，沉積工藝的精度、均勻性和臺階覆蓋能力，已超越光刻解析度，成為決定晶片良率和效能的技術高地。當前，一枚先進邏輯晶片需經歷數百道沉積工序，該裝置的效能直接影響晶圓廠的投資回報率和工藝節點的可實現性。

3 分鐘產業解釋

每一枚先進晶片的誕生，都伴隨著數百道薄膜沉積工序的精確堆疊。典型流程為：先沉積氧化矽或氮化矽薄膜作為絕緣層與硬掩模，再通過物理或化學方法沉積金屬鎢或銅作為互連導線，利用高k柵介質和金屬柵極精確調控電晶體溝道，採用低k介質層降低RC延遲，最終以聚合物鈍化層保護晶片。薄膜沉積主要分三大技術流派：

• 物理氣相沉積 (PVD)：在真空腔中，高能粒子轟擊高純度靶材，使原子濺射並沉積到晶圓上。主要用於金屬薄膜（鋁、鈦、氮化鈦等）和部分硬掩模。其沉積速率快、薄膜純度高，但臺階覆蓋率差，難以勝任高深寬比孔洞側壁的均勻覆蓋，常需額外改進技術。
• 化學氣相沉積 (CVD)：氣態前驅體在晶圓表面發生化學反應，生成固態薄膜。可沉積介質材料（氧化矽、氮化矽）、多晶矽和部分金屬。其臺階覆蓋能力優於PVD，但薄膜質量受溫度和氣流場精確控制。等離子增強CVD（PECVD）可在低溫下沉積，用於後端互連。
• 原子層沉積 (ALD)：將兩種或多種前驅體交替脈衝引入，每個週期只通過自限制表面反應生長一個原子層。能實現亞奈米級的厚度控制和近乎完美的三維保形性，是先進柵極介質、高深寬比填充和EUV光刻膠底層不可或缺的技術。

沉積裝置的效能直接定義了晶片的物理實現：膜厚均勻性需控制在埃米（Å）級別，顆粒汙染要求達到每片晶圓上≥0.1μm的新增顆粒數趨近於個位數，並需應對3D NAND超過200層堆疊和GAA電晶體奈米片釋放等超高深寬比結構的填充挑戰。

技術原理

薄膜沉積體系是一套精密工程系統，與光刻、刻蝕、清洗工藝相互制約。其核心矛盾在於：如何在不斷縮小的圖形和日益複雜的三維結構中，以可接受的成本實現無缺陷、高保形、應力可控的薄膜。

物理氣相沉積 (PVD)

典型方法是直流磁控濺射。在真空腔中施加電場，使氬氣電離形成Ar⁺離子，加速轟擊由高純材料製成的靶材（陰極），將靶材原子濺射出來並沉積在對面的晶圓上。磁場用於約束電子，提高濺射效率。

• 特點：沉積速率高（部分金屬可達>1000 Å/min），薄膜純度高。但原子方向性強，導致臺階覆蓋率差，對溝槽側壁覆蓋不足。
• 改進技術：為改善覆蓋率，常引入準直器過濾大角度原子，或使用離化金屬等離子體（IMP）技術，將濺射原子離化後通過電場引導，增強對側壁的覆蓋能力。
• 關鍵引數：靶材功率密度( W/cm²)、工作氣壓( mTorr)、基板偏壓等。

化學氣相沉積 (CVD)

熱CVD中，晶圓被加熱至300800°C，氣態前驅體（如SiH₄與O₂反應生成SiO₂和H₂O）在表面發生化學反應。過程包含前驅體輸送、擴散、吸附、表面反應、副產物解吸和排出。需在質量輸運控制區或表面反應控制區最佳化，以平衡沉積速率與膜厚均勻性。 PECVD利用射頻等離子體在低溫（200400°C）下裂解前驅體，適用於後端互連的介質和鈍化層沉積。

• 特點：臺階覆蓋率優於PVD（可最佳化至80-90%），但薄膜密度和純度與工藝條件密切相關，可能包含雜質或針孔。
• 關鍵引數：沉積溫度、氣體流量比、腔室壓力、射頻功率等。

原子層沉積 (ALD)

自限制表面反應是ALD的核心靈魂。典型迴圈分四步：

1. 前驅體A脈衝：化學吸附到晶圓表面官能團上，直至飽和。
2. 吹掃：惰性氣體吹走多餘前驅體A和副產物。
3. 反應物B脈衝：與已吸附的A層反應，生成薄膜並恢復表面官能團。
4. 再次吹掃：清除多餘反應物B和副產物。 重複此迴圈，每個週期理想生長一個單原子層。

• 優勢：膜厚控制精度達埃級（Å），三維共形性接近100%，薄膜緻密幾乎無針孔，是超薄高k介質、擴散阻擋層和EUV光刻膠底層的理想選擇。
• 挑戰：生長速率極低（~1 Å/迴圈），單晶圓產能是量產瓶頸。空間ALD或批次爐管式ALD是提升產能的主要方向。

關鍵引數

薄膜沉積裝置的效能由一系列嚴苛的量化指標定義，這些引數直接關聯晶片良率：

• 膜厚均勻性：分為片內均勻性（WIW）和片間均勻性（WTW）。最先進節點要求WIW 1σ < 0.5%，WTW 1σ < 1~2%，對於3nm以下節點，已進入埃米級控制範疇。
• 臺階覆蓋率：定義為薄膜在側壁與頂部的厚度比。對於10:1及以上深寬比的結構（如3D NAND溝道孔、DRAM電容），需要CVD和ALD。ALD可實現超過100:1深寬比的無空洞填充，覆蓋率近100%。
• 顆粒控制：腔體內顆粒汙染水平是致命缺陷來源。量產要求≥0.1μm的顆粒每片新增數控制在個位數，裝置需配備原位清潔和微粒監測系統。
• 沉積速率：影響單機產能（Wafer Per Hour, WPH）。PVD可達>1000 Å/min，PEALD則僅幾Å/min。空間ALD等技術正通過多晶圓並行處理來補償速率劣勢。
• 薄膜應力：高溫沉積或不同材料熱膨脹失配會引入壓應力或張應力（範圍 -1 GPa 到 +1 GPa），導致晶圓翹曲和圖形扭曲。3D NAND層數增加時，應力管理是核心挑戰，需精確調控工藝引數。
• 深寬比填充能力：指在無空洞前提下均勻填充三維結構的能力。ALD可通過自下而上的選擇性沉積或批次處理，在高深寬比溝槽中實現無空隙填充。

技術路線

薄膜沉積技術的發展史，是一部為滿足晶片三維化和材料多樣性而不斷追求精度和控制能力的創新史。

• 1970s-1980s：主流是熱氧化（爐管）和簡單CVD，用於沉積氧化矽、氮化矽和多晶矽。裝置相對簡單，重在批次處理。
• 1990s：PVD廣泛應用於鋁合金互連，PECVD用於層間介質（如二氧化矽）。銅互連工藝引入後，電鍍之前的擴散阻擋層（TaN/Ta）沉積嚴重依賴PVD，並開始引入ALD技術。
• 2000s：45nm及以下節點，高k柵介質（HfO₂）和金屬柵極（HKMG）量產，ALD因原子級精度和保形性成為唯一可行方案，開創了原子層工程在電晶體上的規模化應用。
• 2010s：3D NAND堆疊層數急速增加，對多層介質和金屬填充的應力、厚度和保形性控制提出極高要求。多重圖案化技術（SADP/SAQP）需要CVD/ALD沉積高保形間隔層。
• 2020s至今：GAA電晶體、背面供電網路、混合鍵合等新架構，要求沉積工藝在奈米級內襯、選擇性沉積和更低熱預算方面持續突破。區域選擇性ALD(AS-ALD) 成為前沿方向，業界致力於實現僅在特定材料上的“自下而上”式精準填充，減少對刻蝕的依賴。

技術路線對比

特性	PVD (濺射)	CVD (熱/PECVD)	ALD (熱/PEALD)
厚度控制精度	~nm 級	~nm 級	亞 Å 級 (原子層精度)
臺階覆蓋率	差 (50%，無特殊改進)	中等 (可最佳化至80-90%)	極佳 (95%，可近100%)
沉積溫度	較低 (室溫~300°C)	高 (熱CVD 300°C+) / 中等 (等離子)	中等 (100~400°C)
主要薄膜材料	金屬及氮化物 (Al, Ti, TaN, Cu籽晶)	介質 (SiO₂, SiN), 多晶矽	高k介質 (HfO₂, Al₂O₃), 金屬氮化物, 間隔層
薄膜質量 (針孔密度)	較低	中等	極高 (幾乎無針孔)
產能 (相對)	高	高 (熱) / 中 (PECVD)	低，但通過空間/批次ALD在提升

上游

薄膜沉積裝置的上游供應鏈高度專業化，核心部件和材料的技術壁壘極高：

• 核心部件：
  • 射頻電源與真空系統：提供穩定等離子體和超高真空環境，是裝置執行的基礎。供應商高度集中，包括MKS Instruments、AE（Advanced Energy）等。
  • 質量流量控制器 (MFC)：精確控制多種前驅體氣體和載氣的流量，精度直接影響膜厚均勻性。主要供應商有HORIBA、Brooks Instrument。
  • 高純前驅體材料：ALD工藝的核心消耗品，如三甲基鋁 (TMA)、四氯化鉿 (HfCl₄)、多種金屬有機化合物。要求純度達99.9999%（6N）以上，主要供應商包括Merck、Soulbrain、UP Chemical等。公開資料未見中國大陸廠商在此領域形成全球性主導供應。
  • 高純靶材：PVD工藝的消耗品，如高純銅（6N）、鉭、鈦、鋁等。全球市場由日礦金屬、霍尼韋爾、東曹等主導，中國廠商如有研新材、江豐電子等，已在部分中低端靶材實現國產化並批次供貨。
  • 精密運動臺與腔體塗層：確保晶圓在真空腔內奈米級精準傳送和定位。腔體內壁需特殊塗層（如氧化釔）防止顆粒剝落和金屬汙染。
• 裝置製造商格局：全球市場呈高度寡頭壟斷。公開資料顯示，應用材料（AMAT）、科林研發半導體（Lam Research）、東京電子（TEL）三家合計佔據超過80%的市場份額（2023年行業估算）。國產裝置廠商如北方華創（NAURA）在PVD和部分CVD領域，拓荊科技（Piotech）在PECVD和SACVD領域，已進入國內主要晶圓廠產線並實現批量出貨，但在先進節點和關鍵工藝層替代率仍有較大提升空間。

下游

薄膜沉積裝置的下游應用橫跨所有關鍵半導體制造領域：

• 邏輯晶片製造：構成電晶體（HKMG）、中段互連（接觸孔金屬填充）、後端互連（銅擴散阻擋層、低k介質覆蓋層）的完整膜結構。在GAA架構中，奈米片的釋放、多層介質間隔層的沉積均依賴ALD。
• 儲存晶片製造：
  • 3D NAND：多層堆疊的層間絕緣介質和字線金屬（通常是鎢）填充，是沉積步驟數最大的驅動力。一臺3D NAND工廠的沉積裝置投資佔比通常最高。
  • DRAM：電容器的高k介質（如ZAZ，即ZrO₂/Al₂O₃/ZrO₂）要求奈米級厚度和三維保形性，幾乎唯一依賴ALD。
• 先進封裝：在2.5D/3D封裝中，用於矽通孔（TSV）的絕緣層、擴散阻擋層和種子層，以及重佈線層（RDL）的介質層。混合鍵合介面需要原子級平坦和潔淨的介質層，是ALD和CMP的協同應用場景。
• 其他半導體：在MEMS感測器、化合物半導體（如GaN射頻器件、SiC功率器件）製造中，用於表面鈍化、柵極介質和多種功能薄膜的沉積。

受益公司

該部分僅客觀列陳在薄膜沉積領域具有顯著市場地位和技術的公司，不構成任何投資建議。

• 應用材料 (Applied Materials)：全球最大的半導體裝置供應商之一，在PVD、CVD和ALD領域均有最全面的產品線，其Endura®、Producer®、Olympia™等平台是行業基準。其客戶覆蓋全球所有主要邏輯與儲存晶片製造商。
• 科林研發半導體 (Lam Research)：在刻蝕和介質薄膜沉積領域具有統治力，其Vector® PECVD、ALTUS® CVD/ALD、Striker® ALD平台在三維結構處理和介質薄膜質量上廣受認可。
• 東京電子 (Tokyo Electron, TEL)：在批次ALD和CVD、熱氧化/氮化管式裝置以及部分PVD領域具備強大競爭力，其Trias™ ALD平台具有高產能優勢。
• 國內主要廠商：
  • 北方華創 (NAURA)：國產半導體裝置龍頭，擁有PVD、CVD、ALD等多條產品線，其銅互連PVD已進入國內主要產線。
  • 拓荊科技 (Piotech)：專注於PECVD和SACVD裝置，在硬掩模和介質薄膜沉積領域實現批量出貨。
  • 盛美上海 (ACM Research)：其Ultra Fn立式爐管ALD裝置已交付客戶，聚焦特定細分市場。
  • 上述公司均為上市公司，其客戶結構（如中芯國際、長江儲存、合肥長鑫等）和研發投入強度是產業關注要點。

市場規模

全球薄膜沉積裝置市場規模直接影響前道裝置（WFE）總支出。

• 總量與結構：綜合多家市場研究機構（如SEMI、TechInsights）的公開資料估算，2023-2024年全球WFE市場規模在900億至1000億美元區間波動。其中，薄膜沉積裝置（含PVD、CVD、ALD及相關服務）的市場規模約佔WFE總市場的24%-26%，摺合約220億至260億美元（2023年估算）。2023年，受儲存晶片行業資本支出收縮影響，沉積裝置市場出現週期性下滑，但年增率跌幅已在下半年收窄。
• 增長驅動：ALD是細分領域中增長最快的部分。多家分析機構預測，2022-2027年其複合年增長率（CAGR）預計超過15%，主要受益於邏輯晶片先進製程（GAA）和3D NAND層數增加。該增長率由行業長期結構性需求驅動，不構成對該市場未來年份具體規模的保證。
• 中國市場規模：作為全球最大的半導體裝置消費地區，中國大陸的沉積裝置市場規模約佔全球的25%-30%（2023年估算）。國產裝置廠商的合計市場份額仍在5%-8%左右（2023年公開資料未見精確統計），替代空間巨大。

玩家對比

全球薄膜沉積市場呈現“三超多強”的寡佔格局，技術路線和產品定位各具特色。

• 應用材料 (AMAT) vs 科林研發 (Lam) vs 東京電子 (TEL)：
  • AMAT產品線最廣，在PVD領域擁有統治級份額，其整合式平台能一站式完成多種沉積與處理工序。
  • Lam Research在介質刻蝕和介質CVD/ALD領域技術深厚，尤其擅長處理高深寬比結構和應力控制，其裝置在3D NAND製造棧中佔核心地位。
  • TEL在管式批次ALD/氧化裝置上擁有獨特優勢，單機產能極高，適合批處理工藝，在DRAM和部分邏輯中後段具有成本競爭力。
• 國內玩家(NAURA vs Piotech)：
  • 北方華創：作為平台型企業，其策略是提供PVD、CVD、ALD的全套解決方案，在邏輯晶片的金屬化、銅互連和部分儲存工藝中取得訂單，公開資料顯示其已進入國內主流製程產線。
  • 拓荊科技：採取差異化聚焦策略，深耕PECVD和SACVD，在硬掩模（如氮化矽）沉積等特定工藝上積累深厚，產品已實現廣泛產業化。
  • 總體而言，國內廠商與國際巨頭在先進製程(5nm及以下)覆蓋能力、工藝整合經驗及全球服務網路方面仍存在代際差距（定性判斷），但在成熟製程和特定工藝層正快速追趕。

風險

• 技術迭代風險：前沿技術如區域選擇性沉積(AS-ALD)、二維材料沉積等若取得突破，可能改變現有技術路徑，導致部分現有裝置投資價值降低。
• 下游週期波動：半導體行業具有強週期性，儲存器價格的大幅波動會直接引發儲存晶片廠商資本支出的急劇變化，導致沉積裝置訂單週期性起伏。
• 地緣政治風險：貿易管制和實體清單等政策變化，給全球裝置供應鏈帶來不確定性。中國半導體制造企業對供應鏈安全的極度重視，雖加速了國產替代驗證，但也可能造成重複投資和技術路線分化。
• 成本控制挑戰：隨著工藝複雜度和精度的提升，先進沉積裝置單價持續上漲（可達數千萬美元/臺），研發與製造成本的持續攀升可能抑制中小客戶的擴產動力。
• 替代技術風險：在先進封裝等領域，部分薄膜功能（如絕緣層）可能通過層壓或其他物理方式實現，對特定薄膜沉積需求構成潛在替代。

誤讀糾偏

• ❌ “先進晶片全靠光刻機，薄膜沉積差點沒關係。” 事實是：光刻定義了圖形，而沉積和刻蝕將圖形轉移到功能材料上，三者同等重要，缺一不可。在3D結構下，若沉積臺階覆蓋率不足或內部存在微空洞，即便光刻圖形完美，晶片也會因斷路、短路或漏電而直接失效。在3D NAND等儲存工藝中，薄膜質量和應力控制，已成為比光刻解析度更核心的良率瓶頸。

• ❌ “ALD速度太慢，只適合在實驗室用，沒法量產。” 誤區在於：忽略了ALD在物理極限下的不可替代性。儘管單晶圓產能低，但空間ALD和批次爐管式ALD技術已大幅提升了整體產出。對於厚度要求小於2nm的柵極介質或深寬比超過100:1的均勻內襯，除ALD外幾乎沒有其他技術可選。其帶來的器件效能提升和良率增益所帶來的整體價值，遠超其相對較高的單位成本。公開資料顯示，先進邏輯和儲存產線中ALD的應用步數正持續增加。

最新事件

• GAA與背面供電的ALD需求激增：隨著三星、台積電、英特爾在3nm及以下節點引入GAA（奈米片）電晶體，對奈米片釋放層、多層功函式金屬柵極的原子級沉積需求大幅增加，推動相關ALD裝置成為下一波投資重點。具體各公司訂單份額及其財務影響，受保密限制，公開資料未揭露精確資料。
• 國產廠商在CVD領域的新突破：公開資訊顯示，拓荊科技等國內廠商已自主研發出適配先進節點的高應力氮化矽、低k介質等CVD工藝，並已進入國內頭部儲存和邏輯晶片製造商的產線驗證或量產階段。北方華創的PVD裝置在銅互連領域的應用案例也在增加。
• EUV光刻的薄膜協同：針對高數值孔徑（High-NA）EUV光刻，新型光刻膠和配套的底層、頂層薄膜沉積需求正在定義新的技術要求，ALD被認為是形成超薄、均勻薄膜的關鍵候選技術。

追蹤指標

要持續追蹤薄膜沉積行業動態，建議關注以下量化指標和事件：

• 裝置巨頭財報：應用材料（AMAT）、科林研發半導體（LRCX）、東京電子（8035.T）的季度財報，重點關注其半導體系統事業部的營收、新增訂單額（Backlog）及按技術（PVD/CVD/ALD）或應用（邏輯/儲存）劃分的營收結構。
• 國內廠商訂單與進展：北方華創、拓荊科技等國內廠商的定期報告及公開中標公告中的裝置交付、在手訂單及研發投入金額。
• 行業資本支出展望：SEMI釋出的全球晶圓廠資本支出預測報告，以及台積電、三星、英特爾、長江儲存等主要半導體制廠的最新資本支出展望，特別是其中對“先進製程”、“3D NAND”的投入計劃。
• 前沿技術節點進展：在IEDM、VLSI Symposium等頂級學術會議上，關注關於GAA器件、3D DRAM、混合鍵合和區域選擇性沉積（AS-ALD）的最新工藝論文與突破。
• 國產化率與替代進度：通過行業調研和券商研究報告，追蹤國內產線在不同工藝機臺（PVD金屬層、ALD高k層等）上的國產裝置採購比例變化，該資料通常為間接估算。

信源

本頁撰寫所依據的公開資料包括但不限於：

• 行業標準與市場資料：SEMI行業報告、TechInsights半導體裝置市場分析（2023-2024年度）。
• 裝置廠商公開資訊：應用材料、科林研發半導體、東京電子、北方華創、拓荊科技等公司的官方網站、年度報告、投資日演示材料及產品技術白皮書。
• 學術與工藝文獻：國際電子器件會議（IEDM）、VLSI技術研討會公開論文集；薄膜沉積技術綜述（Martin. “Handbook of Deposition Technologies for Films and Coatings”; 相關學術評論）。
• 券商行業研究：國內外券商關於半導體裝置及材料主題的研究報告，用於交叉驗證市場規模、格局等定性趨勢。
• 關鍵資料說明：文中特定市場份額、增長率等均為基於公開資料和行業普遍認知的估算，因缺乏官方即時定點揭露，部分資料無法精確到最新季度或具體口徑。