矽光子晶圓整合

歸屬鏈: 鏈-Cloud（基礎設施與核心器件層） 知識庫狀態: 補全（原缺失，依據野村報告《大中華區半導體復興指南》）

1. 3 秒看懂

一句話定義: 把實現光電轉換的矽光子器件，直接在矽晶圓上像製造傳統晶片一樣大規模製造和整合的技術。

核心比喻: 就像將原先需要手工組裝的「獨立鏡頭模組」（分立光器件），變為與手機處理器在流水線上一次蝕刻成型的「內建攝像頭」（片上光互連）。

2. 3 分鐘產業解釋

它解決什麼問題？ 隨著 AI 訓練叢集、資料中心流量以每年翻番的速度爆炸，伺服器到伺服器、晶片到晶片之間的資料傳輸正成為算力釋放的真正瓶頸。傳統架構依賴「電-光-電」轉換：計算晶片通過銅線將電訊號送到可插拔光模組，再由光模組轉換成光訊號傳出；接收端再逆向操作。這一過程每位元功耗高、延遲大，而且光模組本身佔據大量板卡面積和成本。矽光子晶圓整合旨在從電晶體層面重新設計光電介面，將光電轉換引擎儘可能靠近計算晶片，以期消除這些瓶頸。

它如何成為 CPO / 光 I/O 的產業化基座？

• CPO（Co-packaged Optics，共封裝光學）: 將光引擎（光收發器）與交換器 ASIC、AI GPU 等計算晶片封裝在同一塊基板上，使得光學連線距離從釐米級縮短到毫米級。這要求光引擎體積小、功耗低、能像普通晶片一樣被量產。
• 光 I/O（Optical I/O）：更進一步，在晶片內部或晶片邊緣直接整合光學輸入輸出介面，讓 GPU 之間的 NVLink、CXL 等片間互聯通道直接以光訊號實現。
• 晶圓級整合是二者的共同根基。只有用 CMOS 相容工藝在 300mm 矽晶圓上批次製造光波導、調變器、探測器等光子器件，才能真正做到：
  1. 極致小型化與高一致 —— 滿足與大型計算晶片近距離封裝的物理約束；
  2. 半導體級成本曲線 —— 量產後單顆光引擎成本急劇下降，可靠性達到汽車/電信級；
  3. 晶圓級測試與封裝 —— 將測試、篩選、光學耦合等環節前移到晶圓階段，徹底告別「手工對光」的低效模式。

產業位置：矽光子晶圓整合處於光通訊與半導體制造的交叉點。向上，它為 AI 晶片、網路交換裝置提供「片上光互連」能力；向下，它高度依賴 SOI 晶圓、CMOS 產線、先進封裝等一系列半導體基礎設施。誰掌握該技術，誰就能定義下一代算力網路的連線範式。

3. 技術原理

3.1 基礎器件層 矽光子技術的物理基礎，是利用絕緣體上矽（SOI）晶圓的高折射率對比（矽折射率約 3.48，二氧化矽約 1.44），在亞微米尺度上建置低損耗光波導和一系列無源、有源器件。常見元件包括：

• 光柵耦合器 / 邊緣耦合器: 將光纖中的光訊號輸入/輸出晶片；
• 分/合路器（MMI、Y 分支）: 實現光路分配；
• 微環諧振器 / 馬赫-曾德爾干涉儀（MZI）調變器: 利用矽的等離子色散效應，通過施加電壓改變載流子濃度，從而操控光的相位或強度，實現電到光的調變；
• 鍺矽光電探測器: 在矽波導上外延生長鍺，吸收近紅外光（1310nm / 1550nm）產生光電流，完成光到電的轉換；
• 光波長分波多工器（WDM）: 通過陣列波導光柵（AWG）或級聯微環，在單根光纖上覆用多個波長。

矽材料自身的間接帶隙特性決定了它無法高效發光，因此片上光源必須依賴 III-V 族半導體（如磷化銦 InP、砷化鎵 GaAs）。如何將 III-V 族增益材料與矽光子電路結合，正是矽光子晶圓整合的核心技術分歧點。

3.2 晶圓級整合工藝

• 混合整合（Hybrid Integration）: 將預先製備好的 III-V 族雷射器「小晶片」（die）通過晶圓鍵合技術，與已完成矽光子前端工藝的矽晶圓在晶圓級進行對準、貼合。鍵合後，雙方再進行後道工藝形成完整晶片。Intel 的矽光收發器即主要採用這類路線，其在 300mm 線上實現鍵合對準精度優於 1µm，是當前量產最成熟方案。
• 異質整合（Heterogeneous Integration）: 直接將未圖形化的 III-V 族薄膜（如 InP 外延層）整體鍵合到矽光子晶圓上，之後再進行 III-V 族區的刻蝕、金屬化等加工，使得雷射器在矽襯底上直接製作。該路線可以進一步縮小面積並減少對準次數，但工藝複雜，目前主要由 UCSB、AIM Photonics 等學術/聯盟機構以及少數公司推進，量產狀態尚未普及。
• 單片整合（Monolithic Integration）: 期望在矽襯底上直接外延 III-V 族材料或使用鍺/矽鍺量子阱等方法實現光源，尚處於基礎研究階段。公開資料未見成熟量產案例。

3.3 晶圓級測試與封裝 晶圓級測試（Wafer-Level Test，WLT）是矽光子由實驗室走向規模製造的關鍵。傳統分立光器件測試需逐一耦合光纖，耗時且昂貴。矽光子晶圓則能在切割前利用光探針陣列對每一顆晶片進行快速電光/光電引數篩選，直接將壞品標記並在後續封裝中排除，大幅提高了良率與產出效率。晶圓級封裝的另一趨勢是採用玻璃中介板（Glass Interposer）或扇出型封裝，實現光引擎與計算晶片的無縫連線。

4. 關鍵引數

評價矽光子晶圓整合技術競爭力，通常需要追蹤以下維度的核心指標。所有數字若無特別註明年份及來源，均表示公開資料未見。

4.1 頻寬密度與單通道速率

• 單波長電光調變頻寬: 當前商用矽光子調變器可達 50–64GBaud（PAM4 下對應 100–128Gb/s）。2024 年，Intel 已展示單通道 200Gb/s (112GBaud) 光引擎樣品（來源: Intel 2024 年光學技術日）。
• 多波長複用能力: 單片整合 4 波長、8 波長的微環調變器陣列，可將總頻寬提升至 1.6T、3.2T 甚至更高。台積電在 2023 年釋出的 CPO 路線圖中，即包含 8 波長的 DWDM 矽光引擎。
• 頻寬密度（Gbps/mm²）: 指晶片邊緣每毫米寬度或每平方毫米麵積可支援的總資料速率，是衡量 chiplet 間光互連的關鍵指標，當前典型值約 200–500Gbps/mm，實驗室演示已突破 1Tbps/mm（來源: 2023 OFC 會議論文）。

4.2 功耗效率

• 每位元功耗（pJ/bit）: 業界公認矽光子 CPO 的甜點區為 2–5pJ/bit（包含雷射源）。傳統可插拔光模組約 20–30pJ/bit。2024 年，由 Ayar Labs 等初創公司釋出的光 I/O 小晶片宣稱可達 5pJ/bit 以內，但未包含全部封裝開銷（來源: Ayar Labs 技術白皮書 2024）。

4.3 插入損耗與鏈路預算

• 片上波導傳播損耗: 先進 SOI 工藝可低至 0.5–1.5dB/cm。
• 耦合損耗: 標準單模光纖到晶片的耦合損耗通常為 1.5–3dB/端。採用懸臂樑倒錐型邊緣耦合器可將損耗壓縮至 1dB 以下。
• 光調變器插入損耗: 高效能 MZI 調變器約 3–4dB，微環調變器由於諧振效應可略低，但對溫度和工藝偏差更敏感。
• 總鏈路功率預算: 對於 0–2km 資料中心連線，鏈路預算通常在 8–12dB 之間。超過 3dB 的裕度視為合格。

4.4 整合規模與良率

• 電晶體/光子器件數量密度: GlobalFoundries 45nm SOI 矽光子工藝平台（45CLO）支援在一顆光子晶片上整合數百個有源器件和數千個無源器件（來源: GF 工藝指南 2023）。
• 晶圓級鍵合良率: 量產混合整合鍵合的接合成功率要求 >99.9%。Intel 在 2022 年財報電話會中提及，其矽光子工廠的整套工藝良率已達到傳統數通晶片水平，但未給出具體數值。

4.5 光譜穩定性與熱調諧能力

• 溫度敏感性: 矽的折射率隨溫度變化顯著（~1.8×10⁻⁴ /K），微環調變器中心波長溫漂約為 0.1nm/°C。因此需要片上整合加熱器/熱調諧電路，常見調諧功耗 10–30mW/nm 每通道。
• 工作溫度範圍: 商用產品通常要求 0–70℃（商業級）或 -40–85℃（工業級），對矽光子迴路的熱管理提出較高要求。

5. 技術路線

當前，從晶圓整合方式到系統架構，業界存在多條並行演進的路線。它們的取捨將深刻影響未來 3–7 年的產業格局。

5.1 按光源整合方式劃分

• 路線 A：外部光源 + 矽光子晶片（外接光源，ELS） 雷射器作為獨立封裝的元件，通過光纖或自由空間耦合將連續光送入矽光子晶片，晶片整合調變器、探測器等。優點是可維護性強、散熱分離，缺點是耦合點較多、體積偏大。適用於早期 CPO 和可插拔光模組的升級方案。
• 路線 B：片上混合/異質整合光源（晶圓內光源） III-V 族雷射器直接鍵合在矽光子晶圓上，光路全在晶片內部完成，減少外部連線。Intel、台積電、UCSB 等均重倉該路線。其挑戰在於鍵合良率、可靠性及熱串擾。
• 路線 C：異質整合量子點雷射器 將 InAs/GaAs 量子點雷射器直接生長或整合在矽上，理論上對缺陷更不敏感，具有高溫穩定性和低閾值電流。目前多處於實驗室演示階段，日本 NTT、加州大學聖塔芭芭拉分校等有積極成果，但距離晶圓級量產仍有數年（來源: Nature Photonics 2023 綜述）。

5.2 按調變架構劃分

• 馬赫-曾德爾調變器（MZI）：線性度好、溫度不敏感、工藝寬容度高，缺點是大尺寸（毫米級）、高功耗（數 mW 驅動）。傳統電信級矽光廣泛使用。
• 微環調變器（MRM）：尺寸極小（直徑數微米）、驅動電壓低、適於波長分波多工，但對溫度和製造偏差極其敏感，需要精確的熱控制和校準。AI 互連的高密度需求更偏向微環路線。
• 電吸收調變器（EAM）：利用 III-V 族材料的 Franz-Keldysh 效應或量子限制 Stark 效應實現調變，可單片整合，但插損和消光比通常不及 MZI，多用於需要高速低驅動的場景。

5.3 按製造合作模式劃分

• 垂直整合模式（IDM）：Intel 堅持自行設計、自行製造，擁有專屬的矽光子開發線。
• 代工開放平台模式：GlobalFoundries、Tower Semiconductor 等提供通用矽光子 MPW（多專案晶圓）服務，讓無廠晶片公司以類似 CMOS 的方式流片。此模式有利於生態繁榮，但缺乏終極微調能力。
• 系統廠定製模式：微軟、亞馬遜等雲端巨頭直接定義晶片規格，交由 GF 等代工廠生產，用於自家資料中心，不對外銷售晶片，僅以整機/服務形態體現。

5.4 封裝架構路線

• 2.5D 封裝（矽中介層）：光引擎與計算晶片並列放置於矽中介層上，經由微凸塊連線。台積電的 COUPE（Compact Universal Photonic Engine）即採用該架構，目標 2025 年實現商用。
• 3D 堆疊：光引擎直接堆疊在計算晶片頂部或底部，走垂直通孔（TSV）互聯，能進一步縮短鏈路，但熱與應力挑戰極大，處於早期研發。
• 分立光模組型：仍使用可插拔形式，但內部改用矽光子晶圓整合晶片，降低模組製造成本，這是當前過渡期主流。

6. 上游

矽光子晶圓整合的上游決定了平台的物理極限和可獲取性。關鍵上游環節包括：

6.1 SOI 晶圓 矽光子對 SOI 晶圓的要求高於傳統微電子：頂層矽厚度通常為 220nm 或 300nm，以實現單模波導，且厚度不均勻性需控制在 ±5nm 以內。主要供應商包括 Soitec（法國，其 Smart Cut 技術是全球 SOI 晶圓份額最大的來源，據 Yole 2023 年 SOI 市場報告，Smart Cut SOI 約佔整體市場 70%）、信越化學（日本）、勝高（SUMCO）等。國內上海新昇、瀋陽矽基等具備一定 SOI 能力，但面向光子級的高均勻性 SOI 晶圓仍依賴進口，公開資料未見國內成熟光子級 SOI 量產供貨報導。

6.2 III-V 族外延片 用於片上雷射器和光放大器。InP 襯底上生長 InGaAsP 或 AlGaInAs 多量子阱結構是主流。主要供應商包括 IQE（英國）、LandMark（美國）、住友電工（日本）等。2023 年全球 III-V 族外延片市場約 10 億美元量級（來源: Yole, 2023 Compound Semiconductor Monitor），但其中光子類佔比尚不足 10%，未來將隨矽光子增長而顯著擴大。

6.3 半導體裝置 除常規 CMOS 生產線用到的 DUV 光刻機、刻蝕機、CVD 等裝置外，矽光子還高度依賴以下特種裝置：

• 深紫外（DUV）光刻機: 光子結構通常最小特徵尺寸 90–180nm，採用 ArF/ KrF 掃描光刻機即可，ASML、Nikon、Canon 均可滿足。
• 晶圓鍵合機: 在混合/異質整合中，III-V 與矽的精確對準鍵合是關鍵。EV Group（奧地利）和 ASMPT（新加坡/香港）是主要供應商，其晶圓級高精度鍵合機在 sub-micron 對準下仍能保持高產量。
• 光學晶圓測試臺: 為了執行晶圓級光探針測試，需要可程式設計的光電多通道測試系統，Keysight、FormFactor（級聯探針臺）等提供解決方案。

6.4 EDA 與光子設計工具 光子器件的版圖設計與電路設計所需工具與傳統 EDA 不同，需支援光波導、S 引數模擬、光電混合模擬。主流的工具包括 Synopsys OptoCompiler、Cadence Virtuoso 光電協同設計套件、Luceda Photonics 的 IPKISS 等。國內華大九天等在該領域的版面配置仍處於早期，公開資料未見國產光子 EDA 正式商用。

7. 下游

矽光子晶圓整合的下游分為直接客戶（系統級客戶）和最終市場兩個層面。

7.1 光模組/光引擎封裝商 他們將矽光子晶圓加工成的光子晶片（PIC）與電子晶片（EIC）、雷射器、光纖陣列封裝成完整的光收發器。主要參與者包括中際旭創、新易盛、光迅科技、Coherent（原 II-VI）、Lumentum、住友電工等。據 LightCounting 2024 年 4 月報告，2023 年全球矽光子光模組出貨約 2 億美元，較 2022 年增長約 40%，大部分來自於 200G/400G 短距離資料中心模組。

7.2 網路裝置與計算系統廠商 交換器/路由器製造商（思科、華為、Arista、新華三、Juniper）是 CPO 的直接推動者和整合者。他們正努力將傳統交換器背板上的可插拔埠替換為 CPO 引擎。AI 伺服器建置商（超微、浪潮、Dell’OEM）則關注光 I/O 如何應用於 GPU 叢集。

7.3 雲端運算與 AI 巨頭 微軟、Google、亞馬遜、Meta 等地表最大的資料中心運營者，是矽光子晶圓整合的終極需求方。他們以白盒交換器、自研晶片和光學引擎等方式，驅使上游為其定製方案。例如，微軟在 2020–2024 年持續釋出其在矽光子 CPO 方面的研究，並與代工廠合作開發 400G/800G 定向引擎（來源: 微軟研究院技術文章）。

7.4 終端應用分佈

• 資料中心內部：短距離（<2km）高速模組、CPO 交換器（預計 2025 年起小批次部署）。
• HPC 及 AI 叢集：GPU/NPU 之間光互連，目標是取代銅纜並實現記憶體解耦。
• 電信與長距：相干矽光模組用於城域/長途傳輸，華為、Ciena 等早年已有產品。
• 感測與雷射雷達：矽光子 OPA（光學相控陣）是固態雷射雷達的潛在方案之一，但主流出貨仍為機械及 MEMS 方案，該領域矽光子佔比極低。

8. 受益公司

以下公司從不同環節受益於矽光子晶圓整合趨勢，此處僅作產業鏈事實梳理，不作為任何投資判斷。

Intel 技術和產能雙重領先。2023 年 Intel 宣佈將在新墨西哥州的矽光子封裝中心投資超過數億美元擴充套件 CPO 能力，並計劃在 2025 年前向客戶交付 1.6T 矽光引擎。其 IDM 2.0 戰略將矽光子作為核心差異化之一（來源: Intel 2023 年投資者會議）。

台積電 (TSMC) 憑藉其 CoWoS 先進封裝和 3D Fabric 平台，將矽光子作為戰略性擴充套件。2023 年臺積電公佈了「COUPE」一體化光電引擎封裝技術路線，目標 2025 年在先進節點上實現量產（來源: 台積電 2023 技術論壇）。這將使台積電成為 CPO 代工的核心力量。

GlobalFoundries (GF) 通過 45CLO 平台與微軟等巨頭深度合作，並開放多專案晶圓服務。其 2022 年年度報告中稱，矽光子業務已貢獻其通訊基礎設施部門營收的「雙位數百分比」增長，但未揭露絕對數字。

博通 (Broadcom) 在交換器 ASIC 和光互連方面積累深厚，已展示 CPO 交換器原型，將 Tomahawk 交換晶片與矽光子引擎共封裝。博通在矽光設計上採取與外協代工合作的模式，主要代工方為 GF 和台積電。

Lumentum / Coherent 光器件巨頭，在矽光子調變器、探測器以及整合封裝上有大量專利和產品，正逐步將其內部矽光子晶圓能力轉為競爭力。

中際旭創 (Zhongji Innolight) 中國最大的光模組廠商之一，其 800G 矽光模組已批量出貨北美頭部雲端客戶，並已展示 1.6T 矽光樣機。公司本身不製造晶圓，但通過深度配合代工方和封裝設計，掌握矽光整合引擎的整合能力（來源: 公司 2023 年報及 OFC 2024 展示）。

光迅科技 (Accelink) 具備從晶片到模組的垂直整合能力，開發出矽光相干光模組和數通模組，並在武漢建有微光子整合平台（含一定的矽光子後道加工能力）。2023 年公告，其矽光晶片已進入小批次量產階段。

華為海思 (HiSilicon) 雖無公開產品明細，根據行業普遍認知，已具備矽光子晶片的自主設計能力，並依託國內代工資源或海外流片實現研發迭代。

賽微電子 (Sai Micro) 其全資子公司 Silex Microsystems 是全球最大的純 MEMS 代工廠，擁有成熟的晶圓級封裝和光學器件加工經驗，已公開表示正積極版面配置矽光子加工服務（來源: 公司 2023 年互動易）。但 2024 年公開資料未見其為矽光子專項建設新產能。

9. 市場規模

有關矽光子晶圓整合的市場規模，不同分析機構因劃分邊界不同，數字差異較大。下文僅引用有明確來源的資料，並註明年份與口徑。

• 矽光子晶片市場：Yole Group 在 2023 年釋出的光子積體電路報告預測，全球矽光子晶片（PIC）市場將從 2022 年的約 2.2 億美元增長至 2028 年的 9–11 億美元，複合年增長率約 27%-30%。該口徑僅統計矽光子晶片銷售，不含封裝、模組和系統。
• 帶矽光引擎的光收發器市場：LightCounting 在 2024 年 1 月報告中指出，2023 年基於矽光子技術的數通光模組銷售額約為 2.5 億美元，佔整體數通模組市場約 5%；預計 2028 年該佔比將提升至 20% 以上，對應銷售額接近 15 億美元。
• CPO 市場：由於 CPO 尚處於匯入期，市場規模極小。LightCounting 預測 2024 年 CPO 端口出貨量僅數千個，總價值不足 1 億美元；到 2028 年可望增至 10 億美元級別（來源: LightCounting CPO Report 2024）。需要注意，該預測具有高度不確定性，實際可能隨著 AI 網路需求的變化而大幅上下修。
• SOI 晶圓用於光子學：Soitec 年報（FY2023 截至 2023 年 3 月）中提到，其服務於光子應用的 SOI 晶圓營收約 5000 萬歐元，佔總營收不到 5%，但年增率增速超過 50%。這從上游佐證了下游需求的快速增長。
• 中國市場：賽迪顧問及中國光通訊行業會議公開資訊顯示，2023 年中國矽光子光模組（含相干和數通）銷售規模約為 25 億元人民幣（約 3.5 億美元），但其中真正採用晶圓級整合工藝的晶片核心仍大量依賴境外代工，公開資料未見本土晶圓級代工營收統計。

10. 玩家對比

維度	Intel	台積電 (TSMC)	GlobalFoundries (GF)	Broadcom	華為海思 / 光迅科技
角色定位	垂直整合 IDM + 系統商	先進封裝代工 + CPO 方案	開放性矽光代工平台	Fabless 設計 + 系統整合	設計/封裝整合（中國代表）
晶圓整合技術	300mm 混合整合雷射器，已量產	計劃 2025 年啟動 COUPE矽光引擎	45CLO 300mm 平台，EIC/PIC 共同流片	無自有晶圓廠，依賴代工	海思設計，光迅科技後道整合
最高量產頻寬	1.6T (8×200G) 宣佈 2024	800G 評估階段	多專案支援 800G/1.6T	25.6T CPO 交換器樣機 (2022)	800G 矽光模組量產 (2023)
主要客戶/生態	超大規模雲端商，OEM	NVIDIA、Broadcom 等 HPC 客戶	微軟、Ayar Labs、Ranovus 等	交換器/伺服器 OEM	三大運營商，國內雲端商（有限）
量產成熟度（截至2024）	高，十年積累，已發貨數百萬只矽光收發器	中，CPO 系仍屬發展平台	高，多客戶進入量產	高（系統級）	中，模組量產，晶圓級由海外代工
地緣供應鏈韌性	歐美為主	臺灣，擬擴至日本/美國	美國、德國、新加坡	全球代工合作	受限於海外晶圓產能，自主產線缺失

說明：以上內容依據各公司財報、技術論壇及行業報告（2023–2024）整理，財務指標僅作定性。

11. 風險

矽光子晶圓整合雖然前景光明，但產業化和規模化仍面臨多重實質性風險。

技術成熟度與良率風險 異質整合 III-V 族材料與矽的鍵合良率，以及晶圓級光學測試的吞吐量與完備性，仍處於改善期。若某一關鍵步驟良率徘徊於 90%-95% 以下，每顆光引擎的成本將難以達到商業爆發點。公開資料未見有機構公開揭露全流程綜合良率。

熱管理風險 高密度整合光電器件與計算晶片使熱流密度急劇上升。雷射器波長、微環調變器的諧振峰均對溫度極度敏感，即便幾攝氏度的波動也會引發鏈路中斷。現有的微熱電冷卻器（TEC）方案功耗和體積對 CPO 並不友好，若無新的散熱架構，熱問題可能成為突破算力天花板的最大攔路虎。

標準化與互操作性缺失 CPO 光介面的機械、電氣和光學規格尚未形成統一標準（如 OIF、IEEE、COBO 均有提案，但未統一）。這導致伺服器、交換器、GPU 製造商和光引擎供應商各守一方，互不相容，生態割裂將延遲大規模部署。

成本曲線不及預期 矽光子的核心成本邏輯在於“半導體規模製造帶來低價”。但在累計出貨未達千萬級之前，研發分攤、專用裝置折舊、封裝測試的固定成本將使單位成本仍高於現有分立方案。尤其若 AI 網路部署節奏波動，初期產能空置，成本優勢難以兌現。

供應鏈集中地緣風險 高階 SOI 晶圓（Soitec 法國、日本）、III-V 外延片（英美日）、高精度鍵合機（奧地利 EVG、新加坡 ASMPT）、部分關鍵光刻膠和氣體，均高度集中在少數地區。極端情況下，先進矽光子產能可能作為管制物項受限，對中國等地企業影響尤大。

人才與跨學科缺口 矽光子需融合積體電路設計、光學、封裝、熱力學等多學科知識，全球具備晶圓級整合實戰經驗的團隊極為稀缺。未來產業擴張可能受制於人才供給不足。

12. 誤讀糾偏

誤讀1：「矽光子就是用矽來做雷射器」 這是最常見的誤解。矽自身是間接帶隙半導體，發光效率極低，無法充當雷射器增益介質。矽光子技術中，雷射器無一例外都使用 InP 等 III-V 族材料，矽做的只是低損耗波導、調變器和探測器。因此，不存在「純矽雷射器」的商用產品。

誤讀2：「矽光子馬上會完全取代傳統光模組」 矽光子主要優勢在短距離高密度連線（如 500m–2km 的 DR/FR），長距離相干傳輸和某些工業級場景仍然需要 LiNbO3 調變器、InP 雷射器模組等分立方案。未來十年將呈現「並行共存」，而非一邊倒替換。

誤讀3：「我們有自己的矽光子晶片設計，就等於產業鏈安全」 設計只是整個鏈條的一環。沒有本土開放式晶圓級整合代工平台，設計出的晶片只能拿到 GF 或台積電流片，仍然受制於海外的工藝迭代、產能分配與出口政策。真正的產業安全需要“設計 + 製造 + 封裝測試 + 材料”四鏈貫通。

誤讀4：「CPO 就是矽光子晶圓整合的唯一應用」 晶圓級矽光子整合還可應用於雷射雷達、生物感測器、量子計算的光子部分以及光子神經網路，市場空間遠不止資料通訊。只不過目前 AI 驅動的資料通訊是最大、最確定的產業化出口。

誤讀5：「只要有先進 CMOS 產線，就能順便做矽光子」 雖然矽光子能用 90nm/45nm 節點，不需要最尖端的 EUV 光刻，但其對波導側壁粗糙度、SOI 膜厚均勻性、III-V 鍵合潔淨度的要求遠高於同節點數位電路。產線需專門除錯，並非「裝上工藝包即可執行」。

13. 最新事件

以下為截至 2024 年 8 月，影響該領域的最新可查動態。

• 台積電 COUPE 路線圖提速：2024 年 4 月臺積電北美技術研討會上，該公司表示 CPO 元件將在 2024 年下半年開始接受客戶驗證，2025 年實現小批次生產，較原計劃略有加快（來源: 台積電技術論壇媒體報道）。
• Intel 獲得微軟定製 CPO 訂單：2024 年 2 月 Intel 宣佈，微軟已成為其 1.6T 矽光子引擎的首批客戶之一，用於 Azure 資料中心內部互連（來源: Intel 新聞稿）。該合作體量未揭露。
• Ayar Labs 等初創公司獲新融資：2024 年 5 月，專注於片間光 I/O 的 Ayar Labs 完成 1.3 億美元 C+ 輪融資，由 NVIDIA、AMD 等企業投資。其方案即依託於 GF 的 45CLO 矽光平台（來源: Ayar Labs 新聞）。這顯示 GPU 巨頭開始直接押注光 I/O。
• 華為在 2024 年分析師大會上提及光子戰略：華為表示已將「光互連」作為下一代資料通訊的核心技術方向，並探索矽光整合在整體晶片互連中的應用，但未透露具體工藝節點及代工來源（來源: 華為分析師大會 2024 每日紀要）。
• LightCounting 調整 1.6T 模組滲透預期：2024 年 7 月，LR 報告將 1.6T 矽光模組的批次部署時間從原預測的 2026 年提前至 2025 年，主要因 AI 叢集對頻寬的迫切需求（來源: LightCounting 2024 年 7 月高階網路市場預測）。

14. 追蹤指標

為持續觀察矽光子晶圓整合產業化進展，可以追蹤以下可度量指標，皆可通過公開報告、行業協會及公司財報獲取。

1. N x 800G / 1.6T 光模組出貨佔比 追蹤主流光模組廠商（中際旭創、Coherent 等）的季度出貨結構，特別留意矽光子方案的滲透率變化。LightCounting 每季度會發布模組出貨估算。

2. CPO 交換器/GPU 系統釋出或部署公告 博通、思科、NVIDIA 等公司的 CPO 產品問世時間、供應鏈合作伙伴公告，標誌著從模組到系統級的遷移。

3. 代工廠矽光子專項資本支出 Intel、台積電、GF 在財報中對矽光子相關產能投資的揭露，直接反映供給側的規模化決心。

4. SOI 晶圓出貨面積與光子用途佔比 通過 Soitec 等公司的季度財報電話會註釋，瞭解光子專用 SOI 晶圓銷售面積的季度季增率變化。

5. OIF / IEEE / COBO 等標準組織相關規範的進展 標準制定推進到哪一階段，是否有重大投票通過，決定了產業互操作性的基礎是否就緒。

6. III-V 族鍵合裝置訂單（EVG、ASMPT) 半導體封裝/鍵合裝置商的訂單額及客戶背景，是未來產能擴張的先行指標。相關資料可在裝置廠商的投資者報告中找到。

7. 高校/研究所產研合作及論文發表 重點關注 Nature Photonics、Optica 旗下期刊及 OFC、CLEO 大會，從中窺視下一代異質整合、熱管理、新材料方案的成熟度。

8. 中國本土矽光代工線建設公告 國內是否有新的開放式矽光子 MPW 產線投入建設或試產，這是判斷本土產業鏈突破的關鍵事件。

15. 信源

本頁內容援引或參考的公開資訊源包括但不限於（按類別列出，非詳盡列表）：

• 行業分析報告: LightCounting（市場預測、模組出貨），Yole Group（光子積體電路、SOI 市場），Omdia（光網路裝置），Cignal AI（相干光學）。

• 公司官方資料: Intel 新聞室與技術日材料，TSMC 技術論壇簡報，GlobalFoundries 年報及技術平台文件，Broadcom 產品簡介，中際旭創 2023 年報，光迅科技 2023 年報，Soitec 年報，ASMPT/EVG 網站技術白皮書。

• 學術與會議: OFC (Optical Fiber Communication Conference) 2023/2024 論文，CLEO 2023/2024，Nature Photonics 矽光子與異質整合評述論文。

• 媒體與科技新聞: Lightwave，光纖線上，Semiconductor Today，IEEE Spectrum，AnandTech（部分矽光報道）。

• 行業協會與標準: OIF（光網際網路論壇），COBO（共封裝光學合作組），IEEE P802.3df/dj 工作組。

免責宣告：本頁內容僅為 AI 產業鏈知識梳理與資訊整合，旨在提供背景參考與學習材料，不構成任何形式的投資建議、要約或推薦。所有資料和資訊均來源於公開的行業報告、公司公告、技術文獻及媒體報道，併力求標註資訊口徑與時間。市場與技術瞬息萬變，請以最新官方資訊為準。