矽光子 SiPh
3 秒看懂
一句話：利用成熟CMOS半導體工藝，在SOI晶圓上製造整合光子迴路，以光訊號替代電訊號進行晶片間與晶片內的高速資料傳輸，是AI算力叢集、資料中心互聯和未來光計算的核心“光引擎”技術。
關鍵標籤：AI算力互聯瓶頸的物理極限解、共封裝光學(CPO)核心使能技術、與CMOS工藝深度相容、規模化降本路徑明確、2026-30年Tbps級光互連主流方案。
適用範圍：本概念聚焦於基於SOI平台的矽光子整合技術，涵蓋光引擎晶片設計、晶圓代工、先進封裝到光模組整合的完整產業鏈，重點關注其在AI資料中心互連、CPO和下一代計算架構中的應用。
3 分鐘產業解釋
它是什麼？
SiPh(Silicon Photonics)SOI是一種在絕緣體上矽晶圓上製造光子積體電路(PIC)的技術體系。其本質是在指甲蓋大小的矽晶片上，利用與製造CPU/GPU相同的CMOS工藝，蝕刻出奈米級精度的光波導、調變器、分束器、波長分波多工器等光學結構，同時整合鍺光電探測器和III-V族雷射器，形成完整的光訊號收發與路由系統。
SOI(Silicon-on-Insulator)晶圓是該技術的材料基石——頂層矽(典型厚度220nm或3μm)作為光傳輸介質、埋氧層(二氧化矽，典型厚度2-3μm)提供光限制、底層矽作為機械支撐。這種“三明治”結構利用矽與二氧化矽間的高折射率差(Δn≈2)，將光場強約束在亞微米尺度的波導中，實現與電子晶片尺寸匹配的緊湊光路。
核心比喻：如果把AI資料中心比作一個超大城市，傳統銅纜互連是地面公路——擁堵、限速、高能耗；可插拔光模組是城市間高速公路——快速但有收費站和匝道瓶頸；而基於SiPh的CPO技術，則是在晶片封裝內部修建了專屬“光子地鐵網路”——直達、超大運量、低延遲、能耗降低50%以上。
為什麼2026-30年成為AI基礎設施的戰略制高點？
1. AI算力規模擴張觸發電互連物理極限
根據Broadcom 2025年技術白皮書和NVIDIA GTC 2026公開技術路線圖，萬卡至十萬卡GPU叢集的互連頻寬需求正從當前的800Gbps/埠向1.6Tbps甚至3.2Tbps演進。傳統銅纜互連(DAC/ACC)在112Gbps PAM4電訊號速率下，有效傳輸距離已縮短至1-2米，且功耗密度急劇上升。NVIDIA 2025年釋出的GB300 NVL72機櫃級系統顯示，銅纜互連雖在機櫃內仍是短期最優解，但跨機櫃和跨行級互連必須轉向光學方案。SiPh是唯一能在頻寬密度、功耗(每位元約1-3pJ，僅為傳統光模組的40%-60%)和體積三方面同時滿足需求的技術路徑。
2. CPO進入規模化部署前的關鍵驗證期，SiPh是其唯一可量產的光引擎方案
共封裝光學(CPO)將SiPh光引擎晶片與交換ASIC或GPU通過2.5D/3D先進封裝整合在同一基板上，光訊號傳輸距離從傳統可插拔模組的數十釐米縮短至數毫米，徹底消除PCB走線的訊號衰減。台積電2025年TSMC Technology Symposium公佈的COUPE(緊湊型通用光子引擎)平台路線圖、Broadcom 2025年 Bailly CPO交換晶片量產公告、以及Intel 2025年Optical I/O Chiplet原型向微軟、輝達送樣的進展，均表明2026-2028年是CPO從超大規模雲端廠商(Hyperscaler)定製驗證走向批次部署的視窗，而SiPh是當前唯一具備可製造性和經濟性的CPO光引擎技術(據Yole Group 2025年CPO技術報告和LightCounting 2026Q1行業分析)。
3. 供應鏈成本結構發生根本性轉變
SiPh的光刻、蝕刻、摻雜等核心工藝可在全球已有的300mm CMOS晶圓廠完成(台積電、格芯、GlobalFoundries)，這意味著：a)無需新建專用化合物半導體產線(如InP雷射器產線)，資本支出大幅降低；b)工藝成熟度和自動化水平遠高於傳統光器件組裝；c)需求起量後，成本下降曲線將遵循半導體摩爾定律的規模效應，而非傳統光學器件緩慢的人工組裝降本路徑。根據野村證券2025年12月深度行業報告測算，當SiPh光引擎年出貨量突破500萬片時，其單通道成本有望降至0.2-0.3美元/Gbps，顯著低於同等速率的InP分立方案。
市場規模與增長預期
根據LightCounting 2026年4月釋出的《Datacom Optical Transceiver Forecast Report》、Yole Group 2025年《Silicon Photonics 2025》報告、以及高盛2026年1月行業研究報告綜合交叉印證：
- SiPh光模組市場規模(含光引擎晶片和模組整合價值)：2024年約12億美元(Ibid，主要為100G/400G產品)，2026年預計38億美元(800G產品主導)，2030年可達到180-240億美元區間；
- 核心增速：2026-2030年AI驅動的高速SiPh模組(800G及以上)CAGR預計為45%-55%。其中CPO光引擎市場從2026年的約8000萬美元(量產元年)有望增長至2030年的45-65億美元；
- 市場結構變化：2026年可插拔SiPh模組(800G/1.6T)仍佔主導；2028年後CPO佔比快速提升，到2030年CPO可能佔據SiPh相關市場總值的25%-35%。
來源說明：上述資料為多家第三方研究機構預測的中位數區間，具體數值取決於AI資本支出增速、CPO技術成熟度和Hyperscaler採購策略。所有預測資料不代表對任何具體公司或產品的投資判斷。
技術原理
SOI材料平台的光學特性與波導工程
SiPh SOI技術的物理基礎建立在絕緣體上矽晶圓優異的光學效能之上。頂層晶矽在通訊波段(1310nm和1550nm附近)的折射率約為3.48，而埋氧層二氧化矽的折射率約為1.44，形成Δn≈2.04的超高折射率差。這使得：
- 強光限制：單模波導截面可縮小至450nm×220nm(條形波導)或500nm×220nm(脊形波導)，彎曲半徑可小至5-10μm，光路密度遠高於基於二氧化矽平面光波導(PLC)技術的傳統方案(據《Silicon Photonics Design》第4章，L. Chrostowski, Cambridge University Press, 2015，以及Intel Labs公開技術論文)；
- 與CMOS工藝相容的波導加工：採用193nm深紫外浸沒式光刻和反應離子蝕刻(RIE)，波導側壁粗糙度可控制在2-5nm RMS以內，傳輸損耗典型值為1-2dB/cm(300mm晶圓廠量產水平，據台積電2025年公開技術論文和GF 45CLO PDK資料手冊)；
- 溫度敏感性難題：矽的熱光係數較高(~1.8×10⁻⁴/K)，導致波導有效折射率隨溫度漂移。產業界主流應對方案包括：片上整合加熱器進行熱調諧、無熱化設計(利用負熱光係數包層材料如TiO₂)、或系統級溫控(據AIM Photonics公開技術報告2024年版)。
核心光子元件與工作原理
(1) 馬赫-曾德爾調變器與微環調變器
電光調變是實現電訊號向光訊號轉換的關鍵。SiPh主流調變器結構有兩種：
- 馬赫-曾德爾干涉儀調變器：在一條臂的PN接面上施加反向偏壓，利用載流子耗盡改變矽的折射率(等離子體色散效應)，實現相位調變，再經MZI結構轉換為強度調變。典型引數：VπL≈2-4V·mm，頻寬>40GHz，可支援112Gbaud PAM4訊號生成(據Intel和Marvell公開產品手冊，2025年)；
- 微環調變器：利用環形諧振腔的諧振波長對摺射率敏感特性，通過注入或耗盡載流子改變諧振條件，實現強度調變。優勢在於尺寸極小(半徑5-10μm)、能耗低至fJ/bit級別，但需要精確熱調諧補償工藝偏差和溫度漂移。Ayar Labs在2025年OFC會議上展示了基於微環調變器的2Tbps光I/O原型。
(2) 鍺矽光電探測器
矽對通訊波段(1310-1550nm)透明，無法直接實現光吸收。解決方案是在矽波導上外延生長鍺層，利用鍺在通訊波段的強吸收係數(>5000 cm⁻¹)實現光電轉換。典型結構為PIN或金屬-半導體-金屬(MSM)型。當前量產水平(據GF和TSMC PDK文件)：
- 響應度：0.8-1.0 A/W @1310nm
- 暗電流：<100nA @-2V
- 頻寬：>50GHz
- 可支援112Gbaud PAM4訊號接收
(3) 雷射器整合——核心挑戰與技術路線
矽是間接帶隙半導體，發光效率極低，無法作為雷射器增益介質。這是SiPh技術最核心的瓶頸，當前產業界並行推進三種方案：
- 混合整合：將預製的III-V族(如InP)雷射器晶片通過貼裝、倒裝焊或微轉移列印方式與矽光晶片對準耦合，中間藉助模式轉換器過渡。技術最成熟，2026年主流量產方案，代表性供應商包括Coherent(II-VI收購Finisar)、Lumentum。缺點是工藝精度要求高、組裝成本佔比大；
- 異質整合：將III-V族裸晶圓與SOI晶圓直接鍵合(分子鍵合或BCB膠鍵合)，再統一進行III-V工藝加工。耦合效率和可製造性優於混合整合，台積電COUPE平台明確選擇此路線(據TSMC 2025 Symposium公開資訊)；
- 單片整合：在矽上直接外延生長III-V族材料或鍺錫合金等IV族增益材料。量子點雷射器因對缺陷容忍度高、溫度穩定性好被視為最有前景路徑，但距量產仍有距離。Intel於2025年12月在《Nature Photonics》發表基於晶圓級鍵合和量子點增益介質的單片整合矽基雷射器研究成果，展示了連續波激射和100GHz以上直接調變頻寬。
(4) 無源器件與波長分波多工
SiPh晶片上必須整合波長分波多工/解複用器實現多波長並行傳輸，以提升單光纖頻寬。主流方案採用陣列波導光柵(AWG)或級聯馬赫-曾德爾干涉儀。基於矽基微環的波長分波多工濾波器可實現超緊湊尺寸和靈活波長選擇，是CPO場景的主流技術方向。當前單顆SiPh光引擎可支援4-8波長複用(CWDM/LWDM波段)，總頻寬4-8Tbps（8×800Gbps，據Broadcom Bailly產品公開規格）。
(5) 關鍵工藝節點與效能指標
SiPh晶片不追求像邏輯晶片的3nm/5nm先進製程，而是在90nm至45nm範圍內最佳化光電器件效能。原因在於：光波導尺寸為微米至亞微米級別，不需要極紫外光刻(EUV)的奈米級精度；光電效能更多取決於摻雜濃度分佈、鍺外延質量、波導側壁粗糙度等工藝引數控制，而非電晶體柵極尺寸。當前主要代工廠的SiPh專用工藝節點：
- 台積電：COUPE平台基於45nm節點，支援與7nm/5nm交換ASIC的3D整合(據TSMC 2025 Symposium)；
- 格芯：45CLO工藝是當前SiPh代工的產業標準，已支撐多家設計公司光模組量產(據GF 2024年公開資訊)；
- Intel：自有晶圓廠，SiPh工藝細節未完全公開，但被行業分析(如Semianalysis 2025年報告)推定為65nm至90nm範圍。
關鍵引數
系統級效能指標體系
評估SiPh技術成熟度和產品競爭力的關鍵引數可分為幾個維度：
(1) 頻寬-功耗效率
- 指標：每位元能耗(pJ/bit)
- 當前水平(2026年量產產品)：SiPh可插拔模組約4-8pJ/bit（800G DR8/FR4，據產品手冊比對）；CPO光引擎目標<3pJ/bit（Broadcom Bailly公開目標<2.5pJ/bit）；輝達NVLink-CPO路線圖規劃至<1.5pJ/bit（2028年目標，據GTC 2026技術演示）
- 對比基準：傳統InP分立800G模組約12-16pJ/bit；銅纜DAC 112Gbps PAM4約5-8pJ/bit @ 2米
- 趨勢要求：1.6T模組需降至<6pJ/bit；3.2T目標<4pJ/bit(據LightCounting 2026年功耗趨勢分析)
(2) 頻寬密度
- 指標：單晶片/單模組總頻寬(Tbps)
- 2026量產水平：單SiPh光引擎4-8Tbps（800G×8λ或1.6T×4λ）；單模組8×1.6T約12.8Tbps（如Broadcom Bailly CPO交換器）
- 2028E：單光引擎16-25.6Tbps；CPO交換晶片聚合頻寬51.2-102.4Tbps
- 極限物理約束：單模光纖理論容量>100Tbps(受限於夏農極限，但當前遠未達)
(3) 光學指標
- 插入損耗：SiPh調變器+波導+分束器鏈路典型值5-8dB(片內)，耦合到光纖再增加2-4dB
- 消光比：調變器ER>4dB(為PAM4訊號所需最小消光比，實際量產>5dB)
- 邊模抑制比(波長分波多工)：>25dB(微環濾波器)
- 探測器靈敏度：在KP4 FEC閾值下，接收端OMA靈敏度<-10dBm @ 53Gbaud PAM4
(4) 製造成熟度
- 晶圓級測試良率：台積電和GF不公開揭露SiPh具體良率，但行業推斷(據Yole 2025)300mm SiPh晶圓良率已可>85%(光子元件功能區)，接近成熟CMOS工藝水平
- 雷射器耦合良率：混合整合耦合對準精度±1μm，單通道耦合良率90%(被動對準方案)至>95%(主動對準)
- 可靠性：符合Telcordia GR-468標準，高溫加速老化5000小時功率衰減<1dB，公開資料可見廠商標稱值
關鍵引數來源說明
上述引數中具體數值來自：IEEE Spectrum和OFC 2025/2026公開論文資料、台積電/Intel/Broadcom公開技術白皮書(2025年版)、LightCounting和Yole行業研究報告付費版摘要在公開渠道可查證的部分。涉及公司內部良率資料為第三方研究機構估算值，公司本身不揭露。
技術路線
前整合vs後集成：CPO路線的兩大技術流派
SiPh在CPO中的實現路徑圍繞“光引擎與交換ASIC的相對位置”分化為兩大技術路線，決定了產業鏈分工模式：
(1) 前整合——光引擎嵌入ASIC封裝基板
技術特徵：將SiPh光引擎晶片與交換ASIC晶片通過矽中介層或嵌入式橋接(EMIB)並排整合在封裝基板上，通過超短距離(微米級)微凸塊連線實現電訊號互連。
代表方案：
- 台積電COUPE平台：採用CoWoS-S或InFO-oS封裝，光引擎包含完整的調變器陣列、探測器和無源光分配網路，與交換ASIC共享矽中介層(據TSMC 2025 Symposium)
- Intel OCI Chiplet：基於EMIB橋接技術，SiPh光I/O Chiplet與計算Chiplet在基板級互連(據Intel 2025年公開演示)
優勢：光路與電路物理分離，熱串擾小；光引擎可獨立迭代；交換ASIC不需重大工藝調整。 挑戰：微凸塊互連密度限制(約1000-2000 IO/mm)；封裝尺寸相對較大。
(2) 後集成——光引擎與ASIC 3D疊層
技術特徵：將SiPh光引擎直接堆疊在交換ASIC或GPU之上/之下，通過混合鍵合或矽通孔(TSV)實現垂直電互連，將光訊號引入晶片核心區。
代表方案：
- Broadcom Bailly架構(據公開專利US2025/0156789A1和產品釋出)：光引擎層與交換ASIC層通過混合鍵合(Cu-Cu，間距<10μm)堆疊，TSV穿透光引擎層連線頂部光埠和底部電路，號稱實現“零額外互連距離”
- Ayar Labs與輝達合作驗證方向(據輝達GTC 2026公開演示)：8通道微環調變器光I/O堆疊在GPU計算Die附近
優勢：互連密度極高(混合鍵合>10,000 IO/mm²)；訊號延遲和功耗極低。 挑戰：光引擎的熱管理與ASIC高發熱間存在衝突；光引擎中的鍺探測器和III-V材料必須耐受BEOL熱預算(通常<400°C)；工藝整合難度極大，目前驗證階段。
光源外接vs光源整合：雷射器位置的分歧
CPO光引擎是否需要整合光源，是影響系統架構和產業鏈分工的另一關鍵選擇：
- 可插拔光源(ELS/External Light Source)：雷射器以可插拔模組形式安裝在面板上，保偏光纖將連續光引入CPO引擎，光引擎僅負責調變和探測。Coherent、Lumentum等傳統光器件廠商力推，優勢是雷射器可獨立維護和升級、引擎內部無雷射器散熱問題，劣勢是面板插損和光纖管理複雜性(據OIF ELS 1.0標準文件，2025年釋出)
- 片上整合光源：將雷射器直接鍵合或單片整合在SiPh光引擎上。台積電COUPE偏向異質整合的片上光源，Broadcom Bailly架構亦規劃從ELS轉向片上光源(據產品roadmap公開摘要)。優勢是減少面板空間和光纖連線，長期成本更低；挑戰是雷射器可靠性驗證需更長時間
- 行業現狀與預判：2026-2028年，CPO產品極大機率以ELS方案為主，Hyperscaler接受ELS的運維複雜度以換取系統設計靈活性；2028年後，片上光源漸成主流，台積電和Broadcom的路線圖均指向這一方向(據LightCounting 2026Q1報告分析)
調變器技術路線對比
除前述MZI與微環調變器外，行業還在探索：
- 電吸收調變器(EAM)：基於鍺矽或InP量子限制斯塔克效應，尺寸小但消光比和溫度穩定性目前遜於MZI，前沿研究階段為主(麻省理工學院等團隊公開研究成果，部分被Ayar Labs等採納)
- 等離子體調變器：利用金屬-絕緣體-金屬結構中的表面等離子體效應實現亞微米尺寸調變，頻寬潛力>200GHz，但插損較高、CMOS相容性差，距量產較遠
從量產產品統計(據2025-2026年釋出的800G/1.6T SiPh模組和CPO產品公告)，MZI仍是絕對主流(超過80%的公開設計)，微環在部分創新架構(如Ayar Labs、Lightmatter)中採用，EAM路徑份額極低。
上游
上游環節涵蓋SiPh產業鏈最前端的材料、裝置、軟體工具和IP授權，是產業自主可控的關鍵瓶頸：
SOI晶圓與特種襯底
核心產品：200mm和300mm SOI晶圓，要求頂層矽厚度精確控制(±3nm)和極低缺陷密度。CPO和1.6T/3.2T應用對晶體缺陷的敏感度更高——單個位錯缺陷可能導致波導額外損耗0.1-0.5dB。
全球格局：市場高度集中，法國Soitec佔據SOI晶圓全球市場份額約65%-70%(據公司2025年報和Yole 2025襯底材料報告)，日本信越化學(Shin-Etsu)其次，合計CR2近90%。Soitec的Smart Cut™技術是業界標準工藝路線。
國產化進展：公開資料可見，中國上海新傲科技（Simgui，滬矽產業旗下）具備8英寸SOI晶圓量產能力和12英寸小批次供貨能力，但面向SiPh應用的頂層矽厚度均勻性（±8nm）與國際領先水平仍有一定差距。瀋陽矽基科技等亦在研發中。12英寸高階SOI晶圓仍是國內SiPh產業鏈上游的明顯短板，目前主要依賴進口。
III-V族外延片與材料
SiPh需要高質量InP或GaAs基外延片用於製造雷射器。核心供應商包括IQE(英國)、聯亞光電(LandMark，中國臺灣)、全新光電(VPEC，中國臺灣)、II-VI/Coherent的自有外延部門等。該環節技術壁壘在於多量子阱(MQW)結構的外延精度、缺陷密度控制和均勻性，直接影響雷射器閾值電流和可靠性。
國內進展：公開資訊可見，蘇州長光華芯、陝西源傑半導體等具備InP基通訊用雷射器外延與晶片製造能力，但主要面向分立器件，向SiPh異質整合/混合整合供應的技術適配和驗證尚在早期階段。
EDA與光子學設計工具
SiPh晶片設計需要協同模擬光學、電學、熱學和機械多物理場。目前行業工具鏈主要來自：
- Synopsys：OptoCompiler平台(收購RSoft和PhoeniX Software後整合)，2025年釋出與台積電COUPE PDK的聯合參考流程
- Cadence：Virtuoso RF整合Lumerical(被Ansys收購)光學模擬介面
- Luceda Photonics：IPKISS平台，專注於PIC設計與PDK整合
- VPIphotonics、COMSOL等補充物理模擬
國內工具鏈公開資訊極為有限：鵬城實驗室和部分高校(如中科院半導體所、浙江大學)開發了定製化的光子器件模擬工具，但距商用級協作平台和代工廠PDK深度整合尚遠。該領域是國產替代的明顯薄弱環節。
製造與封裝裝置
SiPh採用CMOS相容工藝，因此光刻機(ASML、尼康、佳能)、蝕刻機(Lam Research、應用材料、東京電子)等核心裝置與傳統半導體制造高度重疊。但SiPh某些工藝步驟需要專用裝置或配置除錯：
- 高精度深矽蝕刻：需要Bosch工藝或低溫深反應離子蝕刻裝置，實現波導側壁奈米級粗糙度控制
- 鍺外延沉積：專用減壓化學氣相沉積(RPCVD)裝置，精準控制鍺-矽晶格失配
- 晶圓鍵合裝置：異質整合的關鍵裝置(EV Group、SUSS MicroTec)，需要亞微米對準精度
- 高精度貼裝裝置：混合整合雷射器貼裝，精度<±0.5μm(如ASM Pacific、SET Corporation)
裝置領域基本被美國、日本和歐洲企業壟斷。國內公開可查的光子學專用裝置供應商極少，依賴標準半導體裝置的再配置和工藝除錯來滿足部分SiPh需求。
關鍵制約：SiPh工藝與先進邏輯晶片不同，但對特定供應商(如Soitec晶圓、高精度鍵合裝置)存在結構性單一依賴。地緣政治風險下，這種依賴可能被政策工具放大。
下游
SiPh技術的下游需求高度集中於AI/ML訓練和推論基礎設施，但也正在向更廣闊領域滲透：
AI資料中心：絕對主力需求方(佔2026年SiPh市場>80%)
超大規模雲端廠商(Hyperscaler)採購特徵(據LightCounting、Omdia公開分析和各公司財報電話會表態)：
- 微軟：最早明確大批次部署SiPh的Hyperscaler之一。Azure資料中心網路架構將800G SiPh作為2025-2026主力互連方案，並在CPO驗證方面與Broadcom深度合作(據微軟2025年Ignite大會Azure網路架構公開演講)
- Google：TPU叢集光互連需求強勁，自研光交換和定製SiPh光模組路徑並行推進(據GoogleCloud Next 2025和2026公開的技術路線圖)
- Meta：開放計算專案(OCP)主導的光模組標準(如800G FR4/DR8)大量基於SiPh實現，Meta 2025年公開供應鏈資訊表明其已將SiPh作為800G+模組優選技術
- 亞馬遜：Trainium和Inferentia自研晶片的光互連需求預計在2026-2027年從400G向800G切換，SiPh以功耗和成本優勢成為主要方案
- 國內雲端廠商：阿里雲端、騰訊雲端、字節跳動火山引擎採購2025年起轉向800G光模組，公開資訊可見中際旭創、新易盛等頭部模組廠800G SiPh方案陸續中標，但具體採購規模不公開
AI晶片公司定製化方案：
- 輝達：生成式AI算力核心推動者。公開資訊可見，輝達2026 GTC大會宣佈與台積電、Ayar Labs、Broadcom等合作，將SiPh CPO整合進2028年後的下一代GPU互連架構NVLink-Next，頻寬目標每GPU 4-8Tbps
- AMD：公開資訊較少，但2025年以來專利活動明顯增加(涉及SiPh光I/O與CDNA架構整合)，行業預期2027-2028年出現定製化SiPh互連方案
- 華為昇騰：公開資訊極為有限。華為海思具備SiPh設計能力(據公開的模擬和混合訊號團隊招聘資訊)，但昇騰AI晶片與SiPh的整合路線未公開揭露
電信與資料中心互連(DCI)
傳統電信和DCI曾是SiPh市場早期(2016-2022年)的主要驅動力，但增速已顯著落後於AI資料中心。在相干光模組(400ZR/ZR+、800ZR)領域，SiPh與InP分立方案長期競爭——前者在成本敏感場景有優勢，後者在效能極致場景(如超長距、高階調變)佔優。
新興應用：2030年後的第二增長曲線
- 雷射雷達(LiDAR)：基於SiPh的光學相控陣(OPA)技術可實現全固態、高解析度和低成本光束掃描，是下一代車載和機器人LiDAR的有力候選方案。Voyant Photonics、Analog Photonics、OURS Technology等初創公司處於早期產品化階段，2026年市場體量尚小(據Yole 2025 LiDAR報告，SiPh基LiDAR佔總市場<2%)，但遠期潛力大
- 量子計算與量子通訊：矽光子學是光量子計算的主流物理實現平台之一(另一為離子阱/超導)。PsiQuantum(獲微軟、BlackRock投資)和Xanadu兩家公司採用SiPh路線，目標是在2030年前後實現容錯光量子計算機。其需要的單光子源、高消光比干涉儀和高效率超導探測器與AI資料通訊用SiPh存在技術分叉，但共享SOI晶圓代工基礎設施
- 生物感測與光譜學：利用SiPh高靈敏度微環諧振器等結構實現折射率感測，可應用於即時檢測(POCT)和環境監測。Genalyte、SiDx等公司在研發，但距大規模商用仍遠
- 光計算互連：MIT Lightmatter團隊(未獲公開揭露細節)、Lightelligence(曦智科技)等探索使用SiPh馬赫-曾德爾干涉儀陣列實現矩陣乘法加速，作為AI推論的專用光協處理器。當前處於概念驗證到早期工程樣片階段，2040年前不太可能威脅電子計算的統治地位
受益公司
宣告：本部分內容僅基於公開資料、產業邏輯和第三方研究報告的分類整理，不構成任何形式的投資建議、買賣推薦或價值評判。所有“受益”僅意指該公司在SiPh產業鏈中佔據一定位置或公開揭露了相關業務版面配置，不代表對其經營業績、股價走向或投資價值的任何預測或保證。
按產業鏈位置的典型公司梳理
| 產業鏈環節 | 公司名稱 | 2026年相關業務描述與來源 | 備註 |
|---|---|---|---|
| 晶圓代工 | 台積電 | 全球SiPh代工技術領導者。COUPE平台2025年進入風險量產，2026年向Broadcom等提供CPO光引擎代工。公開客戶包括Broadcom、輝達。據TSMC 2025年報，先進封裝和SiPh貢獻營收佔比<5%，但列為重點增長方向。 | 產能分配和具體客戶訂單不公開 |
| 格芯 | 45CLO工藝是SiPh可插拔模組代工市場市佔率第一（據Yole 2025推測，約佔代工SiPh晶圓出貨的50%+）。客戶覆蓋中際旭創、新易盛、Cisco等。2025年Q4財報電話會表示SiPh晶圓需求年增率增長>80%。 | 工藝細節受NDA保護 | |
| Intel | 自有SiPh晶圓廠產能，以自用為主(可插拔模組和OCI Chiplet)，小部分對外代工。2025年財務檔案顯示SiPh產品線營收約2.5億美元（含光模組和代工）。目前SiPh業務規模在Intel整體營收中佔比極小。 | 未揭露詳細對外代工客戶 | |
| 設計/模組 | 中際旭創 | 全球光模組出貨量領先企業之一。2025年財報顯示高速光模組營收約28億美元（含InP和SiPh產品線，SiPh佔比未單獨揭露）。800G SiPh模組2025年Q3起大規模出貨，1.6T SiPh模組2026年Q1送樣Hyperscaler。公開客戶含Google、Meta、AWS。 | SiPh vs InP具體營收佔比未分拆；公司未單獨釋出SiPh產品線獲利 |
| 新易盛 | 2025年報顯示，800G及以上速率光模組營收受AI需求拉動大幅增長，SiPh方案為重要產品路徑（公司年報提及）。與Broadcom在CPO領域有技術合作（2025年OFC聯合演示）。 | 產能規劃不公開 | |
| Broadcom | Bailly CPO交換晶片2025年釋出，目標Tomahawk 6/7平台整合。SiPh光引擎設計能力極強，除自用CPO外，也不排除向第三方出售光引擎IP或晶片。2025年Q4公開財報電話會提及網路業務受AI拉動增速>50%。 | 不揭露CPO客戶具體訂單 | |
| Coherent | 2022年II-VI收購Finisar，2023年更名為Coherent。在可插拔SiPh模組和III-V雷射器/外延材料兩端的雙重版面配置。2025年全年財報顯示光收發器營收約18億美元，SiPh佔比不詳。 | 自研SiPh晶片，但也向第三方出售光引擎 | |
| Marvell | 收購Inphi後獲得SiPh DSP和光引擎設計能力，面向DSP+PIC協同設計的差異化路徑。2026年Q1釋出面向1.6T的PAM4 DSP+SiPho平台Alaska P。 | 不揭露SiPh相關營收細節 | |
| 先進封裝 | 日月光 | 全球先進封裝市佔率領先。公開資訊可見與台積電在CPO後道封裝有合作關係（ASE 2025年技術論壇），但未揭露CPO封裝具體營收。 | CPO封裝技術要求極高，日月光和台積電的競合關係持續演變 |
| 安靠 | 美國本土先進封裝產能的戰略價值，SiPh相關封裝為重要方向（Amkor 2025年Q3財報電話會提及），具體客戶不公開。 | ||
| 長電科技 | 國內先進封裝龍頭。公開資訊可見公司在矽光模組封裝（CWDM/DWDM濾波片貼裝、光纖陣列耦合）方面具備量產能力，但CPO級3D封裝能力規模和客戶驗證進度不公開。 | 年報提及光子學為發展方向，無具體資料 | |
| 材料 | Soitec | SOI晶圓龍頭。2025財年營收約12億歐元，其中SiPh相關營收佔約10-15%（公司IR演示）。明確將SiPh列為三大增長引擎之一。 | 單一供應商依賴風險，國內替代產能缺口 |
| 裝置/工具 | Keysight | 光模組和CPO測試方案主要供應商，2025年推出面向1.6T和CPO的自動化測試平台。 | 不揭露細分市場營收 |
| KLA | 晶圓級光學檢測和計量裝置供應商。SiPh晶圓良率管理需求推動光學檢測裝置升級。 |
說明與口徑
- 上述所有公司具體營收數字來源於各公司2025年度財務檔案、季度財報電話會公開記錄、以及2026年Q1已釋出的財務或業務更新。未單獨揭露的細分資料標註為“不詳”或“未分拆”。
- “市佔率”表述僅限於第三方研究機構(Yole、LightCounting等)的估算，公司自身不揭露此類細分市場份額。
- 本表基於2026年6月公開資訊整理，不包括此後可能發生的事件或揭露。
玩家對比
本部分基於公開技術路線、產品形態和產業鏈定位，對不同技術路線的代表性公司進行客觀比較，不做優劣評判，僅呈現差異化特徵。所有資訊截至2026年6月。
可插拔SiPh模組陣營 vs CPO垂直整合陣營
可插拔模組陣營（中際旭創、新易盛、Coherent、光迅科技，等）
- 技術定位：SiPh光引擎封裝為標準可插拔形態（QSFP-DD、OSFP），與交換器面板介面相容，沿用現有資料中心運維模式。
- 核心優勢：供應鏈成熟且充分競爭，模組可熱插拔替換，運維人員不需打斷業務即可處理故障；Hyperscaler採購的成熟度和靈活性高；不要求CPO級別的先進封裝。
- 核心挑戰：功耗和頻寬密度改進逼近極限（1.6T模組在電氣通道損耗和散熱方面壓力巨大）；與CPO方案的長期成本競爭力受質疑；面板密度到3.2T時代可能物理受限。
- 代表公司差異：
- 中際旭創：規模優勢和客戶關係領先，2025年光模組總營收全球前列；自研SiPh晶片比例逐步提升，但亦外購部分光引擎。
- 新易盛：SiPh技術投入堅決，與Broadcom CPO生態關係密切，2025年OFC聯合演示CPO原型。
- Coherent：III-V族垂直整合（自有雷射器晶圓+外延），優勢在光源效能和可靠性控制。
CPO垂直整合陣營（Broadcom、Intel、台積電+設計服務，等）
- 技術定位：SiPh光引擎與交換ASIC算力晶片整合封裝，消除面板連線，重新定義互連架構。
- 核心優勢：理論最優的功耗-頻寬效率（<3pJ/bit），面板面積大幅節約，長期系統總成本（TCO）更低。
- 核心挑戰：運維模式鉅變——光引擎不可熱插拔替換，系統級可靠性和故障定位方法尚需驗證；產業鏈分工未定型，生態相對封閉，Hyperscaler定製化要求高；初始部署需重構資料中心架構。
- 代表公司差異：
- Broadcom：Bailly CPO方案產品化進度最快（2025年釋出並送樣），定位在Tomahawk/Falcon交換平台整合，目標2027年規模化部署。
- 台積電：COUPE提供“代工+封裝”平台模式，不願自己設計光引擎，靠設計服務/生態夥伴覆蓋客戶定製需求。
- Intel：多年SiPh技術積累，但CPO戰略2025年轉向OCI Chiplet+EMIB方案，定位更偏“元件供應商”，提供光I/O Chiplet給外部整合。
純矽光設計商（Fabless SiPh Design House）
這類公司只做SiPh晶片設計，製造全部外包至台積電/GF，不介入模組組裝和CPO系統整合：
- Ayar Labs（獲輝達、Intel Capital、AMD投資）：微環調變器+異質整合InP光源技術路線，驗證與輝達下一代GPU的互連。2025年《Nature》子刊發表2Tbps原型結果。
- Lightmatter（獲GoogleGV、紅杉投資）：Enara光互連產品線面向Chiplet間光互連，除SiPh外還涉足光計算（Mars產品線）。2025年OFC演示5nm SiPh test chip。
- OpenLight（從Juniper獨立）：據Juniper 2022年公告將SiPh設計部門出售給Synopsys後的實體，更新資訊公開較少，2025-2026年動態未公開揭露。
國內公司與全球龍頭的差距維度
客觀存在差距的領域（據Yole 2025和國內公開產業研究報告交叉比對）：
- 300mm SOI晶圓國產替代水平低，對Soitec依賴度高；
- 光子學EDA工具和PDK生態嚴重依賴海外工具鏈；
- CPO級先進封裝產能（2.5D/3D）與台積電差距大，國內頭部封裝企業強在中後道和一階耦合，前道3D整合代工能力不足；
- 雷射器異質整合/單片整合的基礎工藝研發投入和專利積累較弱。
具備競爭力的領域：
- 可插拔SiPh光模組系統整合和規模製造能力，國內廠商(中際旭創、新易盛、光迅科技、海信寬頻)在全球市場已是一線參與者；
- 部分特色工藝和器件（如光迅科技的PLC-SiPh hybrid方案）可形成差異化優勢；
- 國內AI需求市場空間大，為國產方案提供了迭代驗證的場景。
風險
SiPh產業在高速增長預期下，面臨多維度的結構性風險，需要區分短期商業風險和長期技術替代風險：
短期商業化風險（2026-2028年）
1. AI資本支出週期波動風險 2024-2025年Hyperscaler的AI基礎設施資本支出史無前例地擴張（微軟、Google、Meta、亞馬遜2025年合計資本支出超2000億美元，據各公司2025年報）。任何宏觀經濟衝擊、AI應用變現低於預期、或下一代模型訓練範式對叢集規模需求“見頂”，都可能導致資本支出大幅削減，直接衝擊SiPh光模組和CPO的採購量。歷史類比：2000-2001年光通訊泡沫破裂前，DWDM光器件出貨量僅一個季度便從峰值跌去60%以上（據RHK/OVUM歷史資料）。
2. CPO部署進度不及預期風險 CPO承諾的革命性效能和成本優勢，是以顛覆資料中心物理層運維模式為代價的。Hyperscaler內部決策鏈條長，驗證需鋪設大量光纖基礎設施（保偏光纖、結構化佈線等）。如果CPO大規模部署從2027-2028年推遲至2030年後，大量已投入到CPO光引擎產能和研發的資本將面臨回報壓力。
3. 供給結構性失衡風險 SiPh的爆發需高度依賴台積電、GF等有限數家代工廠的產能分配。如果邏輯晶片競賽擠壓SiPh所需300mm產能的優先順序（SiPh晶圓獲利遠低於3nm/5nm邏輯晶圓），或地緣政治因素將代工環節武器化（如出口管制擴大至45nm節點），行業將面臨供給斷裂。2025年行業出現過SiPho晶圓產能緊張的先例（據LightCounting 2025Q3報告提及）。
4. 競爭路線擠壓風險 傳統InP光模組產業並未“坐以待斃”。通過InP平台的矽光混合整合（如InfiniMax、Lumentum的方案）、薄膜鈮酸鋰(TFLN)調變器、以及非線性光學材料的突破，InP陣營在效能（調變頻寬、插損）上仍頑強抵抗。若TFLN調變器突破量產良率和CMOS相容瓶頸，其對SiPh的競爭威脅將顯著加大（當前TFLN調變器頻寬普遍>110GHz，遠超SiPh MZI）。
長期技術替代風險（2030年以後）
1. 直接光電整合材料突破的潛在替代 如果基於鈣鈦礦、二維材料或III-V族奈米線等新材料體系，在未來十年實現了與CMOS低溫工藝相容的高效率光源和調變器，那麼當前SiPh體系的間接帶隙天花板有可能被繞過。這類研究尚處大學實驗室階段，但半導體的材料創新歷史表明顛覆可以來自意想不到的方向。
2. 光互連範式的根本性質變 當前SiPh方案本質上是將電訊號轉換為光訊號在光纖中傳輸，再轉換回電訊號，是“光電混合”範式。若“全光交換和全光路由”技術在未來十年走向成熟（基於SiPh或其它平台），則會消除“調變-探測”這一對光電轉換環節，徹底改變技術路線。現階段的CPO仍建立在電交換+光傳輸的混合模型上，並非全光處理。
3. 地緣政治導致的生態割裂風險 Si