動態隨機存取儲存器（DRAM）
一、三秒看懂：從“資料沙漏”到“國家戰略資源”
DRAM，全稱動態隨機存取儲存器，是所有數字裝置中與中央處理器（CPU/GPU）直接交換資料的“即時工作臺”。它的物理本質是一張由數十億個微型電容和電晶體編織成的積體電路陣列，每個電容儲存1位元資料——充電代表“1”，放電代表“0”。然而，這種依靠電荷儲存的機制有著天生的脆弱性：電容會通過電晶體結和周邊電路緩慢漏電，就像沙漏中的細沙不斷流失，因此必須在資料消失前（通常64毫秒內）對所有單元重新充電，讓訊號“續命”。“動態”二字，即由此而來。一旦系統斷電，所有以電荷形式存在的記憶將在極短時間內蒸發殆盡，這一點與快閃記憶體或硬碟的“非易失”特性截然不同。
在2023-2025年生成式人工智慧掀起的算力海嘯中，傳統DRAM的頻寬與容量增速已無法填滿GPU的“資料胃口”，這直接催生了以高頻寬記憶體（HBM）為代表的3D堆疊形態，它通過矽通孔（TSV）技術將多層DRAM晶片垂直貫通，在邏輯晶片旁邊築起一道TB/s級別的資料洪流通道，使DRAM從一種標準化大宗電子元器件，一躍成為決定大型模型訓練效率與推論延遲的國家級戰略資源。
二、產業定位：架設在算力與儲存之間的“高速緩衝池”
在馮·諾依曼計算架構的金字塔中，DRAM佔據著不可替代的層級。距離CPU/GPU計算核心最近的暫存器與片上快取（SRAM）雖然速度極快，但容量極為有限（通常僅有數十兆位元組），且單位成本高達DRAM的數十倍；而位於金字塔底部的NAND快閃記憶體或機械硬碟，雖然能夠提供海量儲存容量，但訪問延遲是DRAM的數千到數萬倍。DRAM恰好處在這個“速度-容量-成本”三角權衡的甜蜜點：單片容量可達數十GB，訪問延遲僅為幾十納秒，頻寬可達數十GB/s，且單位位元成本遠低於SRAM。正是這種均衡特性，使DRAM成為所有現代計算系統中不可替代的高速緩衝池。
這種不可替代性在物理上體現為“儲存牆”問題。當處理器執行計算任務時，如果所需資料不在DRAM中，就必須從SSD甚至HDD中讀取，這個過程將使處理器流水線陷入數百甚至數千個時鐘週期的停滯狀態。對於高併發計算任務——無論是資料庫事務處理、虛擬化環境，還是大規模平行計算，儲存牆都是效能瓶頸的頭號元兇。因此，DRAM的容量與頻寬不僅決定單機效能，更直接制約著雲端運算資料中心的總擁有成本（TCO）和能源效率。
三、市場格局：三頭寡佔的“半導體王國”
DRAM產業是全球半導體領域最具代表性的“三頭寡佔”強週期市場。三星電子、SK海力士、美光科技三家原廠長期把持全球約95%的市場份額（根據TrendForce 2023-2024年各季度營收口徑統計），其定價話語權與產能調控能力深刻影響著從手機、PC到資料中心的整條電子產業鏈。這一格局的形成並非偶然，而是由DRAM產業極高的技術壁壘、持續鉅額的資本支出以及專利護城河共同鑄就的。
三星電子憑藉在製程工藝、產能規模與成本控制方面的綜合優勢，長期佔據全球DRAM市場約40%以上的份額，穩居龍頭地位。SK海力士則在HBM領域實現了對三星的階段性反超，憑藉與NVIDIA的深度繫結，其在HBM3/3E細分市場上的市佔率一度突破50%。美光科技則憑藉北美本土製造優勢與1β（D1b）製程的量產領先，在伺服器DDR5和移動LPDDR5領域保持競爭力。三家企業的競爭維度已經從前道的製程微縮，延伸到後道的先進封裝、系統級整合以及軟體生態的全方位博弈。值得高度關注的是，中國長鑫儲存（CXMT）的崛起正在逐步打破這一固化格局，雖然其在全球DRAM市場的份額尚不足5%，但在中國市場尤其是政府和企業級應用中獲得政策與供應鏈的強力支援，已經形成不可忽視的破局力量。
四、強週期律：殘酷的自我強化與景氣反轉
DRAM產業的週期律極其殘酷且具有自我強化的特徵。景氣頂峰時，原廠資本支出佔營收比例可飆升至40%以上（如2017-2018超級週期期間各大廠財報所揭露），毛利率一度迫近70%，晶圓廠產能利用率常年在95%以上逼近極限；而一旦轉入下行週期，產品平均售價可能在一個季度內暴跌20%以上，庫存水位攀升至12周以上的危險區間，資本支出計劃隨即腰斬。2023年上半年便是最為典型的供給過剩期，當時SK海力士和美光均出現高達數十億美元的運營虧損，整個行業陷入深度蕭條。
這一強週期性的根源在於供給與需求的時滯錯配。DRAM的擴產週期通常需要2-3年（從建廠到量產），而下游需求（手機、PC、伺服器）的波動週期則只有幾個季度。在景氣上升期，原廠紛紛加大資本支出擴張產能，但新增產能往往在需求見頂回落時才大規模量產，導致瞬間供給過剩，價格雪崩。反之，在價格大跌期，原廠被迫削減資本支出、裁員減產，全行業的產能收縮最終會觸發下一次供不應求和價格暴漲。以ChatGPT為代表的生成式AI應用在2023年年中爆發，成為打破這一迴圈的外生衝擊，將DRAM行業從衰退中猛然拽出，並可能重塑未來數年的週期形態。
五、儲存單元：1T1C架構的物理極限與微觀戰爭
DRAM技術的演進始終圍繞微觀物理極限、大規模量產良率與資料吞吐效率之間的精巧折中展開。每一個位元的儲存單元由一個電晶體和一個電容（1T1C）構成。電晶體的柵極連線由行地址訊號控制的“字線”，負責充當存取操作的“守門員”；電容則是儲存電荷的“水桶”，一端通過電晶體與位線相連，另一端接入板級共用電位。寫入“1”時，字線開啟，位線上的高電平對電容充電；寫入“0”時，位線強制對地放電。讀取過程則更需精巧：先將位線預充電至參考電平，然後開啟字線讓電容與位線共享電荷，靈敏放大器通過探測位線上僅幾十到上百毫伏的微小電壓擾動來判決原存資料。這種微小訊號極易淹沒在熱噪聲和電磁串擾中，因此DRAM設計對電容容量、位線寄生引數和電晶體漏電流有著苛刻的要求。
隨著製程微縮到10nm級別（D1b、D1c乃至D1d等節點），電容物理尺寸已逼近原子尺度，漏電愈發劇烈，儲存電荷的絕對數量急劇下降，業界被迫引入極紫外光刻（EUV）、高K介質材料和柱狀電容等三大核心技術來維持電容值。其中，柱狀電容通過垂直堆疊結構在有限的水平面積內大幅增加電容表面積，成為延續摩爾定律的關鍵技術。同時，埋入式字線和凹陷溝道陣列電晶體（RCAT）等三維電晶體的引入，有效抑制了短溝道效應和漏電流，使儲存單元的保持時間不致崩潰。這一系列的微觀結構創新，構成了DRAM持續微縮的物理基礎。
六、重新整理與多Bank流水線：隱藏的延遲陷阱與效能最佳化
由於電容漏電不可避免，JEDEC標準規定DRAM必須在64毫秒內對所有行完成至少一次“讀出-放大-寫回”的重新整理迴圈。在重新整理週期內，被選中的儲存體（Bank）將關閉對外服務，這直接導致讀寫指令遭遇隨機化的額外延遲，對即時系統和金融交易等要求確定性的應用構成重大挑戰。隨著DRAM容量增加，總行數也隨之增多，重新整理開銷佔總頻寬的比例不斷攀升，成為限制性能擴充套件的隱性障礙。
為應對這一問題，現代DRAM普遍採用多Bank架構和流水線技術。典型DDR5晶片內部可包含32個Bank，每個Bank可以獨立執行重新整理操作，從而使其他Bank在某一Bank重新整理時仍能對外服務。同時，差分Bank重新整理、溫度補償自重新整理和部分陣列自重新整理等技術被廣泛應用於降低重新整理功耗，尤其對移動裝置至為關鍵。此外，JEDEC在DDR5標準中引入了“Same-Bank重新整理”和“重新整理管理”命令，進一步精細化控制重新整理時序，將重新整理對系統性能的負面影響降至最低。儘管如此，在HBM等超高頻寬場景下，重新整理開銷與訪存爭用依然是高階封裝系統設計中最棘手的問題之一。
七、製程微縮競賽：從1X奈米到D1d的極限征途
DRAM製程的演進並非遵循邏輯晶片的線性命名方式，而是採用“1X、1Y、1Z、D1a、D1b、D1c、D1d”等特殊代號。目前全球最先進的量產製程為D1b（約12nm），三星計劃在2025年量產D1c，而SK海力士和美光也在加速推進。進入D1c之後，DRAM單元的面積微縮幅度已從過去的每代縮25%降為15%甚至更低，微縮帶來的邊際效益遞減，而技術難度和成本急劇攀升。EUV光刻機的應用從外圍電路逐漸滲透到儲存陣列的關鍵層，顯著提高了光刻精度和均勻度，並減少了多重曝光的次數。
然而，光刻精度僅是挑戰之一。隨著電容尺寸縮小，介電層厚度需要相應減薄以維持電容值，但又不能薄到引發量子隧穿導致的災難性漏電。這就要求使用高K材料（如HfO₂基介質）替代傳統的SiO₂/SiN疊層，使等效氧化層厚度降低的同時，物理厚度仍保留足夠的漏電屏障。與此同時，柱狀電容的長徑比不斷攀升，刻蝕工藝必須保證極深的垂直孔形而不產生彎曲或粗糙，這對等離子刻蝕裝置和工藝控制提出了極為苛刻的要求。任何這些環節的良率損失都將直接轉化為數百萬美元級別的產能浪費，因此製程微縮競賽已然演變為一場實力、資本與耐心的三重考驗。
八、介面標準演進：從DDR到LPDDR、GDDR的分化之路
與製程微縮同等重要的是介面標準的不斷演進。DRAM產品按照應用場景可劃分為三大類：用於PC和伺服器的DDR、用於移動裝置的低功耗LPDDR、以及用於圖形和AI計算的GDDR。
DDR5作為當前主流的伺服器記憶體標準，相比DDR4，其資料速率從3200Mbps翻倍至4800-8400Mbps，工作電壓從1.2V降至1.1V，同時引入片上ECC、決策反饋均衡等新特性，大幅提升訊號完整性和系統可靠性。預計DDR6標準將在2026年前後出臺，資料速率有望突破12800Mbps，以滿足新一代AI伺服器的需求。
LPDDR5X已在2023-2024年旗艦手機中廣泛採用，速率達到8533Mbps。其最大的獨特之處在於獨特的低功耗策略，包括動態頻率電壓調節、超低漏電電晶體以及創新的“頻率可調重新整理”機制。LPDDR6標準的研發正在加速，目標是將速率進一步推高至10Gbps以上，同時繼續降低功耗，以應對端側AI推論的需求。
GDDR6/6X則位於另一個極端，追求極致頻寬而非最低延遲。NVIDIA RTX 4090所用的GDDR6X已實現超過1TB/s的視訊記憶體頻寬，但功耗和發熱也極為驚人。未來，隨著HBM在高階AI領域的地位日漸鞏固，GDDR可能會更多地退守消費級GPU和遊戲主機市場，而HBM則全面佔領資料中心AI加速器領域，形成兩極分工的格局。
九、HBM：3D堆疊與先進封裝構築的“資料洪流”
如果說DDR是普通公路，那麼HBM就是為AI計算專建的資料高速公路。HBM通過數以千計的矽通孔（TSV）將8層、12層乃至16層DRAM核心晶片與一層邏輯基底晶片垂直互聯，構成一個緻密的儲存立方體。這個立方體再通過矽中介層（Interposer）與GPU或AI加速器進行微米級緊耦合，實現遠超越傳統封裝的記憶體頻寬。以NVIDIA H200為例，其搭載的6顆HBM3E可提供高達4.8TB/s的總頻寬——這一數字是頂級DDR5 DIMM通道的數百倍，而功耗和物理尺寸卻大幅縮減。
HBM技術已迭代至第五代（HBM3E），第六代（HBM4）亦在襁褓之中。每一代HBM的升級都伴隨著層數增加、資料速率提升和I/O密度翻倍。HBM4將引入邏輯晶片與儲存晶片的混合鍵合技術，取消傳統的微凸塊連線，實現裸片間直接銅-銅鍵合，從而將互連密度和能效推向前所未有的高度。不過，HBM製造的難點並不僅在於DRAM核心本身，更在於包括TSV形成、薄晶圓減薄、鍵合堆疊以及與GPU/ASIC的CoWoS級封裝在內的整個先進封裝生態。台積電的CoWoS產能已成為HBM供給的主要瓶頸，2024-2025年持續的供不應求狀態深刻揭示了封裝環節的戰略價值。
十、AI時代的儲存需求：大型模型訓練與推論的儲存牆壓力
生成式AI大型模型的爆發使儲存牆問題急劇尖銳化。以GPT-4為代表的大型語言模型引數規模已達萬億級別，訓練過程中每一步梯度更新前向傳播，都需要在計算核心與記憶體之間暴風驟雨般地搬移模型引數、啟用值和最佳化器狀態。以混合精度訓練估算，萬億引數模型所需的純引數儲存量就超過2TB，加上梯度、最佳化器動量與方差狀態，總計記憶體需求可能接近20TB。即使部署由數十顆HBM3E視訊記憶體高達141GB的H200組成的超級叢集，也依然要依賴複雜的並行策略（張量並行、流水線並行、資料並行）在多個GPU之間切分模型狀態，這又引入了跨節點通訊的頻寬瓶頸。
推論階段的延遲要求同樣嚴苛：大型模型逐詞生成響應時，資料從HBM到計算單元的移動延遲必須被嚴格控制在納秒至微秒級別，否則使用者體驗將出現不可接受的停頓。與此同時，端側AI的興起使LPDDR的頻寬需求快速攀升，旗艦智慧手機已開始配備12GB甚至16GB LPDDR5X記憶體，以執行本地壓縮版的生成式模型。DRAM行業正經歷一場由AI驅動的需求結構變革：高頻寬、大容量、低功耗三重目標同時被推向極致，任何單一技術的進步都難以獨立滿足，只能走異構整合與系統協同最佳化之路。
十一、供需動態與價格展望：從谷底到山峰的AI景氣週期
2023年下半年的DRAM價格全面回升，標誌著新一輪景氣週期的開啟。根據TrendForce資料，2024年第二季度DRAM整體平均售價季增率上漲超過15%，其中HBM和伺服器DDR5漲幅尤為顯著。這一反轉的根本原因是供給端的嚴格紀律與需求端的結構性擴張同時發力。供給方面，三大原廠在經歷2023年鉅額虧損後，均將資本支出重點從產能擴張轉向技術升級和HBM產線建設，傳統DDR和LPDDR的位元供給增長被刻意壓制。需求方面，AI伺服器對HBM的強勁訂單、PC與智慧手機庫存迴歸正常後的回補需求、以及資料中心通用伺服器更新換代共同構成了多點開花的需求格局。
展望2025年，HBM供應仍將處於緊張狀態，其產能將進一步擠佔普通DRAM的晶圓產出，對整體DRAM價格形成結構性支撐。不過，風險點依然存在：若全球宏觀經濟急劇下行導致消費類電子再度疲軟，或者三大原廠中的某一方在DDR5產能上大幅放量，則週期可能面臨提前拐頭。整體而言，我們預計DRAM市場在2025年將維持供需緊平衡態勢，HBM與高密度DDR5模組的毛利率將推動原廠盈利中樞系統性上移。
十二、主要廠商戰略比較：三大巨頭的不同路徑選擇
三星電子、SK海力士、美光科技在面對AI時代時採取了既相似又各異的戰略路徑。
三星電子致力於全產業鏈垂直整合。三星既是全球最大的DRAM製造商，也擁有自己的邏輯工藝和先進封裝產線（I-Cube、X-Cube），理論上能夠獨立完成從儲存晶片製造到2.5D/3D封裝的全流程。然而正因如此，三星在HBM領域一度搖擺於自用封裝與台積電CoWoS生態之間，導致在HBM3的供應上落後於SK海力士。為扭轉局面，三星正大幅擴充自家先進封裝產能，並積極贏得NVIDIA和AMD的HBM3E認證，意圖以規模優勢和成本優勢後發制人。
SK海力士則聚焦HBM並與台積電深度繫結。其HBM3/3E產品率先通過NVIDIA驗證並實現大規模量產，成功搶佔了AI算力爆發的第一波紅利，財務表現在三大廠中最快實現扭虧。SK海力士正在積極開發HBM4，並計劃引入混合鍵合技術，力圖憑藉先發優勢和客戶鎖定效應在HBM領域建立不可撼動的領先地位。但過於依賴單一細分賽道也使得它對AI投資週期的波動更敏感。
美光科技的策略則側重工藝領先與美國本土政策紅利。美光率先量產D1b製程，並跳過了EUV在D1a/D1b上的區域性應用而選擇在D1c全面匯入EUV，展現出激進的工藝路線。在HBM方面，美光憑藉差異化架構和低功耗特點，快速追趕上SK海力士和三星的步伐，其HBM3E已進入NVIDIA供應鏈。此外，美國《晶片法案》提供的大額補貼使美光在紐約和愛達荷州的新建產能獲得強大資金後盾，強化了地緣政治優勢。
十三、中國DRAM產業：從零到一的突破與多重桎梏
中國本土DRAM產業的發展以長鑫儲存為核心。長鑫儲存基於已獲得的奇夢達（Qimonda）堆疊式電容專利技術，通過大量自主創新已量產19nm和17nm DDR4與LPDDR4X，並正在向DDR5和LPDDR5推進。其月產能截至2024年底約12萬片晶圓，雖尚無法與三巨頭匹敵，但已具備一定的規模效應。長鑫的進步意味著中國在DRAM領域已實現“從零到一”的突破，對於保障國家資訊基礎設施的供應鏈安全具有重大戰略意義。
然而，前路並非坦途。首先，美國出口管制不斷收緊，對低於18nm製程的DRAM製造裝置和技術的限制使長鑫獲取先進光刻機、檢測裝置和高K材料的路徑愈發艱難。其次，專利壁壘依然高聳，三星、美光等巨頭擁有數萬項與DRAM電路設計、工藝和封裝相關的專利，長鑫在海外市場的擴充套件面臨潛在的訴訟風險。再者，先進製程的追趕成本十分高昂，缺乏像HBM這樣的高附加值產品也限制了盈利能力。長鑫能否在未來五年內突破D1b節點並進入HBM賽道，將成為決定中國DRAM產業全球競爭力的關鍵變數。
十四、新型記憶體與存內計算：重塑未來計算範式
在DRAM持續推進微縮和3D堆疊的同時，一系列介於傳統儲存與計算之間的新技術正在實驗室和早期商用階段嶄露頭角。存內計算（Processing-In-Memory，PIM）將簡單的乘加運算單元嵌入DRAM儲存體內部，使資料無需大量搬移即可在儲存端完成部分矩陣運算，有望大幅緩解儲存牆問題。三星已推出整合可程式設計計算單元的HBM-PIM原型，在語音識別等應用中展示了高達兩倍的能效提升。SK海力士也聯合NVIDIA和學術界探索了“Accelerator-in-Memory”架構，將AI推論的部分操作解除安裝到DRAM內部。
同時，CXL（Compute Express Link）互聯標準的興起也在重塑記憶體池化與共享格局。CXL允許CPU通過PCIe 5.0/6.0物理層以快取一致性方式訪問外部DRAM池，從而將伺服器的記憶體容量獨立於計算節點之外進行彈性擴充套件，對雲端原生和微服務架構極具吸引力。三星在2024年已推出首款CXL記憶體模組，容量達512GB，為資料中心提供了一種超越傳統DIMM插槽的記憶體擴充套件方案。這些新型記憶體形態並不會迅速取代現有DDR和HBM，但將在特定場景中形成有效的補充和競爭，共同推動未來十餘年的儲存技術演進。
十五、投資建議與風險提示
綜合上述分析，我們認為DRAM行業正處於由AI驅動的結構性景氣週期中，這一週期的持續性和強度將顯著超越以往由消費電子拉動的短週期。HBM和伺服器DDR5等高價值產品將引領原廠盈利能力系統性提升，相關供應鏈（先進封裝裝置、TSV工藝材料、測試裝置等）也將迎來持續增長。然而，投資者必須對以下風險保持警惕：
週期拐點風險：若全球宏觀經濟出現超出預期的下行（如嚴重衰退），消費類電子需求將在短期內急劇萎縮，可能導致產能過剩和價格下跌。
地緣政治風險：中美科技脫鉤升級可能擾亂全球DRAM貿易格局。若對華出口管制進一步擴大至成熟製程或DRAM成品，三大原廠將失去重要市場，而中國本土替代程序面臨不確定性。
技術替代風險：雖然DRAM作為主記憶體的地位短期內不可撼動，但MRAM、RE-RAM、鐵電儲存器等新興非易失儲存若在效能和成本上取得突破，可能從邊緣開始侵蝕DRAM市場。
HBM供給瓶頸風險：台積電CoWoS產能的擴張進度若不及預期，將限制HBM的出貨量，進而影響AI伺服器的放量節奏，反噬儲存器原廠營收。
在投資標的選擇上，建議關注在HBM和先進封裝領域具有先發優勢的SK海力士、具備全產業鏈能力和規模優勢的三星電子、以及獲政策紅利和激進工藝路線的美光科技。此外，隨著CXL生態的推進，記憶體介面晶片和互聯IP領域亦可能孕育新的投資機會。總之，未來五年，DRAM將不再是一個簡單的標準化大宗商品市場，而是一個由技術創新和地緣政治共同塑造的戰略性賽道，機遇與風險並存，唯深度研究方能捕捉價值。