HBM 測試
3 秒看懂
HBM 測試是對高頻寬儲存器從晶圓裸片、TSV 堆疊到最終模組的全流程電性、功能與可靠性驗證。由於 HBM 採用 3D 堆疊與數千根穿矽通孔互連，任一環節缺陷都可能導致整顆高價值模組報廢，測試已從傳統後道工序前移為決定良率、成本與供貨節奏的核心瓶頸。
3 分鐘產業解釋
HBM 將 4 至 12 層甚至更多 DRAM 晶片垂直堆疊，通過 TSV 與底部的邏輯 Base Die 連線，形成 1024 位寬高速匯流排。這種結構帶來三重測試放大效應：
- 零缺陷要求前移：傳統 DRAM 可在封裝後通過冗餘修復部分壞單元；而 HBM 一旦堆疊，內部 Die 不可修復，必須在堆疊前將每顆 Die 的缺陷率壓至極低水平，KGD 標準遠超普通記憶體。
- 微觀互連帶來新失效模式：微凸塊和 TSV 的對位偏移、冷焊、空洞、絕緣缺陷等無法用傳統電氣測試發現，需要貫穿堆疊全流程的 TSV 菊花鏈測試和高解析度微凸塊接觸檢測。
- 測試複雜度非線性攀升：1024 位寬匯流排要求自動化測試裝置具備超多通道和高速保真度，單模組功能測試時間可達數十秒，測試成本佔模組成本的比重遠高於傳統 DRAM，甚至成為產能擴張的硬約束。
因此，HBM 測試形成了“晶圓級探針 → KGD 篩選 → 堆疊中互連驗證 → 模組終測 → 可靠性老化”的多層防禦體系，測試裝置、探針卡和 DFT 方法共同構成了這一環節的技術鐵三角。
技術原理
HBM 測試的技術根基由測試架構、互連驗證、儲存單元測試與內建自測試四層機制構成。
測試架構與 DFT JEDEC HBM 標準（JESD235 系列）定義了 DRAM Die 內的測試外殼，遵循 IEEE 1500 核測試規範。每片 DRAM 芯粒內嵌可配置的 MBIST 控制器和可訪問的測試暫存器，Base Die 提供 DFI 介面到測試匯流排的橋樑。整條測試訪問通路如下：
┌───────────────┐ TSV 菊花鏈/功能TSV ┌───────────────┐
│ DRAM Die 1 │◄─────────────────────────►│ DRAM Die 2 │
│ ┌─MBIST───┐ │ │ │
│ │Test Wrapper│◄──────── 共享測試匯流排 ────────► Base Die │
│ └──────────┘ │ │ │
└──────┬────────┘ └──────┬────────┘
│ 微凸塊探針卡 │ 高速DFI
▼ ▼
[晶圓探針臺] ─── 測試向量/響應 ───► [自動化測試系統 (ATE)]在堆疊前，測試向量通過探針卡作用到裸露的微凸塊上；堆疊後，則經由 Base Die 的邊界掃描鏈和測試通道實現對內部 DRAM 層的間接訪問。
TSV 與微凸塊互連測試 TSV 互連測試主要依靠兩種手段：
- 菊花鏈：將所有 TSV 在 Die 內串聯成開關鏈，施加脈衝序列檢測斷路或短路，一次掃描即可定位故障鏈段的近似位置。單 TSV 的直流電阻通常在百毫歐量級（行業慣例），精密源表去嵌後可提取該值，以發現微凸塊接觸不良。
- 高速 S 引數測量：對承載高速訊號的 TSV，需通過向量網路分析儀擴充套件埠測量插入損耗與串擾，驗證頻寬裕量。
儲存單元測試演算法 DRAM 儲存單元的故障模型涵蓋固定故障、轉換故障、耦合故障等，典型 March C-、March LR 演算法能較好覆蓋。HBM 的獨特挑戰是同一 Rank 內多通道並行訪問產生的交織干擾和供電噪聲。測試時，ATE 需以全速或加速條件同時向所有通道施加偽隨機序列，並捕捉誤碼。單模組完整功能測試時間長達數十秒，在產能爬坡期直接推高 ATE 需求量（供應鏈估算）。作為對照，HBM3 速率可達 6.4 Gbps 每引腳，測試工程師必須在訊號完整性上留出足夠餘量，以避免測試座和線纜導致的過度誤判。
內建自測試與軟修復 為壓低 ATE 佔用時間，高階 HBM 控制器中集成了可程式設計 MBIST，可在目標頻率下執行高速模式。MBIST 能執行資料眼圖掃描、內部鏈路訓練和冗餘 TSV 替換。當檢測到個別 TSV 失效時，Base Die 內的修復邏輯可將其對映到備用 TSV 陣列，這種軟修復能力顯著提升了最終良率，但要求測試流程必須能夠正確觸發並驗證修復效果。
熱管理測試 HBM 模組功耗集中在有限面積，堆疊方向熱梯度可達數十攝氏度。測試程式中需在 -40°C 至 +125°C 主動控溫，並監測 Die 內溫度感測器，讀取重新整理時間和時序裕量的變化，確保在極端溫度下仍符合 JEDEC 規定的時鐘抖動與保持時間。
關鍵引數
HBM 測試的經濟與技術水平可由以下六個引數量化：
| 引數 | 定義 | 典型量級 / 影響 | 說明 |
|---|---|---|---|
| KGD 良率 | 單顆 DRAM Die 通過全面功能與老化篩查的比率 | 對 12 層堆疊，單 Die 良率 99% 時，堆疊良率僅 88.6%；要求 KGD 測試逃逸率 ≤ 10 dpm (缺陷每百萬) 量級 | 行業追求 99.5% 以上，良率每提升 0.1%，模組成本下降顯著 |
| 測試覆蓋率 | 測試向量覆蓋的故障模型佔總可能故障的比例 | 需覆蓋儲存單元、TSV 開路/短路、微凸塊接觸電阻、時鐘通道和 PHY 功能，目標 99.5% 以上 | 不足會導致場域早期失效，過度則增加測試時間 |
| 單位測試時間 | 完成單顆模組全流程測試所需的裝置時間 | HBM3 模組可能 60~120 秒（含索引與控溫），為同容量傳統 DRAM 的數倍 | 決定所需 ATE 機臺數與產能，是出貨瓶頸之一 |
| 並行測試站點數 | 單臺 ATE 同時測試的 Die/模組數量 | 典型 128 Site/128 DUT 並行，有效提升單機產出；探針卡必須匹配多站點版面配置 | 站點數增加帶來電源衝突與訊號串擾挑戰 |
| 接觸電阻穩定性 | 探針與微凸塊間接觸電阻隨壓合次數的變化 | 經數萬次接觸後，接觸電阻不應超過初始值的 150%，否則造成誤判 | 探針卡針尖材料、清潔週期和探針臺平面度共同決定 |
| 誤測率 | 錯誤拒絕良品（FRR）或錯誤接收不良品（FAR）的機率 | FRR 過高侵蝕成品率，FAR 過大影響客戶信任；目標 FRR < 1%，FAR < 0.1% | 需通過測試閾值最佳化與統計分析持續改善 |
這些引數相互制約：提高覆蓋率通常拉長測試時間，增加並行站點可對沖時間但引入訊號完整性問題。測試工程師必須在良率、成本與吞吐量之間尋找最優平衡。
技術路線
HBM 測試的技術演進與其代際革新強耦合，同時又與通用 DRAM 測試路線形成鮮明對比。
代際演進
- HBM1/2（約 2014–2018 年）：堆疊 4 層，TSV 數量數百。測試基本沿用 LPDDR/DDR 高階測試平台，加配高密度探針卡。首次引入 KGD 流程，但晶圓級測試比例尚低。
- HBM2E/3（約 2019–2023 年）：層數增至 8~12，訊號速率翻倍至 6.4 Gbps，1024 位匯流排全寬普及。測試成本佔比快速攀升至模組成本的 15%~20%（供應鏈估算）。行業開始大規模部署專用高通道 ATE、MEMS 探針卡和線上老化。DFT 中加入更多 TSV 修復邏輯。
- HBM3E/4（2024 年及以後）：層數向 16 層演進，混合鍵合開始引入，互連間距從 55 μm 縮至數微米。探針平整度和熱膨脹匹配逼近物理極限。MEMS 垂直探針和光電結合測量成為必需，測試流程可能嵌入臨時鍵合後的在片全速驗證。在 HBM4 時代，邏輯 Base Die 可能與 DRAM Die 在不同工藝節點製造，測試介面標準化愈發重要。
與傳統 DRAM 測試路線對比
| 對比維度 | 傳統 DRAM 測試 | HBM 測試 | 差異解析 |
|---|---|---|---|
| 測試前移程度 | 以最終封裝後測試為主，KGD 要求低 | 晶圓級 KGD 極端關鍵，堆疊過程中多次插入測試 | HBM 前道測試佔整個測試成本約 30%~40%[供應鏈估算] |
| 互連結構 | 引線鍵合或倒裝焊，I/O 數量數百 | TSV 陣列數千根，微凸塊間距 ≤55 μm（典型） | 三維互連故障定位困難，依賴菊花鏈與邊界掃描 |
| ATE 通道需求 | 64/128 通道可滿足多數產品 | ≥1024 高速數字通道，外加數百路電源/接地通道 | 單臺 ATE 配置龐大，造價可達數百萬美元 |
| 單顆測試時間 | 數秒到十餘秒 | 數倍於同容量傳統 DRAM，且隨層數倍增 | 測試產能直接限制 HBM 出貨量 |
| 探針卡技術 | 懸臂或垂直探針，壽命較長 | 高密度 MEMS 垂直探針，針痕控制和熱膨脹匹配嚴苛 | 探針卡價格和消耗速度遠高於傳統 |
| 老化測試 | 模組級老化為主 | 晶圓級老化/WLBI 或在片應力篩選日趨必要 | 堆疊後熱阻增大，層間熱失配需提前暴露 |
上游
HBM 測試上游由高精密測試裝置、探針治具和設計工具組成，壁壘集中在超多通道同步、微尺度接觸和高速訊號完整性三個方面。
- 自動化測試裝置（ATE）：提供高速數字通道、精密引數測量單元和時鐘模組。用於 HBM 測試的系統通常配備 1024+ 數字通道、支援 6.4 Gbps 及以上資料速率，同時需整合大量電源/接地通道（數百路）以應對模組功耗。美、日系供應商長期佔據主導，頭部型號的交貨週期在需求高峰時可拉長至 6~12 個月（產業共識）。
- 探針卡：實現從測試機到晶圓微凸塊或銅柱的電氣接觸。HBM 測試用探針卡主要為 MEMS 垂直針，可應對 ≤40 μm 間距，要求針尖共面性控制在數微米內。探針卡瓦數消耗快，是測試環節最大的耗材支出之一。
- 晶圓探針臺：用於承載晶圓或臨時鍵合堆疊體，提供奈米級運動精度和潔淨環境。在混合鍵合路線下，探針臺還需整合熱卡盤和高精度光學對位系統。
- DFT/EDA 工具：提供 MBIST 控制器 IP、TSV 測試邏輯插入、測試向量自動生成等設計服務。主要工具供應商通過標準相容的 IP 庫降低客戶整合門檻。
- 其他：如高速測試介面板、熱管理附件、校準基片等，均需為 HBM 專門定製開發。
下游
測試的下游需求方包括儲存原廠內部產線、獨立 OSAT 以及系統整合商，三者共同推動測試規格與產能演進。
- 儲存原廠：三星、SK 海力士、美光等均自建大規模內部測試產線，覆蓋晶圓測試、KGD 篩選、堆疊中互連測試和模組終測。這是 HBM 測試需求的主體，也是測試裝置採購的最大來源。
- 外包封測廠：部分原廠將非核心檢測或溢位的 KGD 分揀、老化、系統級測試委外給日月月光（ASE）、安靠（Amkor）等大型 OSAT，後者需跟隨原廠測試規範購置相容裝置，形成輔助產能。
- GPU/ASIC 系統整合商：如輝達、AMD 在 HBM 與 GPU 合封後，會進行鏈路訓練與 BER 測試，形成補充性系統級驗證。他們的壓力測試規範可能反推更嚴格的模組級認證標準。
- 終端伺服器/OEM 企業：依賴模組級零缺陷保證，對測試覆蓋率和可靠性提出持續改進要求，間接影響國際客戶壁壘。
受益公司
產業鏈主要參與者可劃分為裝置商、探針卡/治具商、測試服務商和工具/IP供應商，以下為全球及國內代表性企業的行業角色概述（僅作產業梳理，不構成任何投資建議）。
裝置與探針卡
- Advantest：提供面向儲存器的 V93000 系列測試系統，擴充套件高密度數字板卡，支援 HBM 多通道高速測試。
- Teradyne：其 UltraFLEX 等平台可配置大量高速通道和精密電源，覆蓋 HBM 模組終測與 KGD 環節。
- FormFactor：MEMS 探針卡領先者，為 HBM DRAM 晶圓測試提供極密間距垂直探針解決方案。
- Technoprobe：歐洲探針卡大廠，也為 HBM 供應商提供高效能探針卡。
- 國內廠商：部分本土公司已切入儲存 ATE（如長川科技、華峰測控等）或探針卡（如金海通、和林微納等）賽道，但在高速通道密度和微間距探針能力上與國際領先水平尚有代差（現狀，公開資料反映）。
測試服務
- 三星、SK 海力士自有產線：佔據最大測試產能，是裝置消耗主力。
- 日月月光、安靠：提供部分 KGD 分揀和系統級測試外包服務。
工具與 IP
- Synopsys、Cadence：提供 HBM 控制器 IP 與 DFT 插入工具鏈，內嵌 MBIST 和測試匯流排方案。
市場規模
由於 HBM 測試裝置高度專用且與封裝資本支出緊密繫結，第三方機構通常未單列其市場規模，而是納入“先進封裝測試裝置”或“儲存器測試裝置”項下（公開資料未見精確獨立數值）。據多方行業估計，HBM 測試裝置支出在 HBM 總資本支出中的佔比約介於 15% 至 25% 之間（行業綜合推算，2024 年視角）。按主流分析機構對 HBM 市場約 200~300 億美元量級的 2025 年營收預期推算，測試裝置的年服務市場約在數十億美元水平。
增長驅動力：
- 層數乘數：層數從 8 層增至 12~16 層，KGD 測試量幾乎年增率例增加，ATE 和探針卡需求加速膨脹。
- 速率壓力：HBM3E 速率 8 Gbps+，對測試通道頻寬要求更高，裝置升級週期縮短。
- 混合鍵合滲透：該技術或銅柱接觸要求探針卡和探針臺精度換代，單臺價值量陡升。
- AI 需求持續性：算力需求拉動 HBM 出貨量高增，測試產能成為供應的“調速閥”，導致裝置採購預算剛性。
需要指出的是，以上數字和趨勢為多家機構（如 Yole Intelligence、TrendForce）報告觀點的定性複述，具體年份資料請查閱原始報告。
玩家對比
在 ATE 和探針卡兩大產品區段，主要競爭者和能力對比可概括為下表（基於公開產品手冊與行業訊息）：
| 比較維度 | Advantest | Teradyne | FormFactor | Technoprobe |
|---|---|---|---|---|
| 核心產品 | V93000 儲存器平台，高速數字板卡 | UltraFLEX / Magnum 平台 | MEMS 探針卡，MLC 高密度方案 | MEMS 垂直探針卡 |
| HBM 測試側重 | KGD 與模組終測，支援 1024+ 通道 | 模組終測與系統級測試，極強電源通道能力 | 晶圓級 KGD 探針接觸，間距 ≤40 μm | 晶圓級探針，適用於銅柱和微凸塊 |
| 技術特色 | 整合記憶體測試硬體加速器，測試向量生成 | 多站點並行管理，混合訊號擴充套件 | 熱機械設計成熟，配合探針臺壽命長 | 歐洲供應鏈，擅長快速定製 |
| 市場份額背景 | 儲存器測試領域長期位居前二 | 全球 ATE 市場龍頭之一 | 先進探針卡市佔率領先 | 探針卡前三，特定客戶深度繫結 |
| 交期/規模 | 產能擴充，交貨期約 4~8 個月 | 類似，高階板卡交期偏長 | 高精度針尖加工產能有限 | 歐洲產能為主 |
注：以上對比不構成任何購買或評價建議，僅反映公開資訊與行業通用認知。具體份額與排名請參照各公司財報及第三方報告。
風險
產業面臨的風險主要集中在技術瓶頸、供應鏈波動和需求週期三個維度：
- 微縮物理極限：間距進入個位數微米後，探針針尖共面度、磨損壽命和接觸對微凸塊的壓痕損傷成為工程難題。混合鍵合晶圓在測試時無法採用傳統針測，可能需轉用非接觸或光學輔助測試，技術尚在探索期，量產可行性存在不確定性。
- 裝置供給集中：高速 ATE 和高密度探針卡高度依賴少數廠商，任何一家的產能波動或地緣政治擾動都可能影響整個 HBM 產能釋放。例如，2023 年曾出現 ATE 關鍵晶片交期延長，導致測試裝置出貨受限（行業媒體報道）。
- 需求週期風險：HBM 需求急漲帶來裝置超訂，一旦下游 GPU/AI 晶片出貨放緩，儲存原廠可能削減測試裝置資本支出，形成短暫過剩。
- 工藝替代風險：遠期矽光子互連或新型儲存方案（如存內計算）可能改變 HBM 架構，從而削減 TSV 和部分電氣測試需求，但未來 5 年內影響有限。
- 成本壓力：隨著測試時間拉長，產能瓶頸未必能單純靠增加機臺解決，單位測試成本高企可能侵蝕原廠盈利，倒逼客戶分擔。
誤讀糾偏
誤讀 1：HBM 測試和傳統 DRAM 測試差不多，只是堆了多層。 糾偏：傳統 DRAM 可通過封裝後冗餘修復部分缺陷，而 HBM 是“一次堆疊不可逆”——任何一顆 Die 的缺陷都有可能導致整顆價值數十乃至數百美元的模組報廢。因此測試流程必須大幅前移，額外引入 KGD、TSV 互連測試和堆疊中的多次診斷。單 Bit 測試成本約為普通 DRAM 的數倍至十倍，並非簡單的多層疊加。
誤讀 2：只要晶圓廠拿出好 Die，就能保證 HBM 良率。 糾偏：即使單 Die 完美，微凸塊固結過程中仍可能發生對不準、冷焊、焊料溢位和底部填充空洞，這些互連缺陷只能由堆疊中及堆疊後的互連測試和溫度迴圈老化來捕獲。HBM 良率是製造質量與封裝質量共同作用的結果，測試起到最後的攔截網作用。
誤讀 3：增加更多 ATE 就能線性提高 HBM 產出。 糾偏：ATE 只是測試系統的一環。探針卡的磨損壽命、並行站點之間的互相干擾、晶圓探針臺的產出速率和控溫能力均會形成木桶短板。大規模擴產需要同步投資 ATE、探針卡和探針臺，並匹配場地和工程支援，擴容彈性有限。
最新事件
- 2024 年 HBM3E 規模出貨：SK 海力士 3 月宣佈 8 層 HBM3E 量產，三星和美光也在年內跟進。測試端隨之面對 8 Gbps+/1024 位寬的全速驗證需求，ATE 板卡升級和探針卡規劃成為焦點（來源：各公司官方新聞稿）。
- 混合鍵合匯入測試：三星、SK 海力士揭露 HBM4 將採用混合鍵合技術，IEEE 相關會議論文顯示，鍵合前在片全速測試成為關鍵關卡，多家探針卡廠商加緊研發適配混合鍵合的無損探針方案。
- 測試裝置交期波動：據行業媒體 SemiAnalysis 及採購端訊息，2023-2024 年高階 ATE 和 MEMS 探針卡的交付週期一度拉長至 8~12 個月，迫使儲存原廠提前鎖定裝置產能，並推動國產測試裝置進入認證階段。
- 新標準動態：JEDEC 在推進 HBM4 標準，其測試架構可能會增加更豐富的硬核 DFT 和協議級測試介面，以進一步分離測試頻寬與功能頻寬（JEDEC 公開路線圖）。
- 系統級鏈路測試擴充套件：輝達、AMD 等對 HBM 與 GPU 合封後的 BER 穩定性提出更嚴苛要求，帶動定製測試底板和熱聯試解決方案需求上升。
追蹤指標
追蹤 HBM 測試產業景氣度與技術進展，可關注以下先行指標：
- KGD 良率展望：儲存原廠季報或技術論壇中提及的 KGD 良率變化，直接反映測試能力與製程成熟度。
- 測試時間/吞吐量：裝置商公佈的單模組測試時間縮減幅度，體現演算法與硬體協同最佳化的成果。
- ATE 廠商訂單出貨比：Teradyne、Advantest 儲存器測試部門的季度訂單金額與營收比值，是產能緊張度的先行訊號。
- 探針卡出貨與備貨：FormFactor 等廠商的探針卡營收和毛利率，以及針尖加工產能利用率，可側面驗證 HBM 晶圓測試需求。
- 裝置交期指數：行業調研機構（如 SEMI）或採購中介釋出的關鍵裝置交期報告。
- HBM 模組價格跌幅：若價格超預期下跌，可能抑制資本支出，減緩測試裝置採購節奏。
- JEDEC 標準更新：新標準中測試特性、冗餘 TSV 數量、DFT 介面變更等，決定下一代測試裝置架構。
- 先進封裝資本支出：台積電、三星、英特爾等代工廠及 IDM 的 CoWoS/EMIB 等產能投資，間接拉動 HBM 測試需求（因為封裝產能必須匹配測試產能）。
信源
- JEDEC 標準檔案：JESD235 (HBM)、JESD238 (HBM3) 等系列，重點關注測試與 DFT 章節。
- IEEE 標準：IEEE 1500、IEEE 1149.1 等。
- 技術教材：《Essentials of Electronic Testing for Digital, Memory and Mixed-Signal VLSI Circuits》（M. L. Bushnell 與 V. D. Agrawal 著）。
- 行業研究報告：Yole Intelligence《Advanced Packaging Test Equipment Market》、TrendForce《HBM Market》季度追蹤、SemiAnalysis 關於 HBM 測試裝置的專稿。
- 企業技術白皮書：Advantest、Teradyne、FormFactor 等官網關於 HBM 測試解決方案的應用說明。
- 學術資料庫：IEEE Xplore、ScienceDirect，搜尋“HBM KGD test”、“TSV daisy chain”、“3D IC probe card”。
- 行業會議：SEMICON、ITC 上關於高頻寬儲存器測試的論文和演示。
說明：本文所有財務、市場份額、產量等定量資訊均已盡力標明年份、口徑和來源；對未能通過公開資料交叉驗證的細節，已標註“行業估算”“供應鏈估算”或說明“公開資料未見”。本文不構成任何投資建議，僅作產業與技術的客觀梳理。