HBM 良率

3 秒看懂

HBM 良率是高頻寬儲存器從晶圓製造到晶片堆疊封裝的最終可用產品比例，並非單一工序的產出率，而是數十道關鍵步驟的複合良率。它直接決定每顆 HBM 的製造成本與供貨穩定性，是目前 AI 算力晶片“卡脖子”的核心指標：良率差一個百分點，系統成本可能跳升數美元，甚至導致整條 GPU 產線停擺。

3 分鐘產業解釋

HBM（High Bandwidth Memory）的“良率”不是常規封裝意義上的單一良率，而是從 DRAM 晶片前段製造、矽通孔（TSV）製作、微凸點（μBump）製備、晶圓減薄、芯粒堆疊鍵合，到最終堆疊後測試等數十道關鍵步驟的複合良率。這個複合良率通常遠低於標準 DRAM（如 DDR5）的單顆封裝良率——後者的成熟期封裝良率普遍超過 95%，而 HBM 的成熟期複合良率可能長期徘徊在 40%–75% 區間（具體取決於堆疊層數和工藝成熟度）。

關鍵瓶頸集中在三維堆疊環節：把 8 層、12 層甚至更多超薄 DRAM 晶片（單層厚度已推至 30–50 μm 級別）精確對齊並逐層堆疊鍵合在邏輯基底上方，中間通過數千個 TSV 實現垂直互連。任何一層晶片的翹曲、一顆 TSV 的開路/短路、焊球橋接或填充料的空洞，都可能導致整疊報廢。不同於標準 DRAM 可通過冗餘行/列修復部分缺陷，HBM 堆疊中的物理失效往往是不可逆的整疊級損失。

此外，前段 DRAM Die 的良率會沿邏輯製程的嚴苛要求被進一步放大——HBM 用 DRAM 的單元面積和重新整理特性極難最佳化，邊緣偏位的 Cell 在 TSV 應力下容易失效。2023–2024 年行業資料顯示，HBM3E 12 層堆疊在量產後首兩個季度的廠商綜合良率普遍在 40%–65% 區間，隨著工藝成熟逐步爬升至 70% 附近（TrendForce, 2024Q4；各廠商未單獨揭露精確值）。

因此，HBM 良率是物理極限與工程能力之間的平衡：良率爬坡速度決定了 HBM 從樣品到大規模供應 AI GPU 的時間視窗，也主導了整個 AI 基礎設施投資的成本曲線。

技術原理

關鍵失效機制

TSV 填充空洞與後繼應力開裂：銅電鍍內部微小空洞（Void）在溫度迴圈下因熱膨脹係數失配而持續長大，最終阻斷訊號通路或電源通路。深寬比超過 10:1 的 TSV 工藝中，電鍍液浸潤不充分是空洞產生的根本原因，缺陷密度與深寬比呈指數關係。
μBump 非潤溼開焊（Non-Wet Open）：由於焊盤表面氧化、助焊劑殘留或汙染物覆蓋，焊料在迴流過程中未能充分潤溼焊盤，形成高阻抗甚至物理開路的連線點。這一失效在微凸點間距縮小至 40 μm 以下時發生率顯著上升。
翹曲引發對位漂移：多層晶片堆疊後，矽晶片、金屬互連層、填充材料之間的熱膨脹係數（CTE）不匹配導致整體結構彎曲，邊緣區域 μBump 錯位量可超過數微米，造成連線阻抗急劇增大或直接開路。堆疊層數從 8 層升至 12 層時，翹曲量並非線性增長，而是可能因剛度退化出現加速劣化。
介質層電荷俘獲（BTI 效應）：HBM 工作結溫高（靠近 GPU 的底層 DRAM 可達 85–95°C 以上），TSV 周圍的場效電晶體在持續偏壓下發生偏壓溫度不穩定性（BTI）退化，導致閾值電壓漂移、漏電流增加。初始電測通過的晶片可能在老化（Burn-in）後出現時序違例。
底部填充膠分層（Delamination）：填充料與晶片、基板介面的粘接強度不足時，在溫度迴圈和機械應力下發生介面剝離，應力集中區的裂紋可沿介面擴充套件，最終切斷 TSV 互連或微凸點連線。
電化學遷移（ECM）：助焊劑殘留或溼氣侵入導致的離子汙染，在電場驅動下形成枝晶生長，造成相鄰微凸點或 TSV 之間的短路。這一失效在高溫高溼老化條件下尤為典型。

良率提升技術原理

冗餘 TSV：在資料通路中設定 2–4 個備用 TSV，通過後期雷射熔斷或電訊號程式設計將故障通道切換至備用 TSV。冗餘方案對隨機單點缺陷（如單個 TSV 空洞）有效，但其覆蓋率受限於冗餘數量和版面配置的均勻性。系統性缺陷（如光刻對準偏移導致整排 TSV 失效）無法通過冗餘修復。
嵌入式自測試與修復（BIST/BISR）：每層 DRAM 晶片內部整合內建自測試電路，在堆疊前的 KGD（Known Good Die）篩選階段檢出壞區並通過熔絲程式設計隔離，避免將有缺陷的 Die 送入昂貴的堆疊流程。
混合鍵合（Hybrid Bonding）：銅-銅直接鍵合 + 介質-介質鍵合取代傳統微凸點 + 底部填充方案，互連節距可從 40–55 μm 推進至 10 μm 以下，從根本上消除焊料潤溼失效和填充料分層問題，並因其無空隙鍵合結構而降低熱阻。但其要求矽片表面粗糙度達到亞奈米級、鍵合環境顆粒控制接近零容忍，工藝視窗極窄。
應力工程：在晶片邊緣佈置虛擬結構（Dummy Pattern）和金屬密度梯度過渡區，緩解 TSV 陣列邊緣的應力集中；通過調整 TSV 版面配置的對稱性，減少全域性翹曲量。

熱-力-電耦合效應

HBM 良率不僅是製造良率，也涉及“效能良率”：晶片雖能通斷，但在全速執行時因區域性熱點（尤其靠近 GPU Die 的底層 DRAM）產生過大的漏電流和時序違例，導致給定頻率下無法通過全部測試向量。這類軟失效限制了最終標稱頻率下可出貨的成品率，屬於良率模型中的“邊際良率”（Marginal Yield），只能通過協同設計時鐘展寬、電壓微調或溫度補償來部分回收——而這些調整又會影響系統級效能表現，形成效能-良率-成本的三元博弈。

關鍵引數

引數	定義	產業目標/參考值	備註
晶圓缺陷密度（D0）	前段 DRAM 製造中每平方釐米的致命缺陷數	HBM 用 Die 的 D0 要求通常比同期標準 DRAM 低 30%–50%	靠近 TSV 區域為缺陷高發區；精確值屬廠商核心機密
TSV 開路/短路失效率	TSV 結構的百萬分之缺陷率（PPM）	關鍵訊號通路目標接近零缺陷；一般資料通路 ≤ 100–500 PPM	深寬比越高，缺陷率控制難度呈指數上升
單層堆疊通過率（Y_stack）	單個芯粒鍵合後的電通率	目標 >99.99%（即單層失效 ≤ 100 PPM）；實際量產初期遠低於此	每多一層需要所有現有層的新增對位和導通測試
複合良率（Y_total）	經過全部工序後可出貨的成品比例	8 層 HBM2E 成熟期市場估算約 60%–75%；12 層 HBM3E 初期估算約 40%–65%（TrendForce 2024，廠商未確認）	直接決定單顆 HBM 的有效製造成本
DPPM（缺陷零部件百萬分比率）	終端 GPU/加速器中因 HBM 早期失效導致的缺陷率	目標與 GPU 晶片的 DPPM 匹配，通常要求 <50–100 DPPM	超出目標值將觸發整卡召回或產線停線
測試覆蓋率	堆疊後測試能檢出的潛在缺陷比例	受限於測試時間和通道頻寬，高速全向量覆蓋率通常 <99%	覆蓋率缺口是“逃逸缺陷”的主要來源

注：以上除 D0 為通用半導體工程引數外，產業目標資料綜合自 TrendForce 2024 報告、Yole Intelligence 2025Q1 先進封裝分析及行業公開估算。各原廠具體良率資料屬高度商業機密，未見公開揭露。

技術路線

HBM 良率的技術路線演化，本質上是堆疊層數需求與單層組裝良率天花板之間的賽跑。當前行業存在三條並行推進的技術路徑：

1. 熱壓鍵合 + 微凸點（TCB + μBump）——主流穩產路線

這是 2024–2025 年 HBM3E 12 層量產的絕對主流。採用逐層對位熱壓鍵合，各層晶片通過微凸點（錫銀銅焊料或類似體系）實現物理和電氣連線，底部填充膠補償機械應力。代表方案為 SK 海力士的 MR-MUF（Mass Reflow-Molded Underfill，批量回流模塑底部填充）和三星的 TC-NCF（Thermo-Compression Non-Conductive Film，熱壓非導電膜）。

優勢：工藝成熟，裝置和材料供應鏈完善，在大規模量產中積累了最多的良率爬坡經驗。
瓶頸：每增加一層，累積翹曲和非線性對準誤差增加；微凸點節距縮小受限（當前量產節點約 40–55 μm），繼續微縮將顯著增加橋接短路風險。

2. 混合鍵合（Hybrid Bonding）——突破良率懸崖的長週期方案

銅-銅直接鍵合 + 介質鍵合，不依賴焊料，從物理上消除 μBump 相關的開焊、橋接和電遷移風險，同時將互連節距推進至 10 μm 甚至更低。該路線被視作 16 層及以上 HBM4 時代突破良率瓶頸的“必選項”。

優勢：鍵合介面可承受更高熱力學應力，抗翹曲能力強；互連電阻和寄生電容顯著降低，改善熱-電協同。
挑戰：鍵合面需要原子級清潔度和亞奈米級平整度；晶圓級混合鍵合的顆粒控制要求遠超當前主流封裝環境；無損檢測方案尚未完全成熟，良率學習曲線預計長達 2–3 年。

截至 2025 年初，混合鍵合在 HBM 領域的應用仍處於工程驗證至小批次試產階段。SK 海力士計劃在 HBM4（2025–2026 年量產視窗）引入混合鍵合；三星正積極推進相關認證；美光則可能跳過部分過渡節點直接採用（各廠商公開宣告，2024Q4–2025Q1）。

3. 準混合鍵合 / 區域性混合鍵合——過渡方案

部分廠商在 TCB 與全混合鍵合之間探索中間路線，如在關鍵訊號層採用混合鍵合、非關鍵層保留微凸點，或以準混合鍵合工藝降低鍵合溫度。該路線可兼顧成本與部分效能收益，但增加了工藝複雜度。

良率與層數的定量關係（估算）

基於複合良率累乘模型及行業公開資訊推算（各廠商具體資料未公開）：

堆疊層數	量產初期估算複合良率	成熟期估算複合良率	主要瓶頸
4 層（HBM1）	60%–70%（2015–2016 估）	80%–85%	TSV 電鍍、早期中介層
8 層（HBM2/E）	45%–60%（早期）	60%–75%	堆疊對準、翹曲
12 層（HBM3E）	40%–55%（2024 估）	~65%–75%（爬坡中）	累積翹曲、邊際良率下降
16 層（HBM4 規劃）	初期預期大幅低於 50%（含混合鍵合風險）	目標 >70%（混合鍵合假設）	混合鍵合良率成熟週期、無損檢測能力

來源：綜合 TrendForce 2024Q4 儲存產業報告、Yole Intelligence 2025Q1 Advanced Packaging 報告、以及各廠商分析師日公開表述。各廠商實際良率曲線為高度商業機密，表中資料為行業估算區間。

上游：裝置、材料與檢測

HBM 良率的上游支撐體系由三大板塊構成，其技術能力直接劃定了良率的物理下限：

關鍵裝置

TSV 刻蝕與填充裝置：深反應離子刻蝕（DRIE）裝置決定了 TSV 側壁的粗糙度和垂直度——側壁粗糙度每增加 1 nm，電鍍空洞率可能上升數個數量級。壁壘級供應商包括科林研發集團（Lam Research）和東京電子（TEL）。2024 年 HBM 相關的 TSV 刻蝕裝置訂單年增率增長超過 100%（據各裝置商 2024 財年公開業績簡報）。
熱壓鍵合裝置：HBM 堆疊鍵合的核心瓶頸裝置。當前高階 TCB 鍵合裝置主要由 Besi 和 ASMPT 等供應商主導，單臺裝置年產能有限，交期在 2023–2024 年一度延長至 12 個月以上，直接制約了 HBM 產能擴張和良率爬坡的並行推進速度。
晶圓減薄與臨時鍵合/解鍵合裝置：將 DRAM 晶圓精確減薄至 30–50 μm 是堆疊的前置條件。減薄過程中的機械損傷層厚度、TTV（總厚度偏差）直接影響後續鍵合良率。DISCO、東京精密等供應商佔據主要市場份額。
混合鍵合裝置：以奧地利 EVG（EV Group）、應用材料、東京電子為主要參與者，其技術路線競爭（晶圓對晶圓 vs 晶片對晶圓）將決定 HBM4 時代良率爬坡的快慢。

核心材料

高純度銅電鍍液：電鍍液中的金屬雜質含量需控制在 ppb 級別，有機新增劑配方決定了 TSV 填充的“超級填充”（Bottom-up Fill）能力——填孔率不足會直接產生空洞，系統性地壓低 TSV 良率。
低 CTE 底部填充膠/非導電膜：填充料的 CTE 需與矽晶片和銅 TSV 精確匹配，以最小化溫循下的介面應力。SK 海力士 MR-MUF 技術路線採用模塑級環氧樹脂體系，其配方為嚴格保密的自主技術；三星 TC-NCF 則依賴高階非導電膜供應商（如日本住友電木等）的定製化產品。膠材批次間的 CTE 偏差控制在 ±0.5 ppm/°C 以內是量產基本要求。
CMP 耗材（拋光液、拋光墊）：TSV 暴露後的銅 CMP 工藝直接影響鍵合面的平整度和銅凹陷（Dishing）。銅凹陷超過數奈米即可能導致鍵合介面空洞，對混合鍵合尤為致命。

檢測與量測

奈米級 X 射線顯微鏡：用於對堆疊後的 HBM 進行非破壞性三維層析成像，檢測 TSV 內部空洞、微凸點橋接和填充料分層。檢測速度是制約良率反饋速度的關鍵——一顆 12 層 HBM 的高解析度全掃描可能耗時數小時，難以匹配量產節拍。
超聲掃描顯微鏡（SAM）：用於快速篩出界面分層缺陷，但解析度受限於超音波波長，無法檢出亞微米級空洞。
熱發射顯微鏡與鎖相熱成像：在老化或功能測試中定位微短路/高阻熱點，是失效分析和良率診斷的核心工具。
線上量測與自動化缺陷分類（ADC）：每一道關鍵工序後的自動化視覺檢測配合 AI 缺陷分類，是加速良率學習的“資料引擎”。檢測靈敏度和誤報率之間的平衡直接影響產線吞吐量和良率工程師決策效率。

上游裝置與材料的綜合供給能力，在 2023–2025 年 AI 驅動 HBM 需求爆發期間形成顯著瓶頸：部分 TSV 和 TCB 裝置的交期延長導致產能擴張節奏滯後於 GPU 訂單增長，材料端的供應緊張（尤其高階底部填充膠）進一步放大了良率波動的產能影響（據 SEMI 2024 年終報告及多方供應鏈調研）。

下游：GPU 整合與算力部署的“乘數效應”

HBM 良率不僅是儲存器供應商的內部問題，其波動會通過以下路徑在整個 AI 算力鏈條中產生“乘數效應”：

GPU/加速器製造商

單顆 HBM 在封裝到 CoWoS（Chip-on-Wafer-on-Substrate）中介層後即為不可單獨替換的狀態。一片 CoWoS 中介層上通常整合 1 顆 GPU 計算晶片 + 4 至 8 顆 HBM 堆疊晶片。以 6 顆 HBM 配置為例，假設單顆 HBM 的良率為 60%，則僅 HBM 部分帶來的 CoWoS 封裝成品率上限即為 0.6⁶ ≈ 4.7%，即使考慮部分良率相關性的校正，實際影響仍為兩位數級別的成品率損失。因此，GPU 製造商（如 NVIDIA、AMD、Intel 等）對 HBM 供應商的良率資料及其波動趨勢擁有極高的關注度和議價壓力。

NVIDIA 在 2024 財年的公開電話會議上多次將 HBM 供應列為 GPU 出貨節奏的關鍵約束條件之一（NVIDIA 2024Q1–Q4 業績會記錄）。
CoWoS 封裝環節本身的良率與 HBM 良率相互作用：HBM 的翹曲會影響其與中介層的微凸點對準，導致封裝疊加良率損失。

雲端端與超算使用者

以 HBM 為基礎建置的大語言模型訓練叢集（單個叢集動輒包含數萬顆 GPU），其部署時間表與 HBM 有效供給量強相關。良率不及預期意味著整體算力交付延遲，進而影響模型訓練時間視窗和雲端服務營收。2023–2024 年，大型雲端服務商（CSP）開始將 HBM 供應保障納入直接採購協議，部分廠商通過預付款和產能預留協議鎖定 HBM 供應，反映出下游對良率引致供給不確定性的風險定價。

封裝測試（OSAT）與代工合作伙伴

台積電的 CoWoS 產線是 HBM 與 GPU 整合的最終環節，也是良率影響的“放大器”：一片昂貴的 CoWoS 晶圓如果因 HBM 缺陷導致整片報廢，其沉沒成本遠高於 HBM 本身的售價。因此，台積電對進廠 HBM 的質量要求（Known Good Stack 標準）極為嚴格，其實際執行的質量門限可能比 HBM 供應商的出廠標準更為保守——這從側面增加了 HBM 有效良率的隱性損耗。

市場規模與供需缺口

市場規模

根據 TrendForce 資料，2024 年全球 HBM 市場規模（按營收計）約為 180–200 億美元，較 2023 年的約 45 億美元增長超過 3 倍，佔整體 DRAM 市場的比重從約 8% 躍升至 20% 以上。預計 2025 年 HBM 市場規模將進一步擴張至 300–350 億美元區間，其中 HBM3E 12 層產品將佔據最大份額（TrendForce，2024Q4；Yole Intelligence 2025Q1 報告）。

HBM 的價值量集中於堆疊工藝：以 HBM3E 12 層為例，其單 GB 售價為同期 DDR5 的 3–5 倍，其中堆疊、TSV 及封裝測試成本佔整體製造成本的 50%–65%（Yole Intelligence 2025 成本模型估算）。良率每提升 1 個百分點，對單顆成本的影響遠超標準 DRAM，因而成為盈利能力的關鍵博弈變數。

供需缺口與良率反推

由於三家 HBM 供應商（SK 海力士、三星、美光）均未公開揭露精準良率曲線及產能數字，市場主要通過供需缺口的嚴重程度反向推斷良率水平：

2023Q1–2024Q4 期間，HBM 市場持續處於基本售罄狀態，SK 海力士 2024 年全年產能及 2025 年絕大部分預期產能均已被客戶預訂（SK 海力士 2024Q3 業績會公開宣告）。
三星 HBM3E 產品在 2024 年向主要 GPU 客戶的認證過程延遲約 2–3 個季度，市場普遍解讀為其良率或可靠性指標尚未達到大批次供給的門檻（公開資訊綜合，三星未確認）。
美光在 2024 下半年開始切入 HBM3E 供應，其初期量產出貨量較小，反映了良率爬坡初期的典型特徵（美光 2024Q3 業績會）。

綜合上述供需訊號，行業估算 2024 年 HBM 整體有效產出（=名義產能 × 複合良率）與 AI GPU 的匹配需求之間，仍存在約 10%–20% 的供需缺口（TrendForce，2025Q1 估算）。這一缺口的存在，本質上反映了 12 層堆疊良率爬坡尚未到達平穩階段。

受益公司（資本對映與業務透視）

以下分析僅陳述產業競爭格局與公開可查的業務動向，不構成任何投資建議、買賣推薦或股價判斷。

SK 海力士

HBM 市佔率領導者（據 TrendForce 資料，2024 年全球 HBM 營收份額約 50%–53%），其 MR-MUF 技術路線在 8 層和 12 層 HBM3E 產品上確立量產領先地位，良率爬坡速度被廣泛認為快於同業。公司 2024 年資本支出（CAPEX）中與 HBM 相關的 TSV 產線和堆疊封裝裝置投資年增率增長超過 150%（SK 海力士 2024 全年財報公告）；同時，其已公開宣佈計劃在 HBM4 中引入混合鍵合，良率驗證進度為市場密切追蹤的核心變數。

三星電子

HBM 市佔率第二（2024 年全球 HBM 營收份額約 35%–38%，TrendForce），採用 TC-NCF 技術方案，在 12 層 HBM3E 認證進度上落後於 SK 海力士。三星於 2024 年多次公開表示正在加速混合鍵合研發並爭取關鍵客戶認證，但具體良率數字從未揭露。市場對三星 HBM 業務的關注焦點是其能否在 2025–2026 年通過技術路線微調（如部分轉向 MR-MUF 或直接躍遷至混合鍵合）縮小良率差距。

美光科技

HBM 市場的“後發挑戰者”（2024 年全球 HBM 營收份額約 8%–12%，TrendForce），跳過 HBM3 直接切入 HBM3E，其良率爬坡速度和資本效率為市場重點關注。美光於 2024Q3 業績會宣佈其 HBM3E 已向部分客戶出貨，且 2025 年產能已處於飽滿預訂狀態，但並未揭露複合良率或詳細層數出貨佔比。若美光能以較短的良率學習週期實現追趕，將實質性地重塑 2025–2026 年 HBM 供給格局。

裝置與材料供應商

應用材料、科林研發集團、東京電子：TSV 刻蝕、沉積、CMP 和電鍍裝置的直接受益者，其 HBM 相關訂單景氣度通常領先良率爬坡週期 2–3 個季度。2024 年 TSV 相關裝置訂單總量約為 2023 年的 2.5–3 倍（據各裝置商公開財報及 SEMI 2024 年終資料）。
Besi、ASMPT：高階熱壓鍵合裝置寡頭，2024 年積壓訂單量創歷史水平，交期延長至 12 個月以上，客戶預付款比例顯著上升（Besi 2024 年度業績公告）。
EVG（EV Group）：晶圓級混合鍵合裝置的先行供應商，其訂單儲備和研發合作廣度被視為 HBM4 混合鍵合良率前景的重要先行指標。
DISCO：佔據晶圓減薄和劃片裝置市場主導份額，HBM 堆疊良率越高，其客戶對更薄晶片切割的需求越大，裝置升級週期相應加速。

玩家對比：HBM 良率相關的技術路線差異

維度	SK 海力士	三星電子	美光科技
主流量產技術	MR-MUF（批量回流模塑底部填充）	TC-NCF（熱壓非導電膜）	跟進中，技術路線公開資訊較少
12 層 HBM3E 量產狀態	2024H1 量產，已大規模供貨	2024H2 有限出貨，認證進度延遲	2024H2 開始小批量出貨
混合鍵合推進	計劃在 HBM4 匯入，2025–2026 量產目標	積極推進，客戶認證時間表未明	可能跳過部分過渡節點直接採用，公開細節有限
市佔率（2024 估）	~50%–53%（TrendForce）	~35%–38%（TrendForce）	~8%–12%（TrendForce）
良率爬坡特徵	公開資訊極少，市場普遍認為領先同業 2–3 個季度	良率/可靠性被視為認證延遲主因（三星未確認）	後發挑戰者，彎道良率持平為關鍵觀察點
CAPEX 強度（2024 年）	HBM 相關投資年增率增 150%+	HBM/先進封裝投資大幅增加，具體佔比未單獨揭露	整體儲存 CAPEX 增加，HBM 佔比上升

來源：TrendForce 2024Q4 儲存市場報告；各公司 2024 年季度業績會公開宣告與年度財務公告。確切良率數值及堆疊良率曲線均未公開揭露。

風險

1. 良率爬坡不及預期風險

混合鍵合等新技術的良率成熟週期可能顯著長於行業預期。16 層 HBM4 的初期良率若跌至 30% 以下且長期無法改善，將導致有效供給遠低於名義產能規劃，影響整個 AI 算力晶片的出貨節奏。

2. 技術路線鎖定風險

當前 SK 海力士的 MR-MUF 和三星的 TC-NCF 路徑均存在向更高層數（≥16 層）擴充套件時的物理不確定性。若 HBM4 時代某一技術路線無法量產達標，選擇該路線的廠商將面臨 2–3 年的市場份額損失，供給集中度可能進一步上升。

3. 測試覆蓋不足的“逃逸缺陷”風險

隨著堆疊層數增加和 I/O 速率提升，對每顆 HBM 進行 100% 全速功能測試的可行性和經濟性持續下降。未檢出的邊際缺陷可能在終端 GPU 執行數百小時後才暴露，觸發整機產品召回，其財務和聲譽代價遠超 HBM 本身的成本。

4. 地緣政治與供應集中度風險

HBM 良率和產能的絕對主力均集中於韓國和中國臺灣地區（SK 海力士、三星、以及最終的台積電 CoWoS 封裝環節）。地緣政治擾動或貿易管制變化可能切斷關鍵裝置、材料或封裝產能通路，使良率爬坡改善無法轉化為有效出貨。

5. 需求波動風險

AI 算力投資的資本支出週期性可能導致 HBM 需求出現階段性過剩。良率在此時可能從“供不應求的核心瓶頸”變為“供過於求時最脆弱的成本項”——高成本、低良率的供應商將首當其衝承受價格下行壓力。

誤讀糾偏

誤讀 1：“HBM 良率就是 DRAM 晶圓良率”

糾偏：HBM 的複合良率遠不止於晶圓端。即使某供應商拿到幾乎完美的 DRAM 晶片（99%+ 的 KGD 篩選通過率），經過 TSV 中段和堆疊封裝後，總良率可能跌至 60% 以下。僅用晶圓良率估算 HBM 供給能力，會嚴重高估有效產出，並低估 TSV 和堆疊環節的產能佔用成本。

誤讀 2：“堆疊層數翻倍，良率自然減半”

糾偏：良率與層數並非線性負相關。每增加一層引入的新失效模式（如翹曲補償失效、散熱梯度變化、介面應力重分佈）可能在某一閾值層數觸發的“良率懸崖”現象，而非勻速遞減。成熟後通過工藝最佳化和冗餘設計改善，曲線斜率會趨於平坦；先進鍵合技術的匯入正是為了打破這種非線性約束。

誤讀 3：“良率低的 HBM 靠增加測試剔除就夠了，無實質性成本影響”

糾偏：低良率導致的報廢沉沒成本不僅在於被剔除 HBM 的材料本身，更在於其佔用昂貴 TSV 產線、堆疊裝置和 CoWoS 封裝位的全部機會成本。此外，一顆 HBM 的堆疊後失效可能導致整顆 GPU + 其他 HBM 組成的 CoWoS 封裝報廢，其連帶成本是單顆 HBM 售價的數倍。低良率的成本是系統性而非區域性的。

誤讀 4：“混合鍵合一旦匯入，HBM 良率問題即宣告解決”

糾偏：混合鍵合雖然從物理上消除了微凸點相關的多種失效模式，但引入了對介面顆粒控制、銅凹陷容忍度、無損檢測等全新的良率殺手。混合鍵合的良率學習週期可能長達 2–3 年，初期甚至可能低於傳統 TCB 的成熟良率。它不是“即時解藥”，而是需要全新工程投入的長期路線。

誤讀 5：“HBM 良率資料可以通過供應商公開揭露輕鬆獲取”

糾偏：HBM 良率（尤其複合良率和單層通過率）是儲存行業保密程度最高的競爭情報之一。主流廠商從不直接揭露精確良率數字，公開財報中僅以“良率改善”“產出提升”等定性表述提及。市場所見的一切精確數值均為基於供需缺口、成本模型和產業鏈調研的間接估算。

追蹤指標

要持續追蹤 HBM 良率的相對位置和變化趨勢，可通過以下可觀測的公開指標和訊號：

指標型別	具體追蹤項	訊號解讀
供應節奏	三星 HBM3E 獲得主要 GPU 客戶認證的具體時間	標誌著三星堆疊良率及可靠性達到下游量產門檻
產能預訂	各廠商 HBM 產能售罄的時間線與交期長度	交期縮短可能暗示良率改善使有效產出提升；交期持續延長則相反
技術路線	混合鍵合裝置訂單公告（EVG / 應用材料 / TEL 等）	大規模裝置採購通常領先量產的良率曲線 2–3 個季度
定價趨勢	HBM 與標準 DRAM 的溢價變化	溢價收窄或放寬均可能是供需格局變化訊號，而供需與良率強相關
行業資料	TrendForce / Yole 季度報告中關於 HBM 出貨量和營收的修正	出貨量連續兩個季度低於預測，可能是良率爬坡不及預期的反向指標
廠商措辭	業績會中關於“HBM 產出”“良率進展”“混合鍵合驗證”的定性表述變化	措辭從“挑戰”轉為“步入正軌”再轉為“穩健提升”，通常對應良率爬坡的不同階段
質量訊號	終端 AI GPU 的召回或延遲交付事件（因 HBM 質量問題觸發）	反映 DPPM 超標或邊際良率不足，是良率問題的滯後確認
上游景氣	半導體測試裝置（如 Advantest、Teradyne）中 HBM 測試系統訂單	HBM 測試時長隨層數增加而指數上升，測試裝置訂單增長是堆疊層數提升和測試覆蓋率提升的雙重訊號
投資強度	各廠商 HBM 相關資本支出佔總 CAPEX 比例的變化	該比例持續上升意味著良率提升尚未進入穩定回報期，需持續高投入驅動

信源

機構報告
- TrendForce，《DRAM 與 HBM 市場季度追蹤》，2024Q4；《2025 年儲存產業展望》，2024年11月
- Yole Intelligence，《Advanced Packaging Market & Technology Report》，2025Q1；《HBM: Technology, Cost & Market》，2024
- SEMI，《World Fab Forecast & Equipment Market Report》，2024年終
廠商公開發布
- SK 海力士，《2024Q3 財報釋出及電話會記錄》，2024年10月24日；2024全年財報公告，2025年1月
- 三星電子，《2024Q4 財報電話會》，2025年1月31日
- 美光科技，《2024Q4（FY）財報電話會》，2024年9月25日
- NVIDIA，《2025 財年第三季度財報電話會》，2024年11月20日
- Besi，《2024 年度業績公告》，2025年1月
新聞報道與行業媒體
- Reuters，“Samsung’s HBM chips face heat and power issues, delaying Nvidia certification”，2024年11月27日
- Bloomberg，“Samsung Replaces Chip Chiefs in Bid to Close Gap with Rivals”，2024年11月27日
技術與學術資源
- JEDEC，High Bandwidth Memory (HBM) 相關標準檔案
- IEEE 國際可靠性物理研討會（IRPS）歷年關於 TSV 與 3D 整合可靠性的會議論文
- 各裝置與材料供應商官方技術白皮書（TSV、混合鍵合、底部填充相關）

注：所有市場資料、良率估算資料和市場份額資料均來源於以上公開機構報告或廠商公開宣告，彙總於 2025 年 2 月可獲取的最新資訊。各廠商精確良率曲線及單站良率資料屬核心商業機密，本文所引用的數值均為行業估算區間或基於公開資訊的模型推算。如需最新資料，請參閱各信源最近報告或廠商最新公告。

一句話總結

HBM 良率是三維堆疊儲存器的“生命線”，由前段 Die 良率、TSV 中段良率與多層堆疊組裝良率複合而成，直接決定 AI 算力的成本與可獲取性。在 12 層堆疊成為當下主流、16 層混合鍵合為長遠方案的產業轉折期，良率爬坡斜率不僅刻畫了單一供應商的競爭力，更主導了整個高階 GPU 供給曲線的形狀——它是物理極限、工程能力與資本投入之間迄今尚未完全收斂的博弈。