MLC
一、3 秒看懂
MLC = 每個快閃記憶體電晶體存 2 bit 資料，用 4 級電壓閾值區分 00/01/10/11。它是 NAND 快閃記憶體”密度-耐久-成本”三角中的中間檔位：比 SLC 容量翻倍，比 TLC/QLC 更耐寫。
二、3 分鐘產業解釋
為什麼存在 MLC？
快閃記憶體的核心矛盾：單位面積存多少資料 vs 能可靠寫多少次。
| 型別 | bits/cell | 電壓級數 | 相對密度 | 相對耐久 | 相對成本 |
|---|---|---|---|---|---|
| SLC | 1 | 2 | 基準 | 最高 | 最高 |
| MLC | 2 | 4 | 2× | 中高 | 中 |
| TLC | 3 | 8 | 3× | 中 | 中低 |
| QLC | 4 | 16 | 4× | 較低 | 最低 |
資料來源：技術原理推導，業界通用定義
MLC 的產業定位：
- 企業級 SSD 主力（歷史至 2018 年前後）：資料中心要求高耐久，MLC 是首選
- 消費級高階：早期高階 NVMe SSD 多用 MLC
- 被替代趨勢：隨著 3D NAND + 糾錯碼（LDPC）成熟，TLC/QLC 在多數場景已能替代 MLC
一句話價值鏈
晶圓廠製造 → 封測廠測試 → SSD 品牌整合 → 資料中心/消費電子
（三星/SK海力士/美光/鎧俠/長江儲存） （企業級/消費級終端）三、15 分鐘專家深入
3.1 NAND 快閃記憶體型別演進全景
時間線（大致）
─────────────────────────────────────────────────
2000s SLC 主導（企業級）
2007-12 MLC 逐步進入企業級
2013-16 TLC 進入消費級，3D NAND 起步
2017-20 3D TLC 成主流，MLC 企業級份額收縮
2020-至今 QLC 擴張，PLC（5bit）探索中
MLC 退守高耐久企業細分3.2 MLC 為何仍有市場
| 場景 | 為何還需要 MLC |
|---|---|
| 高寫入量企業級（如資料庫日誌盤） | TBW（總寫入量）需求高，TLC/QLC 可能不夠 |
| 工控/嵌入式極端環境 | 溫度範圍、資料保持期要求嚴苛 |
| 舊系統相容 | 部分舊控制器不支援 TLC/QLC |
但趨勢明確：新採購的企業級 SSD 主流已轉向 3D TLC（配合強糾錯），MLC 在新品中的佔比持續收縮。
3.3 技術細節速覽
- Cell 結構：浮柵（Floating Gate，早期）→ 電荷陷阱（Charge Trap，3D NAND 主流）
- 閾值電壓分佈：MLC 需要精確控制 4 個高斯分佈，間距越小 → 密度越高 → 對工藝一致性要求越苛刻
- 糾錯碼（ECC）：MLC 早期多用 BCH，後期及 TLC/QLC 時代轉向 LDPC（低密度奇偶校驗），可容忍更高原始誤位元速率（RBER）
四、技術原理（最深）
4.1 MLC 儲存機制
基本物理結構（以 3D NAND 電荷陷阱型為例）：
┌─────────────┐
│ 控制柵極 │ ← 施加不同電壓讀取
├─────────────┤
│ 阻擋氧化層 │
├─────────────┤
│ 電荷陷阱層 │ ← 儲存電子的位置
│ (Si₃N₄) │
├─────────────┤
│ 隧穿氧化層 │ ← 電子穿入/穿出
├─────────────┤
│ 矽溝道 │ ← 導通/關斷
└─────────────┘4.2 MLC 的 4 級電壓閾值
邏輯狀態對映（典型格雷碼排列，減少位間干擾）：
電壓分佈示意（閾值電壓 Vt 軸）：
電荷量: 低 ←─────────────────────→ 高
狀態: [11] [10] [00] [01]
│ │ │ │
▼ ▼ ▼ ▼
Vt: ──┼──────┼──────┼──────┼──→
Vt_11 Vt_10 Vt_00 Vt_01
每個狀態是一個高斯分佈，間距由工藝精度決定讀取原理：
- 對控制柵極施加參考電壓 V_read_ref（介於相鄰閾值之間）
- 溝道導通 → 讀出電流 → 判定為”1”狀態
- 溝道關斷 → 無電流 → 判定為”0”狀態
- 需要多次讀取（不同參考電壓）才能完整區分 4 個狀態
程式設計（寫入）原理：
- ISPP（Incremental Step Pulse Programming）：逐步增加程式設計脈衝電壓，每步後驗證
- MLC 需要更精細的步進（步長更小），程式設計時間比 SLC 更長
4.3 MLC vs SLC 的關鍵差異量化
| 引數 | SLC | MLC | 說明 |
|---|---|---|---|
| 閾值電壓級數 | 2 | 4 | MLC 翻倍 |
| 讀取次數/頁 | 1 次 | ≥2 次 | 需多次參考電壓掃描 |
| 程式設計時間 | 基準 | 約 2-3× | ISPP 步數更多 [估算] |
| P/E 壽命 | 約 10 萬次 | 約 3000-1 萬次 | 工藝依賴大 [估算] |
| 原始誤位元速率 | 最低 | 高 1 個數量級 | 閾值間距窄 [估算] |
以上 P/E 壽命為行業典型量級估算，具體因工藝節點、3D 層數、廠商設計差異顯著
五、技術演進史
| 階段 | 時間 | 關鍵事件 |
|---|---|---|
| SLC 時代 | 1990s-2000s | 快閃記憶體商業化初期，SLC 為唯一選擇 |
| MLC 崛起 | ~2005-2012 | 原廠推出 2D MLC NAND，消費級 SSD 開始普及 |
| 2D MLC 巔峰 | 2012-2015 | 企業級 SSD 大量採用 MLC，製程推進至 1x nm |
| 3D NAND 轉型 | 2013-2016 | 三星 V-NAND、東芝 BiCS 等 3D 架構出現 |
| MLC 份額下降 | 2016-2020 | 3D TLC 價效比優勢明顯，企業級也開始採用 |
| 當前格局 | 2020-至今 | MLC 退守高耐久細分；QLC 擴張；PLC 探索中 |
關鍵轉折點：3D NAND 解決了 2D 的微縮瓶頸後，堆疊層數增加可提升容量，廠商更傾向於在每單元儲存更多 bit（TLC/QLC）來獲取成本優勢，而非維持 MLC 的耐久性優勢。
六、技術路線對比（量化表）
| 維度 | SLC | MLC | TLC | QLC |
|---|---|---|---|---|
| bits/cell | 1 | 2 | 3 | 4 |
| 電壓級數 | 2 | 4 | 8 | 16 |
| 相對容量密度 | 1× | 2× | 3× | 4× |
| 典型 P/E cycles | ~10 萬 | ~3k-1 萬 | ~1k-3k | ~幾百-1k |
| 典型讀延遲 | ~25 μs [估算] | ~50 μs [估算] | ~50-75 μs [估算] | ~100+ μs [估算] |
| 典型程式設計延遲 | ~200 μs [估算] | ~600 μs [估算] | ~900 μs-2ms [估算] | ~數ms [估算] |
| ECC 需求 | 弱 | 中 | 強 | 很強 |
| 適用場景 | 高耐久企業級 | 企業級/高階消費 | 主流消費/企業 | 大容量冷資料 |
| 成本/GB | 最高 | 中 | 中低 | 最低 |
| 當前市場定位 | 極端細分 | 細分萎縮中 | 絕對主流 | 快速增長 |
延遲和 P/E 為典型量級估算，具體因 3D 層數、製程、廠商差異較大
七、上下游
上游 中游 下游
┌─────────┐ ┌─────────────┐ ┌─────────────┐
│ 矽片 │ │ NAND 晶圓廠 │ │ SSD 品牌商 │
│ 光刻膠 │ │ │ │ 英特爾(已出售)│
│ 裝置 │ │ 三星 │ │ 金士頓 │
│ (ASML │ │ SK海力士 │ │ 西部資料 │
│ 東京電子 │ │ 美光 │ │ 希捷 │
│ 應用材料)│ │ 鎧俠 │ │ │
│ │ │ 長江儲存 │ │ 伺服器 OEM │
└─────────┘ └─────────────┘ │ 資料中心 │
│ └─────────────┘
▼
┌─────────────┐
│ 封測廠 │
│ (日月光等) │
└─────────────┘MLC 對供應鏈的影響：
- MLC 對晶圓良率、測試精度要求高於 SLC，但低於 TLC/QLC
- 在 3D NAND 時代，MLC 版本的產品往往來自體質較好的 die（binning 策略），而非專門設計
八、關鍵指標
8.1 核心效能指標
| 指標 | 定義 | MLC 典型範圍 |
|---|---|---|
| P/E Cycles | 程式設計/擦除次數上限 | 數千~1 萬次 [估算] |
| TBW (Terabytes Written) | SSD 生命週期總寫入量 | 因容量和 P/E 而異 |
| DWPD (Drive Writes Per Day) | 每日全盤寫入次數（保修期內） | 企業級 MLC SSD 可達 1-3 DWPD [估算] |
| RBER (Raw Bit Error Rate) | 糾錯前原始誤位元速率 | ~10⁻⁷ ~ 10⁻⁸ [估算] |
| 讀延遲 | 從發出命令到資料就緒 | ~數十 μs [估算] |
| 程式設計延遲 | 頁程式設計完成時間 | ~數百 μs [估算] |
8.2 為什麼 MLC 仍有”耐久性紅利”
耐久性（P/E cycles）公式級理解：
NAND 耐久性 ≈ f(隧穿氧化層質量, 閾值電壓分佈間距, 程式設計演算法精度)
MLC 優勢：閾值分佈間距 > TLC > QLC
→ 相鄰狀態的"安全裕量"更大
→ 能容忍更多次 P/E 迴圈後的閾值漂移九、供需與市場資料
9.1 快閃記憶體型別市場份額演變（估算）
| 年份 | SLC | MLC | TLC | QLC | 備註 |
|---|---|---|---|---|---|
| 2015 | ~15% | ~50% | ~30% | - | MLC 黃金期 |
| 2018 | ~5% | ~25% | ~60% | ~5% | TLC 反超 |
| 2021 | ~3% | ~10% | ~65% | ~20% | QLC 起量 |
| 2024 | ~2% | ~5% | ~60% | ~30% | MLC 退守細分 [估算] |
以上為基於行業報告的粗略估算，不同口徑（按 bit 出貨 vs 按 wafer 出貨）結論不同
9.2 企業級 SSD 中 MLC 份額
- 2016 年前後：企業級 SSD 中 MLC 佔比可能超過 60% [估算]
- 2023 年：新採購的企業級 SSD 中 TLC 已成為絕對主流，MLC 佔比已降至個位數 [估算]
- 仍有部分高耐久企業級產品（如日誌盤、快取盤）提供 MLC 選項
9.3 定價邏輯
MLC NAND 成本 ≈ 晶圓成本 / (bits_per_cell × die良率)
晶圓成本：MLC 與 TLC/QLC 同屬一條產線，晶圓成本接近
bits_per_cell：MLC = 2，TLC = 3 → MLC 成本約高 50% [估算]因此：除非耐久性溢價足夠高，否則 MLC 的經濟性劣於 TLC
十、代表公司與資本對映
10.1 原廠（NAND 製造）
| 公司 | MLC 產品現狀 | 備註 |
|---|---|---|
| 三星 | 仍有 MLC 企業級 SSD（如 SM863 等 2-bit MLC 產品，PM963 為 TLC） | 已大規模轉向 TLC/QLC |
| SK 海力士 | 企業級 SSD 中保留 MLC 選項 | Solidigm（原英特爾 NAND 業務）整合中 |
| 美光 | 企業級 SSD 有 MLC 版本 | 同時大力推 TLC |
| 鎧俠（原東芝） | BiCS 系列 3D NAND 有 MLC 配置 | 主流轉向 TLC/QLC |
| 長江儲存 | 3D NAND 產品線包含 MLC | 國產替代關鍵玩家 |
| 三星/SK海力士 | HBM 等高階儲存中不涉及 MLC 概念 | MLC 僅限 NAND |
10.2 SSD/儲存系統廠商
| 公司 | 角色 | MLC 相關 |
|---|---|---|
| 英特爾（NAND 業務已出售給 SK 海力士） | 原廠→退出 | Optane（3D XPoint）非 MLC |
| 西部資料 | 原廠+品牌 | 提供 MLC/TLC 企業級 |
| 希捷 | SSD 品牌 | 採購原廠 NAND |
| 國內：憶芯、得一微等 | SSD 控制晶片 | 控制器需支援 MLC 管理 |
十一、投資邏輯
11.1 MLC 本身不是投資主題
關鍵判斷：MLC 作為獨立技術，不是一個增長投資主題。
- MLC 出貨量佔比在持續收縮
- 新增產能和研發投入主要流向 TLC/QLC
- MLC 的”溢價”空間正在被 TLC + 強糾錯/ECC 方案壓縮
11.2 相關投資邏輯
| 邏輯 | 方向 | 標的 |
|---|---|---|
| NAND 週期 | 關注原廠庫存和 ASP 走勢 | 美光、SK海力士、三星 |
| 3D NAND 技術升級 | 層數提升驅動位增長 | 鎧俠、長江儲存（一級市場） |
| 企業級儲存 | 高耐久需求持續 | 儲存系統廠商、SSD 品牌 |
| 國產替代 | 3D NAND 產能爬坡 | 長江儲存產業鏈 |
| 邊緣/工控 | MLC 可能在特殊場景存續 | 細分廠商 |
11.3 風險提示
- 技術路線風險：如果 TLC/QLC + LDPC 的耐久性持續改善，MLC 的剩餘市場空間將進一步被壓縮
- 週期性風險：NAND 行業強週期，MLC 定價受大週期影響
十二、常見誤讀糾偏
❌ 誤讀 1：“MLC 是兩個 bit 的 SLC”
糾偏：MLC 和 SLC 的物理結構相同，差異在於工作模式——MLC 通過精確控制浮柵中的電荷量，使閾值電壓落在 4 個區間之一。這帶來的是電路設計複雜度、程式設計演算法、ECC 需求的質變，不僅是”多一個 bit”那麼簡單。
❌ 誤讀 2：“MLC 已經被淘汰了”
糾偏：MLC 在新採購中的佔比確實在收縮，但在以下場景仍有價值：
- 高寫入量企業級應用（DWPD 需求高）
- 工控/軍工/極端環境
- 舊系統維護和備件需求
“被淘汰”的說法忽略了存量市場和細分需求。
❌ 誤讀 3：“3D NAND 比 2D NAND 更耐久，所以 TLC 比 MLC 好”
糾偏：3D NAND 解決了容量和良率問題，但每單元 bit 數越多，耐久性越差的規律依然成立。3D TLC 的耐久性可能優於 2D MLC（因為製程更先進），但同代 3D 下，MLC 依然比 TLC 耐久。技術優勢需要在同代工藝、同場景下比較才有意義。
❌ 誤讀 4：“MLC 速度比 TLC 快很多”
糾偏：在現代 SSD 架構下，主機端感受到的速度主要由介面協議（NVMe/SATA）、控制器、SLC 快取策略決定。MLC 的裸 die 讀寫延遲確實優於 TLC，但實際產品體驗的差異可能被 SLC 快取、並行度等因素掩蓋。MLC 的真正優勢在於持續寫入效能（sustained write）——即快取用完後的真實寫入速度。
十三、學習路徑
入門（30 min）
│ ├── 理解 NAND/DRAM 區別
│ ├── 理解 SLC/MLC/TLC/QLC 的基本概念
│ └── 看懂 SSD 產品規格表
│
進階（2-4 h）
│ ├── 學習浮柵/電荷陷阱電晶體原理
│ ├── 理解閾值電壓分佈與 ISPP 程式設計演算法
│ ├── 理解 ECC（BCH vs LDPC）在不同 NAND 型別中的作用
│ └── 閱讀原廠 datasheet（如三星 PM983 規格）
│
專家級
│ ├── 閱讀 3D NAND 架構論文（如三星 V-NAND、BiCS）
│ ├── 理解 FTL（快閃記憶體轉換層）、磨損均衡、垃圾回收
│ ├── 追蹤 ISSCC/IEDM/VLSI 會議中的 NAND 論文
│ └── 分析原廠財報中的 NAND ASP、bit 出貨量趨勢推薦資源：
- 《快閃記憶體儲存系統》（學術教材）
- 三星、美光、SK 海力士的企業級 SSD 白皮書
- Blocks & Files、AnandTech 等儲存行業媒體
十四、一句話總結
MLC（Multi-Level Cell）是 NAND 快閃記憶體”每單元 2 bit”的儲存方案，曾在企業級市場佔據主導，如今在 3D NAND + TLC/QLC 的成本優勢壓力下退守高耐久細分，是理解快閃記憶體”密度-耐久-成本”三角權衡的核心概念。
十五、延伸閱讀與來源
| 型別 | 資源 | 說明 |
|---|---|---|
| 原廠文件 | 三星、美光、SK海力士企業級 SSD datasheet | 可獲取 P/E cycles、TBW 等關鍵引數 |
| 行業報告 | TrendForce、IDC 儲存市場報告 | 供需、ASP、份額資料 |
| 學術會議 | ISSCC、IEDM、VLSI Symposia | 前沿 NAND 技術論文 |
| 行業媒體 | Blocks & Files、StorageNewsletter、AnandTech | 技術分析和產品評測 |
| 公司財報 | 美光、SK海力士、三星季度/年度報告 | ASP、bit growth、資本支出資料 |
免責宣告：本頁中涉及的具體 P/E cycles、延遲資料、市場份額等均為基於公開資訊的典型量級估算，不同廠商、工藝、產品差異顯著，投資決策請以最新官方揭露和專業研究報告為準。