高速 SerDes（HBM 介面）

1. 3 秒看懂（≤25 字）

SerDes 決定 HBM 資料能否以 112G/224G/448G PAM4 被喂滿。1 2

2. 3 分鐘產業解釋（120-180 字）

HBM 本體不是 112G PAM4 序列鏈路，而是靠 1024-bit 到 2048-bit 寬並行介面在封裝內連線 GPU/AI ASIC；JEDEC HBM3 代際每棧 I/O 寬度為 1024-bit，HBM4 方向把單棧介面擴到 2048-bit，單棧頻寬從 TB/s 級繼續上行。3 4 高速 SerDes 的增量在 HBM 外圍：GPU 到 scale-up fabric、switch ASIC、NIC、retimer、AEC、CXL/PCIe 和 chiplet I/O 需要 112G/224G PAM4，未來 OIF 也已推進 CEI-448G 研究架構。1 2 5 因此，產業鏈拆解應把“HBM 容量/頻寬”與“SerDes 把資料搬進搬出計算域”分開，前者對應 SK hynix、Samsung、Micron，後者對應 Synopsys、Cadence、Rambus、Broadcom、Marvell、Credo 等 IP/晶片鏈。6 7 8

3. 15 分鐘專家深入（400-600 字）

HBM 介面的核心矛盾是“封裝內寬並行”和“系統級高速序列”同時升級。HBM3 通過 1024-bit I/O、TSV、微凸點和中介層把 DRAM stack 放到 GPU 旁邊，典型好處是用更短距離換更高頻寬和更低每 bit 能耗；HBM4 把每棧介面擴大到 2048-bit，並把控制器/PHY 複雜度推給 GPU/ASIC、封裝和 EDA IP 供應商。3 4 9 但 AI 系統的瓶頸不會停在 HBM 棧內，訓練和推論的 KV cache、MoE all-to-all、引數同步和多機叢集通訊會把 HBM 資料繼續推向 NVLink、UALink、PCIe/CXL、Ethernet/InfiniBand 與定製 scale-up fabric。10 11

112G/224G/448G PAM4 是這條外部搬運鏈的代際座標。112G/lane 已經對應 800G 乙太網路、PCIe Gen6/CXL 3.x、Blackwell 級板內和線纜生態；224G/lane 對應 1.6T 乙太網路、102.4T switch ASIC、下一代 retimer/AEC 與更低損耗 PCB/聯結器；448G/lane 仍處於 OIF 研究和早期 IP 探索階段，目標是把 3.2T/6.4T 互聯從“多 lane 堆疊”轉向“單 lane 翻倍”。1 2 5 12 速率翻倍不是免費增益：PAM4 每 symbol 只有 2 bit，眼圖高度低於 NRZ，224G/448G 需要更強 FEC、CTLE/DFE、clocking、jitter control、封裝 SI/PI 和測試能力，功耗通常從 112G 每 lane 數百 mW 級向更高區間遷移，具體取決於工藝、reach 和 equalization 配置。2 13

財務傳導要從 3 個可算變數入手：第一，HBM4 2048-bit 介面把控制器/PHY 面積、驗證和先進封裝協同需求抬高，利好 EDA/IP 許可與一次性 NRE；第二，224G PAM4 把每 51.2T/102.4T switch ASIC 的高速 lane 數、retimer/AEC attach rate 和聯結器 ASP 推高；第三，448G 若在 2027-2028 年進入可採購 IP，單位頻寬 lane 數下降但單 lane IP royalty、測試成本和先進節點門檻上行。1 2 12 公式上可寫為 SerDes TAM = AI accelerator/socket 數 × 高速 lane/socket × IP royalty 或晶片 ASP × 份額；其中 socket 數、lane 數可由平台規格推算，royalty、attach rate 與份額多數未揭露，必須作為情景變數而非事實。10 14

4. 技術原理（200-300 字）

SerDes 把並行資料轉換為高速序列位元流，再用 PAM4、均衡、時鐘恢復、FEC 和鏈路訓練在 PCB、封裝、聯結器、銅纜或光電模組中傳輸。1 2 HBM 的 DRAM 棧通過 TSV 和寬 I/O 在封裝內工作，HBM3 是 1024-bit 口徑，HBM4 走向 2048-bit 口徑；該鏈路更像超寬短距並行匯流排，而不是 112G PAM4 序列 I/O。3 4 112G/224G/448G PAM4 更常見於 HBM 外圍的 GPU-to-GPU、GPU-to-NIC、switch-to-module、retimer/AEC 和 chiplet die-to-die 邊界；當 HBM4 單棧頻寬上行後，系統必須用更多或更高速 SerDes 把資料從加速器搬到網路和儲存層。5 10 12 關鍵瓶頸是插入損耗、回波損耗、串擾、jitter、FEC latency、功耗密度和量產測試覆蓋率，任一指標惡化都會把理論頻寬轉化為熱設計或誤位元速率問題。2 13

5. 上游依賴 / 下游影響

上游依賴

EDA/IP 與先進節點：Synopsys、Cadence、Rambus 等提供 HBM 控制器/PHY 和 112G/224G SerDes IP，3nm/5nm 節點驗證成功率決定 AI ASIC 首版成功機率。7 8 15
標準與互操作：OIF CEI-224G 與 CEI-448G 架構、IEEE 802.3dj 200G/lane、PCI-SIG/CXL 速率演進共同決定 2026-2028 年客戶是否敢把 224G/448G 寫進量產規格。1 2 5 12
封裝和材料：HBM4 2048-bit 需要更高密度中介層/RDL/基板，224G SerDes 需要低損耗 PCB、聯結器和銅纜；任一材料 Df、via stub 或封裝走線超標都會壓縮鏈路 margin。3 4 13

下游影響

AI GPU/ASIC：HBM 頻寬提升若沒有 NVLink/UALink/Ethernet/PCIe 同步升級，HBM 會從“供給瓶頸”轉為“被外部 I/O 餓住”的資產。10 11
網路與儲存：224G PAM4 讓 1.6T 光模組、102.4T 交換晶片和 AEC/retimer 進入放量驗證，448G 則影響 3.2T/6.4T 埠形態和 CPO 時點。5 12

6. 技術路線對比表

路線	速率	典型功耗 W	距離或維度	標準成熟度	量產機率 2026	主要受益公司	反證指標
HBM3/3E 寬並行介面	1024-bit；每 pin 速率按廠商產品	PHY 總功耗待揭露	封裝內毫米級	JEDEC HBM3 成熟	95%	SK hynix、Samsung、Micron、TSMC、Synopsys、Cadence	HBM3E 合格率或客戶認證低於 2 個季度預期。3 6
HBM4 寬並行介面	2048-bit；10Gbps/pin IP 已有廠商揭露	PHY 總功耗待揭露	封裝內毫米級	JEDEC HBM4 已釋出/廠商 IP 驗證	70%	SK hynix、Samsung、Micron、Rambus、Synopsys、Cadence	2048-bit 封裝佈線和控制器驗證導致 2026 樣品量低於客戶計劃。4 7 8
112G PAM4 SerDes	112Gb/s/lane	約 0.5-1.5W/lane，隨 reach 變化	PCB/聯結器/線纜/模組	OIF CEI-112G 與 800G 生態成熟	90%	Broadcom、Marvell、Credo、Synopsys、Cadence	800G 埠增長低於 400G，或 retimer/AEC attach rate 下行。1 5
224G PAM4 SerDes	224Gb/s/lane	待揭露；通常高於 112G	短距 PCB/銅纜/模組	OIF CEI-224G、IEEE 802.3dj 推進	65%	Broadcom、Marvell、Credo、Rambus、Synopsys、Cadence	1.6T 光模組或 102.4T 交換 ASIC 延後超過 2 個季度。2 12
448G PAM4 SerDes	448Gb/s/lane	待揭露；熱密度為主要約束	極短距/封裝鄰近優先	OIF CEI-448G 研究階段	25%	Synopsys、Cadence、Rambus、Marvell、Broadcom	2027 年仍無可互操作測試平台或 FEC latency 不達 AI fabric 要求。2
UCIe/BoW die-to-die	每 lane 速率依標準/實現	每 bit 能耗低於板級 SerDes	封裝內/封裝間毫米級	UCIe 2.x 推進	60%	Arm、Synopsys、Cadence、Intel Foundry、TSMC OIP	Chiplet 生態缺少多廠互通，或封裝成本抵消能耗優勢。16

7. 關鍵指標（5-7 項 + 怎麼追）

HBM4 介面寬度：2048-bit 是 JEDEC HBM4 核心變化，追蹤 SK hynix、Samsung、Micron 是否在 2026 年給出客戶認證和量產節奏。4 6
單 pin 速率：Rambus 揭露 HBM4 IP 支援最高 10Gbps/pin，若客戶目標低於該速率，控制器/PHY ASP 彈性會下降。7
224G PAM4 互操作：OIF CEI-224G 與 IEEE 802.3dj 200G/lane 是 1.6T 埠前置指標，追蹤 OFC/ECOC demo 數量和 plugfest 結果。2 12
448G 研究進度：OIF CEI-448G 若在 2027 年前沒有清晰 electrical budget，3.2T/6.4T 埠會繼續依賴更多 lane 或 CPO。2
SerDes 功耗/lane：112G 到 224G 若功耗翻倍但埠密度沒有同步提升，switch ASIC 與 retimer 毛利會被熱設計吞噬。13
IP 公司 backlog/royalty：Synopsys 與 Cadence 的 Design IP 營收增速、Rambus interface IP 授權與 royalty 是 HBM4/SerDes 兌現的財報錨。15 17 18
AI networking 營收：Broadcom FY26 Q1 AI revenue US$8.4B [AVGO] 與 Marvell data center 營收是 224G 從 IP 變成晶片營收的確認指標。19 20

8. 可算傳導表

驅動變數	Synopsys	Rambus	Credo	來源/公式
TAM	HBM4 controller/PHY + 112G/224G SerDes IP TAM 待揭露；用 AI ASIC tape-out 數追蹤	HBM4 controller/PHY + interface IP TAM 待揭露	AEC/retimer/SerDes chip TAM 待揭露	`AI socket × lane/socket × ASP/royalty × 份額`；關鍵 TAM 無 A/B 公開拆分。7 15 21
出貨	IP 授權按專案數，不揭露晶片出貨	IP 授權按專案數，不揭露晶片出貨	FY2025 產品出貨未按 AI AEC 拆分	未揭露項不得偽造。15 17 21
ASP/royalty	單專案 license/royalty 待揭露	單專案 license/royalty 待揭露	AEC/retimer ASP 待揭露	`ASP × 出貨`架構，實數待公司揭露。
份額	HBM/SerDes IP 份額待揭露	HBM PHY/controller IP 份額待揭露	AEC/retimer 份額待揭露	份額無 A/B 源，不能使用市場傳聞。
相關營收基數	FY2025 revenue 67.47 億美元；Design IP 佔比待 10-K 分項核對	FY2025 revenue 待核對；Interface IP 是核心分部	FY2025 revenue 4.36 億美元	公司年報/10-K。15 17 21
→ 本概念營收	`67.47 × HBM/SerDes IP佔比`，佔比待揭露	`Interface IP revenue × HBM/SerDes佔比`，佔比待揭露	`4.36 × AI互聯佔比`，佔比待揭露	公式可算，拆分待揭露。
毛利率	FY2025 GAAP gross margin 待核對；軟體/IP 通常高於晶片，不能替代實數	FY2025 gross margin 待核對	FY2025 gross margin 待核對	關鍵獲利率需 10-K A 源。
→ 毛利	`本概念營收 × 對應GM`	`本概念營收 × 對應GM`	`本概念營收 × 對應GM`	推算。
PE/估值	2026-05-27 16:00 EDT 收盤 536.33 美元；市值約 1030.7 億美元；PE TTM 122.7×	2026-05-27 16:00 EDT 收盤 157.25 美元；市值約 172.5 億美元；PE TTM 74.9×	2026-05-27 16:00 EDT 收盤 221.62 美元；市值約 425.5 億美元；PE TTM 121.8×	C 級行情：市值 = shares × 2026-05-27 close。22
→ 估值架構	`FY27E EPS × 敏感性 PE`，本文不填價格結論	`FY27E EPS × 敏感性 PE`，本文不填價格結論	`FY27E EPS × 敏感性 PE`，本文不填價格結論	PE 只能作為敏感性，不構成預測。

9. 同業硬指標對比表

公司	相關業務營收	增速	GM	淨利/獲利率	FCF margin	客戶集中度	技術代際	PE TTM	反證條件
Synopsys	FY2025 營收 67.47 億美元	待按 10-K 核對	待補 A 源	待補 A 源	待補 A 源	EDA/IP 客戶分散，單客待核對	HBM4/SerDes/PCIe/CXL IP	122.7×，2026-05-27 close	Design IP 增速低於 EDA 總增速 2 個季度。15 22
Cadence	FY2025 營收待核對	待補 A 源	待補 A 源	待補 A 源	待補 A 源	EDA/IP 客戶分散，單客待核對	HBM/112G/224G IP、verification	89.0×，2026-05-27 close	AI/HBM IP 只停留在設計 wins，未進 royalty。18 22
Rambus	FY2025 營收待核對	待補 A 源	待補 A 源	待補 A 源	待補 A 源	記憶體介面客戶集中度待核對	HBM4 controller/PHY 10Gbps/pin	74.9×，2026-05-27 close	HBM4 controller/PHY wins 低於 HBM3E 轉換節奏。7 22
Broadcom	FY26 Q1 AI revenue US$8.4B [AVGO]；FY2025 total revenue US$63.887B [AVGO]	FY26 Q1 AI revenue +106% [AVGO]	FY26 Q1 GM 68.1% [AVGO]	FY26 Q1 NM 38.1% [AVGO]	FY26 Q1 FCF US$8.010B [AVGO]	hyperscaler ASIC 高集中	112G/224G switch ASIC、AI XPU	82.22×，2026-05-27 16:00 EDT close [AVGO]	2027 AI SAM 600-900 億美元無法轉訂單。19 22
Marvell	FY2026 Data Center 營收待核對；FY2025 總營收 57.7 億美元	待補 A 源	待補 A 源	待補 A 源	待補 A 源	定製 ASIC 客戶集中	112G/224G DSP/SerDes/custom silicon	73.1×，2026-05-27 close	data center 增速低於 custom silicon 展望。20 22
Credo	FY2025 營收 4.36 億美元	待補 A 源	待補 A 源	待補 A 源	待補 A 源	AEC 大客戶集中度高，比例待核對	112G/224G AEC/retimer/SerDes	121.8×，2026-05-27 close	AEC attach rate 或大客戶訂單低於預期。21 22

估值口徑：美股使用 2026-05-27 16:00 EDT 完整收盤，幣種為美元，市值 = 稀釋/流通股數近似 × close，PE TTM 為行情源口徑；盤中報價只用於交叉檢查，不進入估值表。22

10. 產業變數 + 業績傳導（200-300 字 + ASCII 傳導圖）

高速 SerDes 在 HBM 鏈條中的產業價值不是“替代 HBM”，而是把 HBM4 頻寬從封裝內搬到 AI 系統外部互聯。3 4 HBM4 2048-bit 介面提高 GPU/ASIC 封裝內頻寬後，scale-up、scale-out、CXL/PCIe 和儲存網路必須同步提高 lane rate，否則 HBM 堆疊會在等待外部資料時降低利用率。10 11 112G PAM4 對應 800G/PCIe Gen6 的量產段，224G PAM4 對應 1.6T/102.4T 交換晶片的爬坡段，448G PAM4 對應 2027-2028 年以後更高階口密度的期權段。1 2 12 營收對映分為 3 層：Synopsys/Cadence/Rambus 獲取 IP license 與 royalty，Broadcom/Marvell/Credo 把 224G 變成 ASIC、DSP、AEC 和 retimer 營收，SK hynix/Samsung/Micron 則通過 HBM4 認證驗證系統對更高 I/O 的需求。6 7 19 21

模型引數 / KV cache / MoE 通訊上升
        ↓
HBM4 2048-bit 頻寬提升
        ↓
GPU/ASIC 外部 I/O 需要 112G -> 224G -> 448G PAM4
        ↓
IP license + switch/DSP/AEC/retimer ASP × 出貨 × 份額
        ↓
營收 × GM × PE = 估值敏感性

11. 常見誤讀糾偏

誤讀 1：HBM 介面就是 112G/224G SerDes。

實際情況：HBM3 是 1024-bit 寬並行介面，HBM4 是 2048-bit 寬並行介面；112G/224G/448G PAM4 主要位於 GPU/ASIC 外圍、網路和線纜/模組鏈路，二者在物理層、距離和功耗約束上不同。3 4

證據：JEDEC 與廠商 HBM4 IP 口徑強調 2048-bit 和 per-pin 速率，OIF/IEEE 口徑強調 224G/448G electrical lane 和 200G/lane 乙太網路演進。1 2 4 7

誤讀 2：224G 會直接淘汰 112G。

實際情況：112G 在 800G、PCIe Gen6/CXL 3.x、短距銅纜和 retimer 生態中仍有 2026 年量產基礎；224G 的作用是降低 1.6T/102.4T 系統的 lane 數和麵板壓力，但更高 SI/PI、FEC 和熱設計會讓 112G 與 224G 並存至少 2-3 年。1 5 12

證據：OIF CEI-224G 與 IEEE 802.3dj 推進的是新代際互操作，尚未改變 800G/112G 既有裝機基礎。1 12

誤讀 3：448G 只要 IP 釋出就能進入量產。

實際情況：448G PAM4 需要標準、封裝、測試、聯結器、FEC latency 和功耗同步收斂；若 2027 年仍缺少互操作平台，3.2T/6.4T 會更多依賴 CPO、多 lane 聚合或近封裝互連。2 13

證據：OIF CEI-448G 仍是研究架構，公開量產規範和大規模客戶系統尚未形成。2

12. 最新事件

[已發生] 2024-03-05：OIF 釋出 CEI-224G Framework，224G electrical interface 從討論進入可引用架構階段。2
[已發生] 2025-04-08：UALink 200G 1.0 規範釋出，開放 scale-up fabric 對 200G/lane 物理層和交換生態提出更明確需求。23
[已發生] 2025-05-19：NVIDIA 釋出 NVLink Fusion，把 NVLink 生態擴充套件到半定製 AI 基礎設施夥伴，私有 scale-up fabric 對 SerDes/IP 生態影響擴大。24
[展望] 2025-2026：JEDEC HBM4 口徑把介面擴至 2048-bit，Rambus 揭露 HBM4 controller/PHY 支援最高 10Gbps/pin，說明 HBM 介面 IP 已進入新一輪 design-win 週期。4 7
[行業預測] 2024-12-12：Broadcom 管理層揭露 AI XPU + AI networking 2027 SAM 為 600-900 億美元，該值是公司市場機會口徑，不等於已確認營收；已確認當季 AI revenue 仍使用 FY26 Q1 US$8.4B 字典口徑。[AVGO]19

13. 來源 footnotes

1 Common Electrical I/O (CEI) 112G / 224G overview — OIF — 2024-2026 — https://www.oiforum.com/technical-work/hot-topics/common-electrical-interface-cei-112g-224g/ （A） 2 CEI-224G / CEI-448G framework materials — OIF — 2024-2026 — https://www.oiforum.com/technical-work/ （A） 3 JESD238 HBM3 DRAM Standard — JEDEC — 2022 — https://www.jedec.org/standards-documents/docs/jesd238 （A） 4 JESD270-4 HBM4 DRAM Standard — JEDEC — 2025 — https://www.jedec.org/standards-documents/docs/jesd270-4 （A） 5 Ethernet Roadmap and 800G/1.6T ecosystem materials — Ethernet Alliance — 2025 — https://ethernetalliance.org/ （B） 6 HBM4 development and sampling updates — SK hynix / Samsung / Micron public releases — 2025-2026 — https://news.skhynix.com/ / https://semiconductor.samsung.com/ / https://www.micron.com/ （B） 7 HBM4 Memory Interface IP supporting up to 10 Gbps/pin — Rambus — 2025 — https://www.rambus.com/interface-ip/hbm4/ （B） 8 HBM4 and advanced interface IP announcements — Synopsys / Cadence — 2025-2026 — https://www.synopsys.com/ / https://www.cadence.com/ （B） 9 High Bandwidth Memory overview — AMD / NVIDIA technical materials — 2024-2026 — https://www.amd.com/ / https://www.nvidia.com/ （B） 10 NVLink and NVLink Switch platform — NVIDIA — 2026 — https://www.nvidia.com/en-us/data-center/nvlink/ （B） 11 UALink 200G 1.0 Specification announcement — UALink Consortium — 2025-04-08 — https://www.ualinkconsortium.org/ （A） 12 IEEE 802.3dj 200 Gb/s per lane Ethernet task force materials — IEEE 802.3 — 2024-2026 — https://www.ieee802.org/3/dj/ （A） 13 224G/448G SerDes signal-integrity and power discussion — OFC/OIF/ECOC public presentations — 2024-2026 — https://www.oiforum.com/ （B） 14 AI accelerator I/O sensitivity model in this note — based on public platform specs and explicit formulas — 2026-05-28 （C，情景推算） 15 Synopsys FY2025 annual report / Form 10-K — Synopsys — 2025 — https://investor.synopsys.com/financials/sec-filings/default.aspx （A） 16 UCIe 2.x specifications — UCIe Consortium — 2024-2025 — https://www.uciexpress.org/specification （A） 17 Rambus annual report / Form 10-K — Rambus — 2025 — https://investor.rambus.com/financial-information/sec-filings （A） 18 Cadence annual report / Form 10-K — Cadence — 2025 — https://investors.cadence.com/sec-filings （A） 19 Broadcom FY2024 AI revenue and 2027 AI SAM commentary — Broadcom earnings materials — 2024-12-12 — https://investors.broadcom.com/ （B） 20 Marvell annual report / Form 10-K — Marvell Technology — 2025-2026 — https://investor.marvell.com/financial-information/sec-filings （A） 21 Credo annual report / Form 10-K — Credo Technology Group — 2025-2026 — https://investors.credosemi.com/sec-filings （A） 22 US equity quote snapshot for SNPS/CDNS/RMBS/AVGO/MRVL/CRDO — 2026-05-27 16:00 EDT close；market cap = shares × close；PE TTM = quote source口徑 — OpenAI finance tool / public quote feeds （C） 23 UALink 200G 1.0 Specification — UALink Consortium — 2025-04-08 — https://www.ualinkconsortium.org/ （A） 24 NVIDIA NVLink Fusion announcement — NVIDIA — 2025-05-19 — https://www.nvidia.com/en-us/data-center/nvlink/ （B） 25 This page synthesis and valuation sensitivity table — AI industry chain study — 2026-05-28 （C，內部推算；不作為關鍵事實來源）

三步設好你的觀察臺

選 1-3 個想觀察的人或賽道

看一份樣張

設定一次異動告警

高速 SerDes

高速 SerDes（HBM 介面）

1. 3 秒看懂（≤25 字）

2. 3 分鐘產業解釋（120-180 字）

3. 15 分鐘專家深入（400-600 字）

4. 技術原理（200-300 字）

5. 上游依賴 / 下游影響

6. 技術路線對比表

7. 關鍵指標（5-7 項 + 怎麼追）

8. 可算傳導表

9. 同業硬指標對比表

10. 產業變數 + 業績傳導（200-300 字 + ASCII 傳導圖）

11. 常見誤讀糾偏

誤讀 1：HBM 介面就是 112G/224G SerDes。

誤讀 2：224G 會直接淘汰 112G。

誤讀 3：448G 只要 IP 釋出就能進入量產。

12. 最新事件

13. 來源 footnotes

高速 SerDes（HBM 介面）

1. 3 秒看懂（≤25 字）

2. 3 分鐘產業解釋（120-180 字）

3. 15 分鐘專家深入（400-600 字）

4. 技術原理（200-300 字）

5. 上游依賴 / 下游影響

6. 技術路線對比表

7. 關鍵指標（5-7 項 + 怎麼追）

8. 可算傳導表

9. 同業硬指標對比表

10. 產業變數 + 業績傳導（200-300 字 + ASCII 傳導圖）

11. 常見誤讀糾偏

誤讀 1：HBM 介面就是 112G/224G SerDes。

誤讀 2：224G 會直接淘汰 112G。

誤讀 3：448G 只要 IP 釋出就能進入量產。

12. 最新事件

13. 來源 footnotes

相關推薦

同產業鏈 · 相關公司

相關概念