HBM 產能分配（HBM Capacity Allocation）
3 秒看懂
HBM 產能分配 = AI 晶片的”糧食配給制”。 全球 HBM 產能集中在 SK 海力士、三星、美光三家手中，面對井噴的 AI 訓練/推論晶片需求，誰能優先拿到 HBM 產能（通過長期協議 LTA、戰略繫結），誰的 AI 加速卡就能出貨。產能分配本質上是一場由儲存廠主導、邏輯晶片廠商競價的供應鏈權力博弈。
3 分鐘產業解釋
為什麼”分配”成了核心問題？
HBM（High Bandwidth Memory，高頻寬儲存器）是當前 AI 加速卡的核心元件——沒有 HBM，NVIDIA H100、AMD MI300X 等旗艦 AI 晶片就是”有腦無存”的廢品。
問題在於：HBM 的產能擴張遠慢於 AI 晶片需求增長。 原因包括：
- 製造複雜度高： HBM 不是簡單地把 DRAM 顆粒堆在一起，而是需要通過 TSV（矽通孔）將多層 DRAM Die 垂直互連，再經先進封裝（如 CoWoS）與邏輯晶片整合。每一步都涉及良率損耗和額外產能投入。
- 產能轉化成本高： 把傳統 DRAM 產線轉為 HBM 產線，意味著犧牲獲利率更高的 DDR5/LPDDR5 產能——儲存廠不會無條件擴產。
- 下游客戶”搶糧”： NVIDIA、AMD、Google（TPU）、各大雲端廠商（Microsoft、Meta、Amazon 等）都在爭奪有限的 HBM 供給，形成了賣方市場。
因此，“產能分配”不僅僅是工廠排產問題，而是儲存廠與下游客戶之間的戰略博弈——誰簽了長期協議（LTA）、誰出價高、誰的採購量大，誰就能優先獲得供給。
分配的邏輯鏈條
上游晶圓產能 → TSV/堆疊工序 → 先進封裝測試 → HBM 成品 → 交付邏輯晶片客戶 → 整合為 AI 加速卡
↑ ↑
傳統 DRAM 產能 客戶優先順序排序
轉化的機會成本 (LTA/戰略繫結/出價)核心瓶頸通常在 TSV/堆疊和先進封裝兩道工序，而非前端 DRAM 晶圓製造本身。這意味著即便 DRAM wafer 產能充裕，HBM 成品產能仍可能受限於後端工序的產能天花板。
15 分鐘專家深入
分配格局：三寡頭與”一超多強”需求端
供給側：三大儲存廠
| 廠商 | 地位 | 戰略特徵 |
|---|---|---|
| SK 海力士 | HBM 市場份額行業最大[行業估算 >50%，口徑各異] | 最早量產 HBM3/HBM3E，與 NVIDIA 深度繫結，技術領先優勢 |
| 三星 | 第二梯隊，追趕中 | 具備儲存+邏輯+封裝垂直整合能力，但 HBM3E 良率/熱管理據公開報道存在挑戰，正在爭取 NVIDIA 認證 |
| 美光 | 第三梯隊 | HBM3E 量產出貨時間較晚，客戶結構偏分散 |
需求側：以 NVIDIA 為錨的”一超多強”
NVIDIA 是全球最大的 HBM 單一買家。其每代旗艦 AI 加速卡的 HBM 容量持續攀升（見下文關鍵指標部分），帶動 HBM 需求呈階梯式增長。NVIDIA 的採購決策直接影響儲存廠的產能規劃和分配優先順序。
此外，AMD（MI300X/MI350）、Google（TPU v5/v6）、以及國內 AI 晶片廠商也在爭奪 HBM 供給，但議價能力和優先順序通常弱於 NVIDIA。
分配機制詳解
1. 長期供應協議（LTA）
大客戶（尤其是 NVIDIA、主要雲端廠商）通常會與儲存廠簽訂多年期 HBM 供應協議，以鎖定產能和價格。LTA 是產能分配的”硬約束”——一旦簽訂，儲存廠必須優先履約，剩餘產能才分配給非 LTA 客戶。
2. 戰略繫結與技術協同
HBM 的每一代產品（HBM3 → HBM3E → HBM4）都需要儲存廠與邏輯晶片廠商深度協同設計——介面規格、熱預算、封裝方案都需要提前 1-2 年對齊。這種技術協同天然形成了”排他性”：最早與儲存廠共同定義規格的客戶，往往也是最先獲得量產產能的客戶。
3. 價格優先順序
在非 LTA 產能或靈活產能部分，出價高的客戶優先。AI 晶片的高毛利使得下游客戶對 HBM 價格敏感度相對較低（HBM 雖然貴，但佔 AI 加速卡 BOM 的比例[行業估算約 30-50%]仍可通過終端定價轉嫁）。
4. 地緣政治因素
美國對華半導體出口管制影響了部分中國客戶的 HBM 獲取能力。部分儲存廠在分配產能時需要考慮出口管制合規，這進一步壓縮了可分配範圍。
技術原理
HBM 製造全流程與產能約束點
┌─────────────────────────────────────────────────────────┐
│ 前端工藝 (Front-End) │
│ ┌──────────┐ ┌──────────┐ ┌──────────┐ │
│ │ 晶圓製造 │ → │ 測試篩選 │ → │ TSV 製程 │ │
│ │ (DRAM Die)│ │ (KGD) │ │ (矽通孔) │ │
│ └──────────┘ └──────────┘ └──────────┘ │
│ ↑ ↓ │
│ 需要先進製程 關鍵瓶頸① │
│ DRAM 工藝節點 (TSV 良率 + 產能) │
└─────────────────────────────────────────────────────────┘
↓
┌─────────────────────────────────────────────────────────┐
│ 後端工藝 (Back-End) │
│ ┌──────────┐ ┌──────────┐ ┌──────────┐ │
│ │ 堆疊封裝 │ → │ 測試驗證 │ → │ 成品入庫 │ │
│ │(8H/12H) │ │ │ │ │ │
│ └──────────┘ └──────────┘ └──────────┘ │
│ ↑ │
│ 關鍵瓶頸② │
│ (堆疊良率 + 熱壓鍵合（TCB）精度) │
└─────────────────────────────────────────────────────────┘瓶頸①：TSV（矽通孔）工序
TSV 需要在 DRAM Die 上刻蝕微米級通孔並填充導電材料，用於垂直互連。這道工序：
- 不在傳統 DRAM 標準工藝流程中，需要額外裝置和工藝視窗
- 對晶圓平整度、刻蝕精度要求極高
- 良率直接影響有效產能
瓶頸②：堆疊與封裝
將 8 層（8-high）甚至 12 層（12-high）DRAM Die 精確對準並完成鍵合：
- 層數越多，累積對準誤差越大，良率越低
- 目前量產中使用熱壓鍵合（TCB）等工藝，對裝置精度要求極高
- 12-high 配置相比 8-high 的產能效率顯著下降（相同 wafer 投入，成品數量減少）
產能”虛數”效應： 一片 DRAM wafer 投入 HBM 生產，其產出的有效 HBM 頻寬/容量遠低於同片投入 DDR5 生產的產出，因為 TSV 損耗、堆疊良率、測試淘汰等因素層層疊加。這就是為什麼”看起來 wafer 產能充裕，HBM 卻不夠用”——HBM 的”有效產能”是傳統 DRAM 的一個折扣係數。
HBM 與邏輯晶片的封裝整合
HBM 最終需要通過先進封裝（主要是 CoWoS 系列工藝）與邏輯晶片（如 NVIDIA GPU）整合在同一封裝基板上：
┌─────────────────────────────────────────┐
│ 封裝基板 (Substrate) │
│ ┌─────────┐ ┌─────────┐ ┌─────────┐ │
│ │ HBM Stack│ │ Logic │ │ HBM Stack│ │
│ │ (8-High) │ │ Die │ │ (8-High) │ │
│ └────┬─────┘ └────┬────┘ └────┬─────┘ │
│ │ │ │ │
│ ┌────┴─────────────┴─────────────┴────┐ │
│ │ Silicon Interposer / RDL │ │
│ │ (CoWoS-S 矽中介層 或 CoWoS-L) │ │
│ └─────────────────────────────────────┘ │
└─────────────────────────────────────────┘CoWoS（Chip-on-Wafer-on-Substrate）封裝產能本身也是獨立瓶頸——台積電的 CoWoS 產能擴張速度同樣受限，形成”雙重瓶頸”：HBM 晶片產能 + CoWoS 封裝產能 = 最終可出貨的 AI 加速卡數量。
技術演進史
| 時期 | 里程碑 | 產能分配特徵 |
|---|---|---|
| 2016-2019 | HBM2 量產，用於高階 GPU（如 NVIDIA V100）和網路裝置 | 市場較小，產能充裕，非緊缺資源 |
| 2020-2021 | HBM2E 量產，用於 NVIDIA A100 等 | 需求開始增長，但整體供需仍較平衡 |
| 2022-2023 | HBM3 量產，NVIDIA H100 爆發性拉動需求 | 供需逆轉，HBM 成為瓶頸資源；SK 海力士先發優勢擴大 |
| 2023-2024 | HBM3E 量產競賽（SK 海力士領先，三星/美光追趕） | 產能分配成為行業焦點；LTA 模式普及；NVIDIA 認證成”通行證” |
| 2025+ | HBM4 預期進入量產（介面架構重大變革，可能採用更寬介面和邏輯基底 Die） | 預計技術門檻進一步提高，產能分配格局可能重構 |
關鍵趨勢：每代 HBM 的堆疊層數增加、速度提升、單棧容量增大，但製造複雜度也指數級上升，使得產能擴張速度始終落後於需求增速。
技術路線對比
| 維度 | HBM3 | HBM3E | HBM4（預期） |
|---|---|---|---|
| 介面位寬 | 1024-bit | 1024-bit | 預期大幅擴充套件[具體規格未最終確定] |
| 典型堆疊 | 8-High | 8-High / 12-High | 預期 12-High 或更高 |
| DRAM 工藝節點 | 1a/1b nm 級 | 1b nm 級 | 更先進節點[具體歸屬待確認] |
| 單棧最大容量 | [行業報告口徑 16-24GB] | [行業報告口徑 24-36GB] | [預期進一步提升] |
| 封裝整合方式 | CoWoS-S 為主 | CoWoS-S/L | 可能需要新封裝架構 |
| 產能瓶頸嚴重度 | ★★★★ | ★★★★★ | ★★★★★（預期） |
| 主要量產廠商 | SK 海力士(領先)、三星 | SK 海力士(領先)、三星、美光 | 預期仍為三家競爭 |
注意： HBM4 的具體技術規格仍在行業標準制定和各廠商方案競爭階段，上表中 HBM4 資料為預期方向，不代表最終量產引數。
上下游
上游：原材料與裝置
| 環節 | 關鍵要素 | 供應約束 |
|---|---|---|
| DRAM 晶圓 | 先進製程 DRAM 產能（1a/1b nm 級） | 三大儲存廠產能調配（HBM vs. DDR5/LPDDR5 的產能分配） |
| TSV 裝置 | 深矽刻蝕、電鍍填充、CMP 裝置 | 裝置供應商交期長，擴產週期 [估算 12-18 個月] |
| 封裝裝置 | 熱壓鍵合（TCB）裝置、對準裝置 | 高精度鍵合裝置供應商有限 |
| 先進封裝產能 | 台積電 CoWoS-S/L/R、三星 I-Cube 等 | CoWoS 產能擴張受制於裝置和潔淨室建設週期 |
| 矽中介層 | 高精度矽 interposer（用於 CoWoS-S） | 尺寸增大趨勢下，單片 interposer 切割數量減少 |
下游：終端應用
| 終端 | HBM 用量趨勢 | 話語權 |
|---|---|---|
| AI 訓練 GPU | 持續增加（每代旗艦 GPU 容量翻倍級增長） | 最強（NVIDIA 為錨客戶） |
| AI 推論晶片 | 增長中（大型模型推論對視訊記憶體頻寬要求高） | 較強 |
| HPC/超算 | 穩定需求 | 中等 |
| 網路裝置（高階路由器/交換器） | 相對穩定 | 較弱 |
| 國產 AI 晶片 | 需求增長但受地緣因素限制 | 受限 |
關鍵指標
| 指標 | 說明 | 觀測意義 |
|---|---|---|
| HBM 單 GPU 搭載量 | NVIDIA H100 約 80GB HBM3；H200 約 141GB HBM3E；B200 約 192GB HBM3E [均來自 NVIDIA 產品釋出] | 直接驅動單卡 HBM 消耗量，決定總需求增速 |
| 儲存廠 HBM 產能利用率 | 當前行業普遍認為接近滿載 [行業估算] | 利用率越高，新增供給彈性越小 |
| HBM vs. 傳統 DRAM 每 bit 成本比 | HBM 每 bit 成本遠高於 DDR5 [行業估算約數倍，具體口徑各異] | 衡量儲存廠轉產 HBM 的機會成本 |
| CoWoS 月產能 | 台積電 CoWoS 月產能持續擴張中 [具體產能資料來自供應鏈估算，口徑不一] | CoWoS 是 HBM→AI 晶片轉化的最後一道瓶頸 |
| SK 海力士 HBM 營收佔比 | 持續上升 [來自 SK 海力士財報揭露] | 衡量 HBM 在儲存行業中的戰略權重 |
| LTA 簽約覆蓋率 | 主要客戶多已簽訂多年 LTA [行業報道] | 產能已被鎖定的程度 |
供需與市場資料
⚠️ 以下資料為行業分析機構公開報告中的估算值，不同機構口徑差異較大，僅作趨勢參考，不構成精確數字引用。
需求端：
- AI 加速卡出貨量持續增長是 HBM 需求的核心驅動力。每張高階 AI 加速卡通常需要 6-12 顆 HBM 堆疊（以 NVIDIA 旗艦產品為例）。
- 除 AI 訓練外，大型模型推論對 HBM 需求的拉動正在快速上升——尤其是在 moe 架構和長上下文場景下，推論側的視訊記憶體容量和頻寬需求也在快速增長。
- 各主要雲端廠商（Hyperscaler）的 AI 資本支出計劃（CapEx）是 HBM 需求的領先指標。
供給端：
- SK 海力士在 HBM3/HBM3E 代際的市場份額行業估算處於領先地位 [具體份額各機構估算不同]。
- 三星正在積極追趕，其 HBM3E 產品爭取大客戶認證的進展是市場高度關注的變數。
- 美光的 HBM 量產節奏相對滯後，但也在積極擴產。
- 三家儲存廠均在規劃 HBM 專用產能擴張，但產線建設週期較長。
價格趨勢：
- HBM 在供不應求格局下享有顯著溢價。長期協議價格通常為年度談判，近年呈上漲趨勢。
- HBM 雖然絕對價格高，但相對於 AI 加速卡整體 BOM 的佔比使得下游客戶對價格有一定承受能力。
代表公司與資本對映
| 公司 | 角色 | 關注點 |
|---|---|---|
| SK 海力士 (000660.KS) | HBM 供給端龍頭 | HBM 營收增長速度、HBM3E/HBM4 量產進度、大客戶認證進展 |
| 三星電子 (005930.KS) | HBM 追趕者 | HBM3E 良率改善情況、NVIDIA 認證突破時間、儲存+邏輯+封裝垂直整合協同 |
| 美光 (MU) | HBM 第三供應商 | HBM3E 量產出貨節奏、客戶結構多元化 |
| NVIDIA (NVDA) | HBM 最大需求方 | HBM 供給能否支撐其 AI 晶片出貨目標（直接影響營收展望兌現） |
| 台積電 (TSM/2330.TW) | CoWoS 先進封裝供給方 | CoWoS 產能擴張速度直接制約 HBM→AI 晶片轉化率 |
| 國產 AI 晶片廠商 | 需求側（受管制影響） | HBM 獲取能力、國產替代儲存方案進展 |
| 裝置廠商 | 上游供應鏈 | TSV 裝置、熱壓鍵合裝置、測試裝置的訂單能見度 |
投資邏輯
核心架構：“兩把鑰匙”模型
鑰匙一：HBM 晶片產能 → 儲存廠（SK 海力士、三星、美光）的擴產節奏和良率改善
鑰匙二：先進封裝產能 → 台積電 CoWoS 等封裝產能的擴張速度
兩把鑰匙同時具備，AI 加速卡才能出貨。 任何一把鑰匙卡住，都會形成供給瓶頸。
投資脈絡
- 儲存廠是 HBM 週期最直接受益者： HBM 高溢價顯著改善儲存廠 ASP 和獲利率。SK 海力士作為先行者受益最大，但三星的追趕進度（尤其良率突破）是邊際變數。
- CoWoS 裝置供應鏈是間接受益者： 先進封裝擴產帶動裝置採購（熱壓鍵合、檢測、CMP 等裝置）。
- NVIDIA 出貨節奏受 HBM/CoWoS 雙瓶頸制約： HBM 供給緊張 → AI 晶片出貨量不及預期 → 影響 NVIDIA 營收展望兌現，但同時也維持了 AI 晶片的高 ASP。
- 國產替代的結構性機會與風險： 若國產 HBM 或替代方案取得突破，將改變國內 AI 晶片廠商的供給約束；但短期內面臨技術和地緣雙重挑戰。
常見誤讀糾偏
誤讀一：“HBM 產能不足是因為 DRAM 晶圓不夠”
糾偏： 前端 DRAM 晶圓產能固然是基礎約束，但當前 HBM 的核心瓶頸更在後端工序——TSV 矽通孔製程和多層堆疊封裝。即使不增加新的 DRAM wafer 產能，僅改善 TSV 和堆疊良率就能釋放顯著的 HBM 有效產能。換言之，HBM 產能是”wafer 產能 × TSV 良率 × 堆疊良率”的乘積，乘數項的改善同樣關鍵。
誤讀二：“三星技術實力強，很快就能追上 SK 海力士的 HBM 份額”
糾偏： 三星在 DRAM 前端工藝和封裝技術上確實具備深厚積累，但 HBM 的先發優勢不僅僅是技術問題，更是客戶認證週期和 LTA 鎖定的問題。NVIDIA 等大客戶對 HBM 供應商的認證週期通常長達數季度到一年以上，且已有的 LTA 協議鎖定了相當比例的產能給先行者。三星即便技術達標，要實質性改變份額格局仍需時間——這是一場”認證馬拉松”而非”技術短跑”。
誤讀三：“HBM 需求會隨 AI 泡沫破裂而崩潰”
糾偏： 即便 AI 投資熱出現階段性回撥，HBM 的需求根基在於模型規模的結構性增長趨勢（引數量↑、上下文長度↑、推論規模化）。且 HBM 產能擴張本身具有長週期特性（產線建設需 1-2 年），短期需求波動不會導致產能過剩——這與傳統 DRAM 的強週期屬性有本質區別。
誤讀四：“HBM 只是貴版 DRAM，技術壁壘不高”
糾偏： HBM 的技術壁壘體現在TSV 良率控制、多層堆疊精度、散熱管理、訊號完整性等多個維度的疊加，而非單純儲存顆粒效能。尤其在向 12-high 乃至更高堆疊演進時，熱管理（散熱路徑變長、熱密度增大）和機械應力控制成為新的技術挑戰。這些壁壘不是簡單砸錢就能短期突破的。
學習路徑
Level 1: 瞭解基礎
├── DRAM 基礎知識（儲存原理、製程節點概念）
├── HBM 基本概念（什麼是 HBM、為什麼 AI 需要 HBM）
└── 閱讀：各儲存廠投資者日材料中的 HBM 章節
Level 2: 理解產業鏈
├── TSV 工藝流程與良率挑戰
├── CoWoS 等先進封裝技術原理
├── 儲存廠產能規劃邏輯（HBM vs. DDR5 產能分配決策）
└── 閱讀：台積電/儲存廠法說會紀要中的產能展望
Level 3: 深入分配機制
├── LTA（長期供應協議）的商業邏輯
├── NVIDIA 等大客戶的供應鏈管理策略
├── 地緣政治對 HBM 供給的影響
└── 閱讀：供應鏈分析機構（如 TrendForce、Yole 等）的 HBM 報告
Level 4: 前沿追蹤
├── HBM4 架構演進（邏輯基底 Die、更寬介面、新封裝方案）
├── HBM 替代/補充技術（如 LPDDR 近存方案、CXL 記憶體擴充套件等）
├── 中國國產 HBM 及替代方案進展
└── 關注：各儲存廠季度財報、行業展會（如 Hot Chips、ISSCC）論文一句話總結
HBM 產能分配是 AI 產業鏈的”卡脖子”環節——它不是簡單的產能問題，而是儲存廠技術能力、先進封裝產能、客戶認證週期和地緣政治四重約束疊加形成的結構性稀缺，誰能搶到分配優先順序，誰就能在 AI 軍備競賽中率先出貨。
延伸閱讀與來源
| 來源型別 | 推薦 |
|---|---|
| 廠商一手資訊 | SK 海力士 / 三星 / 美光 季度財報與投資者日簡報；NVIDIA GTC 演講與產品釋出資料 |
| 行業研究機構 | TrendForce（集邦諮詢）HBM 供需追蹤報告；Yole Intelligence 儲存技術路線圖 |
| 學術/技術會議 | ISSCC（國際固態電路會議）HBM 相關論文；Hot Chips 大會儲存專題 |
| 封裝技術 | 台積電 CoWoS 技術白皮書與法說會材料 |
| 行業媒體 | SemiAnalysis、Tom’s Hardware、AnandTech（存檔）的 HBM 技術分析 |
| 供應鏈追蹤 | 各券商半導體行業研究報告中的 HBM 產能測算章節 |
宣告： 本頁所引用具體數字均標註來源口徑或註明為行業估算。因檢索條件所限，部分資料點未獲得原始驗證，已以定性表述替代，讀者在決策使用時請以廠商官方揭露和一手行業報告為準。