HBM 混合鍵合
3 秒看懂
混合鍵合（Hybrid Bonding）是突破 HBM 堆疊層數極限、實現 AI 晶片頻寬質變的核心互連技術——沒有它，HBM4 及之後的超多層堆疊將無從落地，AI 算力天花板會被物理結構鎖死。
一句話理解：傳統微凸塊像“積木疊放”，每層之間必須有物理間隙和焊料連線；混合鍵合像“冷焊接”，晶片之間在原子級別直接銅-銅熔合，沒有焊料、沒有間隔，間距縮到原先的 1/5 甚至更小。
3 分鐘產業解釋
HBM（High Bandwidth Memory，高頻寬記憶體）是 AI 訓練/推論晶片的標配儲存器，它把多層 DRAM 晶片垂直堆疊在一起，通過 TSV（矽通孔）和互連結構傳輸資料。傳統 HBM 使用微凸塊（Microbump）連線各層，每個凸塊包含銅柱和焊料帽，物理結構決定了凸塊間距不能無限縮小——當堆疊層數超過 12 層時，微凸塊的寄生效應、熱管理和對齊精度會形成難以逾越的瓶頸。
混合鍵合的本質，是在室溫下先讓兩個晶片的介質層通過範德華力預鍵合，再升溫讓銅焊盤相互擴散融合，形成“無縫連線”。由此帶來的質變：
- 鍵合間距（即相鄰互連點中心距）：從微凸塊的約 25–55 μm（不同代際有差異）降至 10 μm 以下，先進方案可達 1 μm 或更低；
- 堆疊層數：從 12 層可擴充套件至 16 層甚至 20 層以上；
- 單引腳頻寬與能效：因寄生電阻/電容大幅降低得到系統性提升。
產業落地節奏（據 Yole Group 2023/2024 報告；Omdia 2024Q2 資料）：
- HBM3（多數現役產品，如 NVIDIA H100/H200 配套）：主流為 TC-NCF（非導電膜熱壓）鍵合 + 微凸塊方案，並未大規模採用混合鍵合；
- HBM3E（2024 年陸續量產）：部分供應商開始在特定層級試用混合鍵合，但整體仍以微凸塊為主；
- HBM4/HBM4E（目標 2025–2027 年量產）：業界公認的混合鍵合規模化匯入節點，屆時單 stack 容量、頻寬將跨代提升。
技術原理
什麼是混合鍵合？電介質鍵合 + 銅鍵合的二合一
晶片互連本質上要同時解決“機械固定”和“電氣導通”兩類問題。傳統微凸塊方案用焊料球/銅柱（電氣 + 支撐）外加底部填充膠（機械增強）來實現；混合鍵合則讓介質層和銅焊盤各自承擔一項功能，在同一個鍵合面上同步完成。
結構與原理拆解：
- 介質層-介質層鍵合：每個晶片表面覆蓋一層 SiO₂ 或 SiCN 等介質材料，經超精密化學機械拋光（CMP）後達到亞奈米級粗糙度。兩片晶片在室溫下接觸時，表面羥基（-OH）形成氫鍵，隨後在退火過程中縮合成共價鍵（Si-O-Si），提供高強度機械連線。
- 銅-銅鍵合：鍵合面上的銅焊盤預先在 CMP 中形成約數奈米的微凹陷（dishing），接觸後受熱膨脹、相互擴散、晶粒生長，最終形成一體化的銅連線，同時被四周已鍵合的介質層“鎖死”，無需焊料也不會氧化。
結構示意圖（文字描述）：
上層晶片
[介質層]---[介質層]
[Cu焊盤]┌─[Cu焊盤] ← 擴散融合為一體
[介質層]---[介質層]
下層晶片主流工藝路徑：W2W vs. D2W
HBM 的 3D 堆疊存在兩種技術路線（兩種路徑常在同一模組內共存）：
- W2W（晶圓對晶圓，Wafer-to-Wafer）：將多層 DRAM 晶圓一次性整體鍵合後再切割。
- 優點：單位時間內處理的互連對數多，效率高，適合同構堆疊（多層 DRAM→多層 DRAM）。
- 弱點：要求兩片晶圓 Die 良率極高且匹配；若某層晶圓良率偏低，整組報廢成本高昂。
- D2W（晶片對晶圓，Die-to-Wafer）：將已切割、分選好的良品 DRAM Die 逐片鍵合到目標晶圓上。
- 優點：可預先剔除已知壞 Die，良率管理更友好，適合異構整合（邏輯基底 + 多層 DRAM）。
- 弱點：單 Die 鍵合吞吐量遠低於 W2W，產能擴張需投入大量鍵合機。
HBM 的實際應用場景（據 SK 海力士、三星在 IEDM/ECTC 等學術會議公開揭露的技術路線）：
- 多層 DRAM 堆疊主體通常傾向 W2W（保證產能和一致性）；
- 基底邏輯 Die 與 DRAM 堆疊之間的連線可能採用 D2W（方便匹配不同晶片來源和良率分佈）。
公開資料未見各家 HBM4 最終量產工藝選擇為全 D2W 還是 D2W+W2W 混合方案的確定資訊。
工藝關鍵與良率瓶頸
- CMP 奈米級平整度：介質表面粗糙度需控制在 <0.2 nm（RMS），銅焊盤凹陷深度與形狀（profile）須與退火溫度、CTE 失配精確匹配。任何殘留顆粒或劃痕都會導致鍵合空洞。
- 對準精度：1 μm 以下的焊盤直徑對應 ±0.1 μm 或更嚴格的對準容差，對鍵合機光學系統、機械穩定性和溫度控制提出極限要求。
- CTE 失配：矽中介層/晶片、介質層、銅焊盤的 CTE 差異在 200–300℃ 退火時會引入熱應力；不當補償可致鍵合開裂或長期可靠性衰減。
- 介面潔淨度：表面氧化、有機殘餘、塵埃顆粒均為“鍵合殺手”；每顆直徑為鍵合間距 1/3 的顆粒即可能導致該區域失效，鍵合車間通常為 Class 1 或更高級別潔淨室。
關於量產良率，公開資料未見主要原廠（SK 海力士/三星/美光）正式揭露混合鍵合 HBM 產線的真實良率資料。行業普遍定性描述為“處於良率爬坡早期階段”。
關鍵引數
本節引數均限定為“混合鍵合應用於 HBM 堆疊”相關指標，不涵蓋該技術在 CMOS 影像感測器或 3D NAND 等其他領域的引數。
技術引數
| 引數 | 傳統微凸塊（Microbump） | 混合鍵合（Hybrid Bonding） | 來源/說明 |
|---|---|---|---|
| 最小鍵合間距 | ~25–55 μm（HBM2e/HBM3 代際） | 實驗室 <1 μm；量產目標 4–10 μm（HBM4 視窗） | Yole Group 2023、Imec 路線圖 IRDS 2022 版 |
| 最大堆疊層數 | HBM3 已實現 12 層（TC-NCF/MR-MUF 方案） | HBM4 規劃 16–20 層（多家廠商公開路線圖指向 16Hi 為首發） | 各公司公開投資者資料（2023–2024） |
| 單引腳訊號頻寬 | ~1.2–3.2 Gbps（HBM2e/HBM3） | 預期 >6.4 Gbps（等比例推算；具體與晶片設計和協議版本強相關） | 高效能封裝國際研討會 ESTC/ECTC 公開論文 2023 |
| 功耗效率 | 1×（基準） | 同類架構下互連功耗可下降 20–40%（公司/研究機構模擬資料，公開資料未見獨立驗證） | 三星、台積電學術論文 2022 |
| 熱阻（堆疊方向） | 受焊料和底部填充層限制 | 銅-銅直接鍵合熱阻降低明顯，但高密度堆疊整體散熱仍需液態冷卻配合 | IEEE Transactions on CPMT 2023 綜述 |
產能與經濟引數
截至 2024 年，HBM 混合鍵合遠未達到成熟的“單機臺產能/成本攤分”公開揭露階段，以下為基於裝置行業側資訊的定性判斷：
- 鍵合機關鍵指標：單臺鍵合機的 W2W 或 D2W 吞吐量以每小時鍵合晶圓數（Wafer per Hour）計，直接影響一條產線的滿產產出量。由於機臺規模和真空腔體設計不同，公開資料未見統一基準資料。
- 成本結構：鍵合步驟在 HBM 先進封裝成本中佔比高於微凸塊方案，單位堆疊層的增量成本來自裝置折舊、超淨環境維護、CMP 研磨液等耗材和時間成本。行業未公開每 Gbit 的具體成本增加幅度。
技術路線
當前世代（截至 2024）：混合鍵合尚未大規模量產
- HBM3（已匯入）與 HBM3E（逐步上量）：主流鍵合方案仍為：
- TC-NCF（熱壓-非導電膜，Thermal Compression – Non-Conductive Film）：SK 海力士專有技術，先在晶片間敷一層非導電膜，再在熱壓下實現微凸塊連線和薄膜固化。
- MR-MUF（Mass Reflow – Molded Underfill，批量回流-模塑底部填充）：三星主推方案，先一次性批量回流焊接微凸塊，再以模塑材料填充間隙。
- 上述兩種方案本質上仍是微凸塊技術族，部分廠商可能在 HBM3E 後段探索“混合鍵合 pre-production 驗證”，但未正式量產。
混合鍵合路線圖（據主要公司公開宣告整理）
| 階段 | 時間視窗 | 關鍵技術節點 | 代表公司 |
|---|---|---|---|
| 驗證/前導階段 | 2022–2024 | 少數 DRAM Die 間 W2W 混合鍵合，堆疊 12–16Hi 評估 | SK 海力士、三星、美光（均揭露已開展） |
| 匯入階段（HBM4） | 2025–2026 | 16Hi DRAM 堆疊主體採用混合鍵合；邏輯基底 Die 連線方案待定 | SK 海力士（2024 年投資者日宣佈）、三星（SAINT/Dual-Die 路線） |
| 擴充套件階段（HBM4E） | 2027+ | 20+Hi 堆疊、鍵合間距近一步微縮、與邏輯晶片 SoIC 類方案深度耦合 | 台積電 SoIC + SK 海力士/三星/美光合作為核心看點 |
SoIC 路線與 HBM 的交叉
台積電的 SoIC（System on Integrated Chips）是晶圓級混合鍵合實現 3D 堆疊的另一種表達，已率先用於 AMD MI300X（2023 年底宣佈發貨）——該產品是將 CPU/GPU 計算晶片堆疊並採用混合鍵合，並非 HBM 堆疊 DRAM 本身。2025 年後，台積電 SoIC 路線與 HBM 混合鍵合的融合深度將直接影響 AI 晶片的系統級頻寬和能耗表現。
上游
上游是裝置和材料，是整個產業鏈准入門檻最高、供給集中度最強的部分。
核心裝置：鍵合機
混合鍵合鍵合機幾乎決定了產業擴產速度和封裝良率上限。
| 廠商 | 國別 | 產品/方案 | 關鍵特徵 |
|---|---|---|---|
| EV Group (EVG) | 奧地利 | GEMINI（W2W）、ISIS 系列等 | 在混合鍵合 W2W 領域長期技術積累，已供貨給研究和前導產線 |
| BESI（現為 ASMPT 旗下） | 荷蘭/新加坡 | 原屬 ASML，後經分拆整合，現主攻先進封裝混合鍵合 | 裝置效能獲台積電等認可，已部署於 SoIC 產線 |
| 東京電子（TEL） | 日本 | W2W 鍵合平台 | 與日本 IDM/儲存廠商合作緊密 |
| SUSS MicroTec | 德國 | XBS300 系列等 | 覆蓋 W2W 和臨時鍵合，部分用於研發/小量產 |
| 應用材料（Applied Materials） | 美國 | 推出先進封裝混合鍵合解決方案 | 依託材料與工藝整合優勢，推出一體化裝置 |
| 上海微電子（SMEE） | 中國 | 先進封裝光刻/鍵合裝置 | 公開資料未見已具備 High-Volume Manufacturing（HVM）級別的混合鍵合機量產能力，處於研發或向特定客戶送樣階段 |
關鍵輔助裝置
- CMP 裝置：應用材料（AMAT）、日本荏原（EBARA）壟斷高階先進封裝 CMP 市場。
- 量測/缺陷檢測：科磊（KLA）、應用材料、Hitachi High-Tech 的電子束/光學檢測裝置，用於線上監測鍵合前晶圓表面質量和鍵合後介面空洞。
- 等離子活化裝置：EVG、Nordson MARCH 等供應介面活化所需等離子系統，提升介質層鍵合強度。
核心材料
- 超高純拋光液/墊：針對介質與銅的雙材質 CMP 需求，3M、Fujimi、DuPont 等公司有專用配方。
- 前驅體/介質材料：介質層（SiO₂、SiCN 等）的沉積依賴 CVD/ALD 前驅體，主要供應商包括默克、液化空氣集團、SK Materials 等。
- 鍵合載板/玻璃基板：臨時鍵合/解鍵合過程中，需使用高平整度載板，SUSS、3M、Shin-Etsu 等有供貨。
中國國產化率：公開資料顯示，在上述高階領域，國內供應商仍集中在低標號拋光液/墊、部分國產前驅體和中後段溼化學品，關鍵裝置與高價值材料進口依賴度較高；具體國產化比例未揭露。
下游
AI 晶片設計公司與系統整合
- 輝達（NVIDIA）：B200/GB200 產品組合仍搭配 HBM3E，以 CoWoS-L 等先進封裝整合；未來與台積電/儲存原廠合作匯入混合鍵合 HBM4 時間點未公開（據 2024 GTC 技術宣講整理，公開資料未見明確量產時間表）。
- AMD：MI300X 採用台積電 SoIC 混合鍵合整合計算核心，HBM 整合側沿用 CoWoS 中介層方案；未來逐步向 “邏輯混合鍵合 + HBM 混合鍵合” 演進傾向明確，但未公開具體時間表。
- Google（Google）：TPU v5 對應封裝細節未全面公開；據已公開論文和技術會議，其自研晶片已採用 HBM 和先進封裝，混合鍵合採用情況待觀察。
- 其他自研晶片廠商：Amazon (Trainium/Inferentia)、微軟 (Maia)、Meta (MTIA) 以及中國 AI 晶片公司（華為昇騰、寒武紀、壁仞等）均處於 HBM 依賴與先進封裝跟隨狀態。
AI 伺服器/算力基礎設施製造商
下游伺服器廠商（超微 Supermicro、浪潮 Inspur、西部資料/聯想、富士康等）主要是封裝方案的接受端，不直接主導混合鍵合技術選型，但需解決因高熱密度（HBM 與 GPU 同步提升功耗）帶來的散熱和功耗架構挑戰。
受益公司
以下列示在 HBM 混合鍵合產業價值鏈中已公開表明版面配置、技術領先或獲市場較多關注的公司。不存在“推薦”“買進”等判斷，僅為產業鏈圖譜呈現，具體財務與份額需結合最新公開揭露核實。
| 公司 | 角色 | 公開的技術進展/業務關聯（截至 2024H1） |
|---|---|---|
| SK 海力士 | HBM 龍頭原廠，混合鍵合主推者 | 全球 HBM 市場份額據 TrendForce 2023 年估算超 50%（具體數字以各季度報告為準）；2024 年投資者日明確 HBM4 採用混合鍵合；規劃 2025 年量產 16Hi HBM4 |
| 三星電子 | HBM 原廠 + 先進封裝 | 2023-2024 推進 SAINT 封裝品牌，整合混合鍵合技術；規劃 2026 年 HBM4 量產 |
| 美光科技 | HBM 原廠 | 跳過 HBM3 直接量產 HBM3E（2024）；HBM4 混合鍵合技術追蹤中，未揭露具體代際量產時間 |
| 台積電 | 先進封裝/晶圓代工 | SoIC 混合鍵合已商用（AMD MI300X）；CoWoS 與 HBM 整合方案向 HBM4 演進；無 HBM 自研 DRAM 計劃 |
| 英特爾 | IDM 先進封裝 | Foveros Direct 混合鍵合公開鍵合間距 ≤3 μm，原代目標與自家產品及代工客戶結合，暫未向 HBM 市場開放 |
| BESI（ASMPT） | 混合鍵合裝置 | 被認為是混合鍵合 D2W 領域市場地位領先的裝置商，技術關聯性高；具體出貨量未公開 |
| EVG | 混合鍵合裝置 | W2W 混合鍵合科研/工業裝置領先者，與儲存廠商合作緊密 |
| 應用材料 | CMP+ 鍵合裝置/多種材料 | 提供整合式先進封裝混合鍵合裝置，覆蓋 D2W 與 W2W 應用 |
中國上市公司相關版面配置（公開資料整理，僅列名稱與技術方向，不含規模預測或建議）：
- 盛合晶微（未上市）：已對外提供混合鍵合工藝服務，據公司官網及行業報道具備 W2W 及 D2W 工藝能力。
- 通富微電：與 AMD 深度繫結，承接先進封裝外溢；公開資料未見混合鍵合量產規模揭露。
- 長電科技：XDFOI 平台覆蓋 2D/2.5D/3D 先進封裝；混合鍵合技術路線版面配置在技術公告中有提及，量產時間未明確。
- 中芯國際：邏輯晶圓代工為主，混合鍵合併非其主營業務；但其先進製程能力可為邏輯基底 Die 代工提供支撐。
市場規模
資料口徑說明：以下資料優先引用 Yole Group、Omdia、TrendForce 等半導體分析機構公開發布的資訊。因統計物件（HBM 全產業鏈 vs. HBM 顆粒 vs. HBM 封裝 vs. 混合鍵合裝置）不同，數字差異較大，請務必注意年份、口徑。
HBM 整體市場規模（包含傳統微凸塊與混合鍵合）
| 年份 | 規模（美元） | 來源/口徑 |
|---|---|---|
| 2022 | ~18–25 億美元 | Yole Group 2023；Omdia 2023 |
| 2023 | ~20–35 億美元 | 年報/公開資料；不同機構對“儲存器介面新增價值”統計邊界不同 |
| 2024E | ~45–65 億美元 | TrendForce / Omdia 基於 AI GPU 出貨量推算 |
| 2025E | >70 億美元 | Yole Group 2024 預估 |
| 2029E | ~180–200 億美元 | Yole Group 長期預測（假設混合鍵合全面匯入） |
混合鍵合裝置的直接市場空間
公開資料中未見獨立的“HBM 混合鍵合專用裝置市場”統計，該類裝置營收經常歸併到先進封裝鍵合機大類中。Yole Group 2023 年報告指出，整個先進封裝鍵合機市場（含混合鍵合、TCB、倒裝焊等）在 2022 年約為 15–20 億美元，預計 2028 年超過 40 億美元，其中混合鍵合的佔比將持續擴大（未列精確百分比）。
中國 AI/HPC 晶片對 HBM 的採購需求：受美國出口管制影響（2023 年 10 月更新規定），中國大陸企業獲取最新世代 HBM 受到明確限制。國內自研的 AI/HPC 晶片所能採用的記憶體形態與代際發展存在政策不確定性，公開資料無法給出獨立的中國 HBM 混合鍵合市場預測。
玩家對比
HBM 原廠技術路線對比（截至 2024Q2 公開資訊）
| 維度 | SK 海力士 | 三星 | 美光 |
|---|---|---|---|
| 當前主力 HBM | HBM3 / HBM3E | HBM3 / HBM3E | HBM3E（2024 起量產） |
| 當前鍵合方案 | TC-NCF | MR-MUF | 公開資訊有限，揭露為微凸塊方案 |
| HBM4 官宣鍵合方案 | 混合鍵合（W2W 主導） | 混合鍵合（技術平台 SAINT） | 混合鍵合在研，未專項官宣 |
| 首發目標堆疊 | 16Hi | 16Hi | 公開資料推測與行業協同趨勢 16Hi |
| CoWoS/封裝配套協同 | 與台積電 CoWoS 強繫結 | 三星自有先進封裝體系 | 與台積電合作 |
裝置商競爭格局（定性描述）
- BESI vs. EVG：BESI 在 D2W 混合鍵合裝置和台積電/Intel 等邏輯代工側佔據較強認知度；EVG 則長期主導 W2W 研發和前導量產。公開市場份額資料未見。
- 應用材料 vs. TEL：兩者均試圖提供“CMP+ 鍵合”一體化解決方案，依託已有半導體裝置平台優勢進行整合。
- 中國廠商：在主流 HBM 原廠的量產線中，公開資料未見中國鍵合機企業成為正式批次供應商。
風險
- 良率與熱管理瓶頸：當 HBM 堆疊層數從 8/12Hi 向 16Hi+ 跨越時，混合鍵合工藝中任何單層缺陷都將造成整組損失；散熱通道隨堆疊增高變長，底層 DRAM 的熱積聚問題可能降低壽命和可靠性。
- 成本-收益剪刀差：混合鍵合帶來的裝置投資、潔淨環境維護、耗材（拋光液/墊等）成本極高，若 HBM4 終端售價上漲過快，部分 ASIC 或推論卡客戶可能轉向較低頻寬的替代方案（如 LPDDR 記憶體方案或降級 HBM）。
- 供應鏈地緣風險：核心裝置（鍵合機、CMP）高度集中於歐洲、日本與美國企業，受各國出口管制政策高度敏感；HBM3/3E 已列入美國對華出口管制範圍，對國內客戶的 HBM 供給安全形成實質性影響。
- 技術標準與生態割裂：混合鍵合設計規則（Design Rule）與 PDK 未完全標準化，設計公司需要為不同原廠、不同封裝廠做定製化適配，抬高了設計成本和生態碎片化風險。
- 替代技術可行性：對於堆疊 ≤12 層的 HBM，改良微凸塊結合先進底部填充材料，仍可能延續成本優勢；太早強制切換混合鍵合或存在“過度設計”的爭論。
- 智慧財產權風險：HBM 和混合鍵合的基礎專利/關鍵工藝專利集中在少數原廠和裝置商手中，新進入者可能面臨專利訴訟或高昂授權成本。
誤讀糾偏
-
“所有 HBM3E/HBM4 都已經使用混合鍵合”
- 事實：截至 2024 年，已量產 HBM3 和 HBM3E 的主流方案仍為 TC-NCF 或 MR-MUF，未採用混合鍵合。混合鍵合的大規模量產預計在 HBM4 時期（2025+）。
-
“混合鍵合=台積電的 SoIC”
- 部分糾偏：SoIC 是台積電對晶圓級混合鍵合的商標名稱，HBM 堆疊廠（SK 海力士、三星、美光）在 DRAM 堆疊主體中實施的是儲存原廠自主開發的混合鍵合方案，與台積電 SoIC 並非同一產品。二者可能在邏輯基底連線處出現交集，但不等於同質。
-
“只要用了混合鍵合就能讓 HBM 頻寬翻倍”
- 誤讀：混合鍵合移除的是“互連瓶頸”，單引腳頻寬還受限於 DRAM 核心電路設計、TSV 寄生引數和介面協議。混合鍵合是必要條件而非充分條件。
-
“混合鍵合良率已經接近微凸塊水平”
- 誤讀：目前公開資料未見混合鍵合 HBM 量產良率揭露；多位行業專家在公開會議（IEEE ECTC）中指出良率爬坡仍需時間。
-
“中國已經開始量產混合鍵合的 HBM”
- 事實：國內封裝廠（如盛合晶微）具備混合鍵合工藝服務能力，但公開資料未見其為 12Hi 以上 HBM 提供成熟量產服務的確認資訊。
最新事件
按時間線列示近期公開的關鍵進展（無未來預測）：
- 2024 年 4 月：SK 海力士在投資者會議上再次確認，HBM4 將採用混合鍵合，16Hi 為目標首發，具體鍵合技術細節未公開。
- 2024 年 3 月：NVIDIA GTC 2024 正式釋出 B200 / GB200 產品，配套 HBM3E。黃仁勳未在現場宣佈混合鍵合 HBM 的節點資訊，HBM4 路徑留待後續迭代。
- 2024 年初：台積電 CoWoS-L 封裝產能持續緊張，引發 AI 供應鏈討論 CoWoS 與混合鍵合 HBM 在 HBM4 中的整合可能面臨產能錯配，公開資料未見台積電與儲存原廠釋出聯合解決方案的正式時程。
- 2023 年 12 月：AMD MI300X 正式發貨，確認計算核心採用台積電 SoIC 混合鍵合，HBM 整合仍基於 CoWoS。
- 2023 年 10 月：美國商務部工業與安全域性（BIS）更新出口管制法規，對 HBM 記憶體向中國的出口施加更多限制，直接影響中國 AI 晶片廠商獲取下一代 HBM 的能力。
追蹤指標
以下指標用於輔助觀察混合鍵合產業進展，不構成任何交易/投資指令：
- 主流量產節點訊號：關注三大原廠（SK 海力士、三星、美光）HBM4 正式釋出會中是否確認“大規模採用混合鍵合”及首發堆疊代數（如 16Hi）。
- 鍵合機出貨與訂單：BESI/EVG/應用材料/TEL 等關鍵裝置商的季度訂單電話會與財報中，是否提及“混合鍵合裝置出貨增長”及“儲存客戶訂單佔比”——這是產能擴張的先行指標。
- 良率與產能資訊揭露：原廠在學術會議（IEDM、VLSI Symposium、ECTC）和企業簡報中關於“D2W/W2W 混合鍵合良率”的關鍵資料揭露。
- AI 旗艦晶片的 HBM 代際引數：NVIDIA、AMD、Intel 釋出新一代 AI 晶片時揭露的 HBM 代別、層數、頻寬與封裝技術，判斷混合鍵合是否成為標配。
- 專利版面配置與設計規則：USPTO/WIPO 專利資料庫中以“hybrid bonding + HBM”為核心詞的專利申請趨勢；標準化組織（如 JEDEC）與行業聯盟的技術草案更新。
- 出口管制與地緣政策：美國 BIS、荷蘭政府、日本經濟產業省更新出口管制清單中對先進封裝鍵合裝置和 HBM 相關產品的限制變動。
信源
本文資訊綜合自以下公開資料（不含付費與未公開內部資料），獲取截止時間為 2024 年上半年。所有具體數字均已盡力標註來源與年份。因統計口徑與釋出時點差異，不同來源資料可能存在不一致。
- Yole Group（Yole Intelligence / Yole Développement）：HBM 市場與先進封裝裝置年度報告 2023/2024
- Omdia：DRAM 及 HBM 市場追蹤 2023/2024
- TrendForce：Memory 與 AI 晶片市場季報 2023/2024
- IRDS（International Roadmap for Devices and Systems）：2022 版封裝與互連章節
- IEEE ECTC / ESTC / VLSI Symposium / IEDM：2022–2024 年相關學術論文與演講
- SK 海力士 2024 年投資者日演示材料
- 三星半導體封裝事業公開技術日（2023）及投資者公開資訊
- NVIDIA GTC 2024 技術分享
- AMD 官方部落格/分析師日關於 MI300X 混合鍵合及 CoWoS 的說明
- 台積電技術論壇與年報（2023–2024）
- 美國商務部工業與安全域性（BIS）：2023 年 10 月出口管制更新公告