NAND Flash

3 秒看懂

NAND Flash 是固態儲存（SSD、隨身碟、手機快閃記憶體、儲存卡）的物理基石。它是一種非易失性儲存器，斷電後資料不丟失；其核心結構是將大量儲存單元串聯成 NAND 串，以此實現低成本、高密度的陣列版面配置。產業競爭焦點集中在3D 堆疊層數與每單元儲存位元數上：前者在垂直方向蓋“摩天樓”，後者讓單個單元儲存 3 位元甚至 4 位元，從而將每 GB 成本持續壓低。消費級產品已普遍採用 TLC（3 bit/cell）甚至 QLC（4 bit/cell），而企業級高耐久場景仍依賴 eTLC、pSLC 等方案。NAND Flash 是強週期品種，價格主要由供給端資本支出節奏和技術代際切換主導。

3 分鐘產業解釋

NAND Flash 本質是一個規模龐大的 0/1 儲存陣列。與 DRAM 的獨立電晶體加電容結構不同，它將數十個甚至更多儲存單元串聯為一組 NAND 串，共享同一條位線與源極線，從而大幅壓縮晶片面積。這種“串聯架構”讓 NAND 能以遠低於 DRAM 的單位位元成本提供海量容量。

資料寫入是單向的：程式設計操作只能將儲存單元的閾值電壓向高方向移動，即把“1”變成“0”；要重新置“1”，必須執行擦除，而擦除粒度是一整 Block（塊），無法對單個頁或位元組單獨執行。這一物理過程依賴 Fowler-Nordheim 隧穿效應，讓儲存在電荷陷阱或浮柵中的電子在高電場下穿越薄氧化層回到溝道。正是這種“整塊擦除”特性，決定了 NAND 的壽命以**擦寫次數（P/E cycle）**度量。

產業演進沿著兩條主線展開。第一條是多位元儲存：從每個單元存 1 位元的 SLC，逐步走向 2 位元的 MLC、3 位元的 TLC、4 位元的 QLC，甚至已有原廠在研發 5 位元的 PLC。每提升 1 bit/cell，容量年增率例增大，但閾值電壓視窗被切分得更細碎，對電壓裕量、誤位元速率和糾錯強度的要求急劇攀升。第二條是3D 堆疊：當 2D 微縮撞上物理極限和單元間干涉的重牆後，廠商將儲存陣列從平面搬向垂直方向，通過交替沉積多層導電/介質層並打通垂直溝道孔來實現多層堆疊。層數從早期的 24/32 層快速躍至 128 層、176/182 層，直到當前部分領先原廠量產的 230 層以上產品（據主要原廠 2023–2024 年官方公告與 ISSCC 公開論文）。每一代層數躍升都帶來單片容量的成倍增長和單位位元成本的顯著下降。

技術原理

NAND Flash 的基本儲存單元，是一個帶有浮柵或電荷陷阱層的 MOSFET。給控制柵施加高程式設計電壓時，溝道中的電子通過 F-N 隧穿越過薄氧化層注入儲存層，使電晶體的閾值電壓發生永續性偏移。讀取時，在控制柵上施加參考電壓並檢測源漏間是否導通，即可判斷所存資料。對於多位元單元，則需設定多檔參考電壓來分辨多個狀態：TLC 需要區分 8 種 Vth 分佈，QLC 需要區分 16 種。

典型的 NAND 陣列組織如下：

               位線 (BL)  
                │  
 ┌──── 串選擇管 (SSL) ─────┐  
 ├── 儲存單元 0 (WL0) ────┤  
 ├── 儲存單元 1 (WL1) ────┤  
 ├──  ...          ... ────┤  
 ├── 儲存單元 N-1 (WLn-1) ─┤  
 └── 地選擇管 (GSL) ───────┘  
                │  
              源極線 (SL)  

一個串上的所有單元共享位線與源極線，字線分別控制各層。讀取時，選定字線加參考電壓，未被選中的字線加 Vpass 使其強制導通，形成對目標單元的電流通路。程式設計時採用自升壓技術抑制同一串上非目標單元的誤寫入。擦除以整塊為單位：將所有字線接地，P 阱上加高電壓，使儲存層中的電子隧穿回溝道。在 3D NAND 中，上述 NAND 串被垂直豎起，字線成為跨越多層的水平導電平面，整體構成多層堆疊的儲存塊，並通過多平面獨立操作和交錯讀寫來隱藏延遲。

典型時序與耐久度引數區間（無法精確取值處以“行業典型/估算範圍”標出，具體數值請查閱原廠最新 Datasheet）：

• 頁讀取週期：tR 約數十微秒（行業典型）；
• 頁程式設計時間：tPROG 約數百微秒至幾毫秒，與頁大小及單元型別強相關；
• 塊擦除時間：tBERS 通常為幾毫秒；
• 耐久度（P/E 迴圈）：SLC 約 6 萬–10 萬次，MLC 約 3000–1 萬次，TLC 約 1000–3000 次，QLC 約 100–1000 次（公開文獻綜合區間，不同工藝代差異較大）；
• 資料儲存期：常溫下一般在 1 年以上，溫度升高會加速電子逃逸導致保持力下降。

關鍵引數

衡量 NAND Flash 介質及成品的常用指標：

• 儲存密度：單位晶片面積的儲存容量（Gb/mm²），由每單元位元數、堆疊層數、陣列效率共同決定。
• 介面速率：匯流排速率（MT/s）或順序讀寫頻寬（MB/s），決定資料吞吐上限，受 ONFi / Toggle 標準代際制約。
• 頁大小：一次程式設計/讀取的最小資料單元，通常 16 KB 或更大，影響小塊隨機寫入的寫放大。
• 塊大小：擦除最小單位，常見數 MB 至數十 MB，是垃圾回收與耐久管理的基本粒度。
• 耐久度：既可以 P/E cycle 衡量顆粒級壽命，也常折算為成盤的 DWPD（每日全盤寫入次數）或 TBW（總寫入位元組數）。
• 資料保持力：斷電後資料可安全儲存的時間，與儲存溫度和擦寫次數密切相關。
• QoS 與延遲尾：企業級應用重點關注 99.99 百分位甚至 99.999 百分位的讀寫延遲。
• 原始誤位元速率：介質本身的誤位元速率水平，用以評估對 LDPC 等糾錯引擎的壓力。
• 功耗剖面：主動讀寫功耗與空閒功耗，對資料中心和移動終端都至關重要。

技術路線

單元演進路線

• SLC：1 bit/cell，效能最強、壽命最長，但單位容量成本最高，主要用於工業、企業級極端耐久場景和快取層。
• MLC：2 bit/cell，效能與壽命居中，曾廣泛用於企業級 SSD，現逐漸被 eTLC 和高耐久 TLC 替代。
• TLC：3 bit/cell，已居消費級和企業級主流地位，通過多平面併發和演算法最佳化可提供可觀的效能。
• QLC：4 bit/cell，容量成本進一步下降，典型 P/E 約 100–1000 次（行業均值估算），主要面向大容量讀密集型場景與機械硬碟替代，已進入主流消費級 SSD 和資料中心高密度盤。
• PLC：5 bit/cell 已有研發版面配置，公開產品化時間表尚未明確（公開資料未見量產發貨細節）。

3D 堆疊工藝路線

從結構上，3D NAND 基本分為兩大流派：

1. 浮柵型：將電荷儲存在導體浮柵中，英特爾/Solidigm 在 3D NAND 上持續採用此路線（據其公開路線圖）。其優點是電荷儲存量較大，電壓視窗保持相對寬裕，但層間隔離和干擾控制在高層數時面臨挑戰。
2. 電荷陷阱快閃記憶體型：將電荷儲存在絕緣的氮化矽陷阱層中，三星、SK 海力士、鎧俠/西部資料等均以 CTF 作為主力架構（據原廠公開技術論文）。CTF 對層間干擾有更好的可製造性，成為行業主流方案。美光在 3D NAND 上亦已轉向 RG/CTF 架構。

在上述兩大類之下的具體實現路徑，還包含外圍電路版面配置的結構性創新：

• 外圍置於陣列旁：早期 3D NAND 沿用 2D 時代的版面配置，CMOS 外圍電路分佈在儲存陣列外圍，但佔用額外晶片面積。
• CUA（Circuit Under Array）：將部分外圍電路移至儲存陣列下方，縮小晶片面積，鎧俠/西數 BiCS 架構已匯入此設計。
• Xtacking：長江儲存開發的晶圓鍵合架構，將儲存陣列晶圓與 CMOS 外圍電路晶圓分別製造，再通過金屬互連層鍵合在一起。據其公開白皮書，這種方案可實現更高的陣列密度和更靈活的工藝選擇。

上下游

上游：核心裝置與材料供應商。裝置端，高深寬比蝕刻、薄膜沉積（特別是交替生長的二氧化矽/多晶矽或金屬層）、退火、晶圓鍵合等關鍵裝置主要由科林研發集團、應用材料、東京電子等廠商提供。材料端涵蓋大矽片、特殊氣體、前驅體、光刻膠等。此外，NAND 控制器晶片是使 NAND 顆粒變成可用儲存產品的必需一環，主要供應商包括慧榮科技、群聯電子、Marvell、英韌科技等；糾錯 IP（主要是 LDPC 及 Polar 碼方案）亦為產業重要組成部分。

中游：NAND 晶粒製造集中在少數原廠——三星電子、SK 海力士（含 Solidigm）、鎧俠/西部資料聯盟、美光科技、長江儲存。原廠除生產晶粒外，也封裝自有品牌的成品 SSD/UFS/eMMC 產品，同時出售裸晶粒給第三方模組廠。

下游：涵蓋成卡與 SSD 品牌廠（金士頓、西部資料、希捷、致鈦、三星、美光消費品牌等）、ODM/OEM 系統整合商，以及資料中心/雲端服務商（AWS、Microsoft Azure、Google Cloud 等），後者往往直接向原廠定製整機盤規格。最終需求流向包括 PC、智慧手機、遊戲機、企業全閃陣列、超融合系統、汽車電子、工業控制與物聯網裝置等。

受益公司

（本段基於公開材料梳理產業鏈環節中的代表性公司，不構成任何投資建議。）

• 三星電子：垂直整合度最高的 IDM，同時是全球最大的 NAND 供應商和手機、PC、企業級 SSD 的主要出貨方，V-NAND 品牌影響廣泛。
• SK 海力士：收購英特爾 NAND 業務後成立 Solidigm，實現企業級與高容量產品的技術互補，在 QLC 高密度盤上版面配置積極（據其官網及技術峰會材料）。
• 鎧俠 + 西部資料：通過合資工廠體系協同製造，BiCS 架構持續迭代，CUA 方案有效縮小晶片面積。
• 美光科技：美國本土唯一的規模化 NAND 製造商，232 層產品較早匯入量產，同時在 RG/CTF 架構上完成切換（據其 FY2023–2024 公開技術更新）。
• 長江儲存：以 Xtacking 架構構築差異化路徑，已規模化進入消費級及部分行業市場，公開資訊顯示其產能仍在爬坡階段。
• 控制器/IP 生態企業：慧榮科技、群聯電子、Marvell 等控制器廠商構成產業關鍵拼圖，LDPC IP 授權方亦是技術價值鏈的重要環節。

A 股相關公司多分佈在儲存封測、模組製造、分銷及半導體材料環節，在合規架構下不在此展開。

市場規模

NAND Flash 是強週期的大宗晶片品類。根據 TrendForce 與 CFM 快閃記憶體市場等機構的歷史資料，全球 NAND Flash 市場總營收通常在 400 億–700 億美元區間劇烈波動（2020–2023 年實際波動範圍，具體年度資料請查閱上述機構報告）。營收的週期擺動主要源於合約價格的暴漲暴跌。

需求端長期驅動力包括：

1. 雲端與 AI 資料洪流：大型模型訓練與推論產生海量中間資料和檢查點儲存需求，對高容量、低成本 QLC 的牽引尤為顯著。
2. 儲存密度持續提升：隨著原廠層數從 128 層向 200 層以上升級，單顆晶片容量快速擴大，總髮貨 bit 量連年攀升（2022–2024 年間年均增長率約 15%–20%，據 TrendForce 等機構季度追蹤），部分抵消單價下滑對營收的衝擊。
3. 替代機械硬碟：QLC 盤在每 GB 成本和總擁有成本上持續逼近甚至優於近線機械硬碟，推動全快閃記憶體儲向冷資料層滲透。

供給端格局高度集中。公開資料（如 TrendForce 季度報告，2023–2024 年）顯示，三星長期位居首位，SK 海力士（含 Solidigm）與鎧俠/西數聯盟緊隨其後，美光及長江儲存亦佔有重要份額。由於未檢索即時市佔資料，此處不給出精確百分比。

玩家對比

以下是基於公開資訊的定性對比（不構成投資建議，精確財務數字請查閱各公司年報）：

• 三星 vs SK 海力士：三星在消費級品牌影響和行動端垂直整合上佔優，SK 海力士通過 Solidigm 在企業級 QLC 和高密度盤上形成差異化。
• 鎧俠/西數聯盟 vs 美光：鎧俠/西數以合資製造分攤資本支出，CUA 方案降低晶片面積；美光作為獨立 IDM 在 232 層節點匯入速度上表現出較強執行力。
• 長江儲存 vs 五大原廠：Xtacking 架構在專利版面配置和工藝靈活性上形成獨特優勢，但在產能規模、全球客戶覆蓋和高階企業級驗證上仍處於追趕階段。

從控制器生態看，慧榮與群聯兩家中國臺灣廠商合計佔據消費級 SSD 控制器市場的絕大部分份額，Marvell 等則在企業級領域有較強存在感。

風險

1. 週期波動風險：廠商資本支出集中釋放經常造成階段性供過於求，合約價格跌幅可達 20%–40% 甚至更甚（歷史上多次發生），對相關公司盈利構成劇烈衝擊。
2. 技術迭代風險：層數競賽和多位元演進使工藝複雜度持續攀升，若某家原廠在關鍵節點（如 300 層以上）研發滯後，可能失去成本競爭力。
3. 需求結構性風險：部分消費電子（如 PC、智慧手機）出貨量趨於平穩甚至下滑，若 AI 及資料中心需求無法按預期接力，可能出現階段性需求缺口。
4. 地緣政治風險：NAND 產能高度集中於東亞少數地區（韓國、日本、中國大陸及中國臺灣），出口管制、供應鏈限制及政策變化可能導致供給格局突變。
5. 替代技術風險：新型非易失儲存（如 3D XPoint 已退市、MRAM、ReRAM、FeRAM 等）長期可能在某些細分場景形成替代，對 NAND 市場外延產生制約。

誤讀糾偏

誤讀 1：“QLC 壽命太短，根本不能用。”
現代 3D QLC 顆粒搭配 pSLC 寫入快取、高階磨損均衡演算法和 LDPC 軟判決糾錯，整盤 TBW 可完全滿足消費級每天數十 GB 寫入強度下的 5 年使用。部分企業級 QLC 盤在寫放大受控後，對讀多寫少的場景亦具商用價值。壽命評估需看系統級耐久設計，而非僅關注單元級 P/E 標稱值。

誤讀 2：“3D NAND 層數越多，速度就越快。”
層數增加直接提升單 die 容量，但頁讀取與程式設計延遲並不隨之降低；隨著字線 RC 負載增大和通路變長，部分效能指標甚至可能輕微劣化。真正提速依賴多平面獨立操作、多通道併發、更快的 ONFi/Toggle 介面速率以及更高效能的控制器架構。

誤讀 3：“NAND Flash 和 DRAM 差不多，都是記憶體，斷電後資料都不丟。”
DRAM 依賴電容儲存電荷且需要持續重新整理，斷電瞬間資料即失，但讀寫速度極快；NAND 是非易失儲存，利用 F-N 隧穿儲存電荷，斷電後資料可保留，但寫入和擦除均以塊為單位且速度較慢。二者在儲存體系中分層互補而非替代。

最新事件

（本段內容擷取至 2025 年年初可得的公開資訊）

• 多家原廠在 ISSCC 2024 及各自技術峰會上揭露了 300 層以上 3D NAND 的研發方向，部分預計在 2025–2026 年進入試產階段（據公開技術論文及新聞稿，量產時間表以原廠正式公告為準）。
• PCIe 5.0 SSD 在資料中心和高階 PC 中的滲透率快速提升，原廠控制器與第三方主控方案均已就緒，面向 PCIe 6.0 的早期探索已在會議論文中出現。
• NVMe FDP（Flexible Data Placement） 與 ZNS 生態持續擴大，旨在通過將寫入位置管理上移給主機來降低寫放大、提升有效壽命。
• 2023–2024 年期間，主要原廠為緩解供應過剩而實施減產和延緩擴產策略，推動合約價格在 2023 年 Q4 至 2024 年 Q3 期間有所回升（據 TrendForce 及 CFM 快閃記憶體市場釋出的季度價格追蹤）。
• 長江儲存持續推進 Xtacking 架構迭代，部分消費級 PC OEM 已預裝其產品，但在出口管制背景下裝置供應鏈的長期穩定性仍受外界關注。

追蹤指標

追蹤 NAND Flash 產業景氣度與競爭格局的常用指標：

• 合約價與現貨價：月度/季度報價走勢（可參考 TrendForce、CFM 快閃記憶體市場等機構定期釋出的資料），二者價差可反映供需緊張程度。
• 原廠資本支出展望：三星、SK 海力士、鎧俠/西數、美光的財報電話會中對 CAPEX 和產能擴張節奏的表述。
• 晶圓產出與投片量：原廠開工率及投片量變化，通常在季度報告中有所體現。
• 層數量產進度：各原廠最新量產層數與下一代技術節點的公開時間表。
• 客戶庫存水位：下游模組廠、OEM 及雲端服務商的 NAND 庫存天數，可輔助判斷週期位置。
• 控制器出貨與產品迭代：慧榮、群聯等主要控制器廠商的月度/季度出貨量可作為終端需求的先行指標。
• 協議與標準演進：PCIe 6.0/7.0 在儲存中的採納進度、FDP/ZNS 在雲端廠商中的部署規模。

信源

• ONFi 規範公開文件（ONFi 5.1 等，可於官網獲取）
• JEDEC JESD22-A117、JESD219（固態盤耐久度測試方法）及相關 UFS/e-MMC 標準
• 美光公開白皮書《NAND Flash 101: An Introduction to NAND Flash and How to Design It in to Your Next Product》
• 三星 V-NAND 技術論文（ISSCC 2013 及後續歷年）
• 鎧俠/西部資料 BiCS 技術論文（ISSCC 2015 及後續）
• 長江儲存 Xtacking 技術白皮書（公司官網公開版本）
• TrendForce “NAND Flash Industry Update” 季度報告、CFM 快閃記憶體市場季度追蹤
• Yole Développement “3D NAND Architecture and Cost Roadmap”
• 各原廠（三星、SK 海力士、鎧俠、西部資料、美光、Solidigm）官方網站公告、投資者關係材料及技術峰會演講材料

本頁未依賴即時搜尋，具體市場資料、最新層數、效能引數及財務數字請以各原廠最新官方資料及上述研究機構最新報告為準。所有技術引數區間及產業趨勢描述均為基於可公開獲取資訊的定性分析，不構成任何形式的投資建議。