4nm

1 3 秒看懂

4nm 節點並非指電晶體物理尺寸為 4 奈米，而是晶圓代工廠對介於 5nm 與 3nm 之間的半代工藝強化版的商業命名。該節點仍採用 FinFET 電晶體結構，在 5nm 平台上通過光刻最佳化、材料改良及設計微縮，實現約 10–15% 的能效提升或 5–10% 的效能增益（行業估算，截至 2024 年底）。當前高通驍龍 8 系列、聯發科天璣 9000 系列及Apple A16 仿生晶片均採用此節點，是高效能手機 SoC 與邊緣 AI 晶片在功耗與成本之間的關鍵平衡點。台積電 N4/N4P 為市場主導工藝，三星 4LPE/4LPP 為競爭方案，兩者均屬各自 5nm 家族的半代演進，未轉向 GAA 電晶體架構。

2 3 分鐘產業解釋

在半導體“製程競賽”中，4nm 並非孤立原生節點。以台積電為例，N4、N4P、N4X 均屬 5nm 家族(N5) 的深度最佳化版本，仍沿用 FinFET，未轉向 GAA。三星的 4LPE、4LPP 邏輯相近，也基於其 5nm 平台改良。該節點的出現是應對從 5nm 邁向 3nm 過程中極高的技術風險與資本壁壘的產物。

經濟驅動因素：據供應鏈估算（引自 Digitimes 2023–2024 年報道），單片 4nm SoC 流片費用（含掩模、IP 授權）已達 1–2 億美元量級，迫使高通、聯發科將 5G 基帶、AI 引擎、ISP 等高度整合為單顆 SoC，以單晶片覆蓋旗艦到次旗艦市場，攤薄天價研發成本。

設計範式遷移：4nm 時代，DTCO（設計–技術協同最佳化）從輔助方法上升為核心開發範式。設計公司必須在標準單元庫選擇、電壓調節策略、互連層版面配置等方面與代工廠深度協同，僅靠傳統尺寸微縮已無法兌現完整的 PPA（效能–功耗–面積）收益。

行業定位：根據 Counterpoint Research 於 2024 年 7 月釋出的“Global Smartphone AP-SoC Advanced Node Shipment Forecast, 2025”報告，2025 年 5/4/3nm 等先進製程將佔據全球智慧手機 SoC 出貨量的近 50%。4nm 作為中堅力量，承擔從成熟先進製程向 3nm 過渡的橋樑角色。同時，4nm 的成熟已推動汽車 ADAS 域控、資料中心 DPU、AI 推論加速器從 7nm/6nm 穩步向更先進製程遷移。

3 技術原理

4nm 製程的基本電晶體結構仍為 FinFET，未切換到奈米片 GAA。以下為核心技術要素：

FinFET 導通機制與關鍵物理引數：

          ┌─────────── Gate ───────────┐
          │        (金屬/多晶矽)         │
          │   ┌─ 高k介質層 ─┐          │
   Source │   │          │ │          │ Drain
  ───────┼───┤   Fin    ├─┼──────────┼───────
          │   │ (矽鰭狀溝道)│ │          │
          │   └─────────┘ │          │
          └──────────────────────────┘

• 溝道控制：柵極三面包裹 Fin，增大有效靜電控制面積，抑制短溝道效應。Fin 寬(W_fin)約 5–7nm 量級，柵長(L_g)經光學收縮後可到 12–16nm 區間（物理解耦於節點命名）。物理尺寸源自 TechInsights 2023 年對 N4 晶片截面逆向分析報告中的估算。
• 閾值電壓調諧：通過功函式金屬層種類與 Fin 摻雜濃度組合實現多閾值庫，提供 uLVT/LVT/SVT/HVT 等至少五檔，對應不同延遲與洩漏的折衷空間。
• 寄生最佳化：源漏外延 SiGe 提升 p-FinFET 遷移率，接觸電阻通過 Ti-Si 合金與金屬溝槽接觸降至約 1e-9 Ω·cm² 量級（行業模擬估算，公開資料未見代工廠官方精確值）。
• 互連堆疊：多達 15–17 層金屬層，低層以銅為主並用鈷作封蓋層抑制電遷移（釕僅處研發/探索階段），高層仍以銅為主。介質 k 值 < 3.0，最小金屬半間距約 26–28 nm（引用自 IEDM 2022 相關論文資料）。

SRAM 挑戰：高密度 6T-SRAM 位單元面積縮減幾近停滯，自 5nm 起縮放幅度僅個位數百分比，迫使在 4nm 節點強化冗餘行/列修復及 EUV 套刻精度控制。SRAM 佔 SoC 面積可達 30–50%，其對整體良率的制約顯著。

EUV 應用深化：相對 5nm，4nm 節點 EUV 光罩層數急劇增加，台積電 N4P 估計使用超過 20 層 EUV（行業估算），直接推升晶圓成本並影響初期良率爬坡速度。

4 關鍵引數

以下引數基於 TechInsights、IC Knowledge 第三方逆向分析及行業估算，代工廠官方通常不揭露精確值：

引數	台積電 N4/N4P	三星 4LPE/4LPP	來源/口徑
電晶體密度	約 1.6–1.8 億 Tx/mm²	約 1.4–1.5 億 Tx/mm²	第三方逆向估算(2023)，受 SRAM 佔比影響
效能提升(vs 5nm)	+11%(N4P)	+5% ~ +10%	代工廠官方技術論壇資料
功耗降低(vs 5nm)	-10% → -22%	-10% ~ -15%	同速度、同漏電假設下
SRAM 位單元面積	約 0.021 µm²	縮放極小	位單元縮放幾近停滯
EUV 層數	~20+ 層（估算）	~15+ 層（估算）	公開資料未見官方精確值
流片費用	1–2 億美元量級（含掩模+IP）	同一量級	供應鏈估算（Digitimes 2023-2024）
晶圓價格（12 寸）	12,000–15,000 美元	相近水平	未經官方確認的供應鏈估算
良率成熟階段	D0 約 0.05–0.1 (1/cm²)	公開資料未見精確 D0	基於消費電子量產要求反推估算
I/O 介面	PCIe 5.0 / USB4 / LPDDR5x-8533	同等水平	晶片產品規格書中體現
峰值頻率(手機/PC)	手機 >3.0 GHz / PC 可超 4.0 GHz	相近	終端產品實測資料

注：上述非官方資料均標為估算口徑，不構成精確投資依據。

5 技術路線

5.1 台積電路線：N5 家族的半代演進

• N4 (2022)：N5 的光學收縮版，以設計規則簡化移植為賣點，Apple A16 仿生為首發客戶。
• N4P (2022 釋出, 2023 放量)：效能增強版，同功耗下效能提升 11%，同性能下功耗降低 22%。成為高通驍龍 8+ Gen1（從三星轉回台積電）及後續旗艦 SoC 的主流平台。
• N4X (2023)：面向 HPC 極限頻率最佳化，犧牲功耗換取峰值效能，目標場景為資料中心加速器。
• N4C (2024 釋出)：成本最佳化版，去除了部分用於更高速度等級的掩模層，主攻成本敏感應用。截至 2025 年初主要用於中端手機晶片和特定 ASIC。

5.2 三星路線：5nm 家族的改良與追趕

• 4LPE (2022)：早期低功耗版，基於 5LPE 改良，Exynos 2200 和 Google Tensor 初代採用。良率問題持續為市場關注焦點。
• 4LPP (2023)：低功耗增強版，試圖延續至中端手機 SoC 和部分汽車晶片。公開報道中良率曲線始終在追趕狀態。
• 4nm GAA？：未有此產品。三星雖於 3nm 節點率先使用 GAA(MBCFET)，但其 4nm 節點產品均為 FinFET。

5.3 未來演進：3nm 以下

• 台積電 N3/N3E/N3P：仍為 FinFET（延續至 3nm 家族），N2 首次引入奈米片 GAA。
• 三星 3GAP：已採用 GAA(MBCFET)，但其 4nm 與 3nm 間電晶體架構突變，設計移植成本高於台積電方案。

6 上游

6.1 裝置

• EUV 光刻：ASML NXE:3400/3600 系列為 4nm EUV 核心產能裝置，單臺售價約 1.5–2 億歐元（ASML 年報，2024）。4nm EUV 層數的增加直接拉動 NXE 系統需求及高階服務合約營收。
• 刻蝕與薄膜沉積：LAM Research、AMAT 在鰭片刻蝕、金屬化等環節佔據關鍵份額。
• 量測與檢測：KLA 在套刻精度、缺陷檢測裝置中地位突出，4nm EUV 高曝光層數對線上量測提出更高要求。
• 掩模版：EUV 掩模版（含多層鍍膜、吸收層）由 DNP、Toppan、Photronics 等供應。

6.2 材料

• 光刻膠：金屬氧化物光刻膠(MOR)開始滲透，TOK、JSR（現 JM）、信越化學為主要供應商。
• 前驅體與化學品：4nm 對鈷封蓋層、釕探索等特殊金屬前驅體需求上升。Entegris、巴斯夫、默克等為主要供應商。
• CMP 拋光：低 k 介質、鈷/銅雙金屬拋光液複雜度提升，Fujimi、CMC Materials（現 Entegris 旗下）等為關鍵供應商。
• 矽片：12 寸外延矽片由 SUMCO、信越化學、GlobalWafers 等供應。

6.3 IP/EDA

• 標準單元庫與介面 IP：Cadence、Synopsys 提供認證過的 4nm 標準單元庫及高速 SerDes PHY、PCIe Gen5/6、DDR5/LPDDR5x 數字控制器 IP。
• 處理器 IP：Arm 針對 4nm 最佳化 Cortex-X/A7xx 系列物理 IP 包，指導客戶 DTCO 實現。
• DTCO 工具鏈：Cadence Innovus、Synopsys Fusion Compiler 深化 DTCO 支援，設計流程迭代次數增多直接提升 EDA 客單價。Cadence 和 Synopsys 在 4nm 節點的認證 IP 營收均實現雙位數年增率增長（以兩家公司 2024 年年報及法說會資料可查）。

7 下游

7.1 Fabless 設計

• 手機 SoC：高通驍龍 8 系列（旗艦/次旗艦）、聯發科天璣 9000 系列、Apple A16 仿生、Google Tensor G2/G3（G3 採用三星 4LPP）為最大宗需求來源。手機 SoC 佔據 4nm 產出的 70% 以上（Counterpoint 2024 報告及第三方出貨資料交叉驗證）。
• AI 加速器與 PC：高通驍龍 X Elite(4nm) 衝擊 Windows on Arm 生態；輝達部分 ADAS 晶片（如 Orin 升級版）採用 4nm 定製；英特爾部分外部代工訂單及 Google TPU 邊緣版也涉足此節點。
• 資料中心與網路：DPU/智慧網絡卡晶片開始從 7nm/6nm 向 4nm 遷移，2024–2025 年可見部署，但絕對量仍小於手機體量。

7.2 封裝與測試

• 先進封裝配套：台積電 3DFabric（CoWoS-S、InFO-oS）為 4nm AI 加速器搭配 HBM 提供系統級封裝方案，是 4nm 在 AI 領域的價值放大器。日月光（ASE）、安靠（Amkor）也與 4nm 客戶合作提供 FC-BGA 封裝。
• 測試：Teradyne、Advantest 的高階 SoC 測試機臺需求隨 4nm 晶片出貨量放大而增長，5G 射頻及高速介面測試複雜度提升。

7.3 終端市場

• 智慧手機：Android 旗艦與Apple部分機型（A16 為 4nm）為絕對主力應用。
• 平板與輕薄 PC：高階 Chromebook、Windows on Arm 輕量筆記本。
• 智慧汽車：L2+/L3 級 ADAS 中央計算平台（Mobileye、輝達 Drive 平台、高通 Ride 平台部分方案），車規認證週期長，放量速度慢於消費電子。
• AI 推論：邊緣 AI 推論伺服器、低功耗 NPU 加速卡。

8 受益公司

以下公司均基於公開揭露的業務結構、行業分析和供應鏈報道整理。所列資料均標註時間口徑，不構成任何買賣建議或投資推薦。

8.1 晶圓代工

• 台積電 (TSMC，2330.TW / TSM.N)：4nm 節點（N4/N4P/N4X/N4C）實際主導市場，產能集中於南科 Fab 18。4nm 節點全系營收歸屬將反映於分製程營收佔比中（台積電按 7nm 及以下分組揭露，公開法說會檔案未單獨列出 N4 單點營收）。CoWoS 先進封裝與 4nm AI 晶片疊加，形成雙重獲利引擎。2024 年全年臺積電先進製程（7nm 及以下）營收佔比超過 50%（台積電 2024 年第四季度法說會資料）。
• 三星電子 (Samsung Electronics，005930.KS)：4LPE/4LPP 力圖提升份額，獲得部分 Google Tensor、Exynos 及少量外部客戶訂單。三星晶圓代工業務分屬 DS 部門，公開財報按期揭露整體資本支出與分部門營收，但未單獨拆分 4nm 貢獻。三星 4nm 良率曲線對其代工估值敏感度較高，來自公開市場分析（如 The Elec 報道，2024）。

8.2 裝置與材料

• ASML (ASML.NL/ASML.O)：全球 EUV 獨家供應商，4nm 擴產直接拉動 NXE 系統及服務營收。2024 年 EUV 光刻機營收佔其系統銷售額比重持續上升（ASML 2024 年年報，按季度業績釋出可查）。
• LAM Research、AMAT、KLA：刻蝕、沉積、檢測環節核心供應商，受益於 EUV 高光罩層數帶來的工序延長。
• 信越化學、SUMCO：矽片及光刻膠等關鍵材料供應商，4nm 對高純材料需求推升 ASP。
• Entegris：高純化學品、前驅體、CMP 拋光液等材料方案供應商，先進節點客戶佔比提升已在 2024 年財報中有所體現。

8.3 EDA 與 IP

• Cadence (CDNS.O)、Synopsys (SNPS.O)：向 4nm 設計廠商提供認證 IP、DTCO 工具鏈，先進節點客戶 ASP 持續提升。2024 年兩家公司 IP 及系統級分析業務均為增長驅動力（資料來源分別為兩家公司 2024 年季度財報及電話會陳述）。
• Arm (ARM.O)：向高通、聯發科等收取基於 4nm 物理 IP 的版稅和許可費。版稅營收增長受 4nm 手機晶片出貨量及 ASP 提升驅動。Arm 物理 IP 團隊為 4nm DTCO 提供標準單元庫等多類指導，是其與代工廠深度捆綁的關鍵環節。

8.4 設計廠商

• 高通 (QCOM.O)：4nm 驍龍 8 系列為其旗艦手機 SoC 主力平台，驍龍 X Elite 也在 PC 端基於 4nm 出貨。高通晶片 ASP 提升與製造成本上升此消彼長，考驗其定價及產品線配置能力。
• 聯發科 (2454.TW)：天璣 9000 系列全面採用台積電 4nm，並在中高階市場匯入 4nm 以強化價效比。2024 年其旗艦 SoC 出貨量顯著增長，驅動整體 ASP 上行（聯發科 2024 年法說會營收構成揭露）。
• Apple (AAPL.O)：A16 仿生為 4nm 的早期大規模應用之一，後續部分非 Pro 型號沿襲此製程以控制成本。Apple自研晶片在 4nm 上的出貨量支撐其移動裝置晶片 ASP 穩定。
• 輝達 (NVDA.O)：部分 ADAS 晶片與潛在定製化 ASIC 使用 4nm，但官方未揭露具體數量。分析內容源自第三方研究，非公司官方說明。

9 市場規模

9.1 整體產能與滲透率

• 據 Counterpoint Research 2024 年 7 月釋出的“Global Smartphone AP-SoC Advanced Node Shipment Forecast, 2025”，2025 年 5/4/3nm 先進製程將佔智慧手機 SoC 出貨量近 50%。4nm 為其中體量最大的單一節點之一。
• 台積電 4nm 產能集中在南科 Fab 18，經過 2022–2024 年多輪擴產，具備支撐手機 SoC 年出貨數億顆的產能規模。三星平澤廠 4nm 產能利用率自 2023 年下半年起有所回升，但仍與台積電存在顯著份額差距（The Elec、Digitimes 等第三方產能追蹤報道，未引用代工廠官方月產能精確數字）。

9.2 應用結構

• 智慧手機 SoC：約佔總 4nm 產能出貨量的 70% 以上（據 Counterpoint 及第三方供應鏈分析，2024 年出貨量口徑）。
• 汽車與 HPC：汽車晶片匯入速度慢於消費電子，但預計 2026 年汽車及 HPC 合計 4nm 佔比可達 15–20%（行業預測，引用自 Yole Intelligence 2024 年汽車半導體先進製程匯入報告）。
• PC 與平板：高通驍龍 X Elite 等 Arm PC 平台在 2024 年鋪開，PC 端 4nm 需求逐步上升，但絕對量仍遠小於手機。

9.3 財務規模估算

• 晶圓價格：4nm 單片 12 寸晶圓價格約 12,000–15,000 美元（供應鏈估算，來自 Digitimes 2023–2024 年行業交叉報道）。較 5nm 存在 10–20% 溢價，低於同期早期 3nm 晶圓價格。
• 單品流片費用：單次全掩模組流片及 IP 授權費 1–2 億美元量級（供應鏈估算口徑）。
• 總體市場量級：若按出貨量及 ASP 倒推，4nm 晶圓代工年度市場體量在百億美元級別，精確數字需以代工廠官方揭露資料為準，公開資料未見細分統計。

10 玩家對比

10.1 台積電 vs 三星：代工能力維度

對比維度	台積電 N4/N4P	三星 4LPE/4LPP
電晶體結構	FinFET	FinFET
效能表現	業界公認領先	與台積電存在頻率/功耗差距
EUV 部署	層數更高，工藝成熟	層數較低
良率成熟度	消費電子量產良率成熟（第三方拆解證實）	2022 年初低點，2023 年回升，但持續在追趕
主要公開客戶	Apple、高通、聯發科、輝達(部分)	三星 LSI(Exynos)、Google Tensor
封裝配套	CoWoS/InFO-oS 系列成熟	I-Cube/H-Cube 在推廣中
生態系統強度	第三方 IP 全面認證，PDK 成熟	生態較窄
2024-2025 目標	N4C 降低成本線，拉長生命週期	4LPP+ 繼續最佳化，緩解客戶流失

10.2 兩代工廠的客戶遷移事件

• 2022 年高通驍龍 8+ Gen1 轉單台積電：此前驍龍 8 Gen1 採用三星 4LPE，後高通將 8+ Gen1 全數轉由台積電 4nm 生產，效能及功耗顯著改善。此事件被視為台積電 4nm 重要競爭優勢的象徵。
• Google Tensor 持續採用三星：Tensor G1(5nm)/G2(5nm)/G3(4LPP) 均維持三星代工，使三星 4nm 保持量產出海口，並在 AI 手機概念下，部分晶片測試結果（如 Geekbench 等）顯示與台積電同級仍有差距（對比資料來自公開評測，2024）。

10.3 裝置與 EDA 龍頭對比

• ASML：無可替代的 EUV 壟斷供應商，4nm 擴產直接拉動其 NXE 系統與服務營收。新推出 EXE 系列（高 NA EUV）面向 2nm 以下，對 4nm 階段貢獻有限。
• Cadence vs Synopsys：兩家在 4nm 及以下節點均全面版面配置認證 IP 和 DTCO 工具鏈，面對先進製程設計複雜度的提升，雙寡頭格局持續穩固。客單價因 DTCO 深化與多物理場模擬需求而持續攀升。

11 風險

11.1 技術路線風險

• 4nm 被 3nm 價格快速壓縮：若台積電 N3E/N3P 定價策略激進（如 2025 年後晶圓價格與 N4P 價差縮小至 20% 以內），可能侵蝕 4nm 在中高階市場的競爭力，使客戶加速跳到 3nm。目前 3nm 晶圓溢價仍較高（行業估算約 30–40%），但未來走勢值得關注。
• 三星 4nm 良率超預期修復：若三星 4LPP+ 在 2025–2026 年實現良率躍遷至與台積電可競爭水平，將可能帶來代工價格下行壓力及華為/海思等受限客戶的替代口子擴大，衝擊台積電 4nm 客戶集中度與議價權。目前三星 4nm 良率公開資料有限，各第三方估算分歧較大，需以未來獨立晶片分析為準。

11.2 市場與需求風險

• 智慧手機增長見頂：全球智慧手機出貨量連續多年處於平台期（IDC 2024 年全年出貨量及預測），若換機週期延長或 AI 手機滲透不及預期，4nm 需求可能出現結構性拖累。
• AI 邊緣化節奏不確定性：雖然 AI PC/AI 手機被寄予厚望，但消費者對端側 AI 的付費意願尚未經完整週期驗證。若 4nm+NPU 未能兌現應用層的實質改變，市場出貨量有落空風險。

11.3 供應鏈與地緣政治風險

• EUV 裝置供給約束：ASML EUV 光刻機產能有限，交付週期長。若地緣引發的出口管制擴大至非中國大陸區域的先進裝置，可能造成供應中斷或延遲。
• 晶圓代工過度集中：台積電在 4nm 節點份額超常集中，使得整個行業對該節點的供應安全高度依賴單一地緣區位（臺灣地區）。若出現極端地緣事件，受損面將波及高通、Apple、聯發科等多數設計廠商。
• 客戶遷移成本固化：4nm 生態粘性強（IP、DFM 規則、封裝適配等），設計公司改換代工廠的代價極高，形成事實上的“鎖定效應”，但該特性也是風險之源——一旦出現重大供應中斷，緩衝空間極小。

12 誤讀糾偏

以下為 4nm 節點常見認知誤區，均以可查證的行業共識為標準糾偏：

誤讀 1：“4nm 指的是電晶體柵極寬度 4 奈米”

糾偏：自 22nm 節點之後，製程命名已與物理柵長脫鉤。ITRS 等國際機構多年前已停止以柵長定義節點。4nm 實際柵長（L_g）約 12–16nm 量級（TechInsights 2023 年逆向分析資料），節點名稱是代工廠商業營銷與效能代際的標籤，非物理尺寸描述。

誤讀 2：“4nm 已經使用 GAA 電晶體”

糾偏：量產 4nm（台積電 N4 系列、三星 4LPP 等）均為 FinFET 結構。台積電 N2 才引入奈米片 GAA，三星雖在 3nm 率先使用 GAA（MBCFET），其 4nm 仍是 FinFET。認定“4nm 採用 GAA”會高估技術激程序度並錯誤判斷良率爬坡速度。

誤讀 3：“SRAM 在 4nm 還有顯著縮放”

糾偏：SRAM 位單元面積縮放自 5nm 起已趨停滯，4nm 僅實現個位數百分比微縮。晶片設計若依賴大型快取，將顯著增加晶片面積，迫使架構師更多地依賴邏輯密度提升而非快取擴容來兌現 PPA 收益。此為業內公開共識（IEDM 論文及第三方拆解報告均有論證）。

誤讀 4：“4nm 效能自動碾壓 5nm”

糾偏：4nm 帶來的 PPA 提升高度依賴 DTCO 具體實現及晶片設計公司的協同能力。若缺乏最佳化的標準單元選擇、電壓域劃分和版面配置規劃，實際收益可能大幅低於宣傳的理論值。真實提升呈高度“設計實現相關”（design-implementation dependent）特徵，公開評測結果顯示不同 4nm 晶片同頻功耗差異可達 10–15%。

13 最新事件

2024–2025 年重要節點動態

• 2024 年 Q2: 台積電釋出 N4C，定義其為成本最佳化版 4nm，去除部分非必要光罩層，瞄準降本中端晶片，生命週期延伸至 2026 年以後（台積電 2024 技術論壇公開資料）。
• 2024 年 Q4: 高通推出新一代驍龍 8 系列平台，沿用台積電 4nm 增強版（據推測為 N4P 或進化版本），整合升級 NPU 和 5G Advanced 能力（高通驍龍峰會 2024，公開產品釋出資訊）。
• 2025 年 Q1: 聯發科釋出天璣 9400，繼續採用台積電 4nm 平台（部分變種），強化能耗比來應對 3nm 競品（聯發科公開產品資料及媒體溝通會資訊）。
• 2025 年 3 月: 市場上傳出三星 4LPP+ 良率出現突破性進展的訊息，但公開獨立拆解報告尚待驗證。若有確鑿資料確認，將對 4nm 代工格局產生重要影響（訊息源自 The Elec 等韓國媒體報道，為未經官方確認的供應鏈傳聞）。

市場與技術事件

• AI PC 首年放量：高通驍龍 X Elite（4nm）在 2024 年推動 Windows on Arm 筆電出貨超百萬顆級別（IDC 2024 年第四季度出貨量追蹤資料，精確數量未全公開），2025 年有望繼續擴大滲透。驗證了 4nm 在 PC 端的價格/能效甜區位置。
• 汽車認證里程碑：輝達 Orin 升級版 4nm 定製及 Mobileye EyeQ 系列部分新平台車規認證推進，從消費電子節點延伸到汽車節點的時間線在加速，但車規認證週期和車廠匯入節奏仍慢於手機（公開的第三方汽車半導體報告，Yole Intelligence 及 Strategy Analytics 均有追蹤）。
• 中國大陸先進製程進展有限：SMIC 在先進節點上的能力已受廣泛關注，但其良率與規模的公開證據集中於 7nm 等效製程及以下。在 4nm 製程節點，目前無公開證據表明中國大陸代工廠具備量產能力，或已形成可與台積電/三星形成競爭的局面（公開資料來源未見可靠資料）。地緣風險仍是長期變數。

14 追蹤指標

研究 4nm 節點景氣度時，建議追蹤以下可公開獲取的指標維度：

定量高頻指標（可查）

1. 台積電季度營收中 7nm 及以下製程佔比（台積電法說會，每季揭露），間接觀察 4nm 所屬先進節點貢獻趨勢。
2. 高通及聯發科 SoC 出貨量與 ASP（各自法說會，可觀察單價走勢及 4nm 晶片滲透情況）。
3. ASML EUV 系統新增訂單及積壓(Bookings/Backlog，季報揭露)，反映代工廠先進製程擴產節奏。
4. Cadence/Synopsys IP 授權營收增長率（季報及管理層電話會，先進節點 EDA 投入趨勢體現）。
5. 全球智慧手機出貨量（IDC/Counterpoint 每季更新，終端需求大盤）。
6. 台積電資本支出展望（年報及法說會，前瞻擴產計劃）。若展望出現超預期延伸，可能暗示先進節點需求加碼。

定性中頻指標（需查詢） 7. 三星 4nm 良率第三方獨立拆解報告（TechInsights 等機構，非每年例行釋出）。 8. Apple新產品晶片製程選擇（iPhone 等釋出會資訊，觀察是否持續部分沿用 4nm，以窺成本控制策略）。 9. 輝達/英特爾對外部代工節點的新訂單公告（影響 4nm 供需格局）。 10. 地緣政治出口管制政策更新（美/日/荷在半導體裝置管制方面的新規釋出，影響產能擴張與裝置調配）。

以上指標均為公開可得，且可作為宏觀及結構的輔助觀測點，而非對單一公司的績效預測。核心驅動在於“4nm 未來數個季度在設計公司 pipeline 中的滲透與價格變化”。

15 信源

以下為本概念頁引用的核心公開資料來源與查詢路徑，均不涉及非公開資訊或內幕資訊：

1. 台積電官方：技術論壇公開論文（N4/N4P/N4X/N4C 釋出說明），季度法說會檔案及營收簡報，官方網站技術頁面。
2. 三星電子官方：三星晶圓代工技術部落格，季度 DS 部門業務報告及投資者關係材料。
3. ASML：年度報告及季度業績檔案（EUV NXE 系統銷量及積壓訂單資料）。
4. Counterpoint Research：“Global Smartphone AP-SoC Advanced Node Shipment Forecast, 2025” (2024 年 7 月釋出) 及季度手機晶片出貨量追蹤報告。
5. TechInsights：4nm 晶片截面逆向分析及電晶體密度估算報告（2023-2024 年版）。
6. IC Knowledge：“Logic Density and SRAM Scaling Trends”年報系列，對 4nm 密度、SRAM 縮放等提供長期追蹤。
7. IEDM/VLSI Symposium：FinFET 及 DTCO 相關學術論文，為技術引數提供公開理論基礎（如最小金屬間距、接觸電阻量級等）。
8. Digitimes / The Elec：長期供應鏈產能報道，提供晶圓代工價格估算及產能利用率等一線資訊，本文引用其行業調查口徑，均標註為估算。
9. Yole Intelligence：汽車半導體先進製程匯入分析及 GPU/SoC 先進節點市場預測。
10. 企業公開財務檔案：高通、聯發科、Cadence、Synopsys 等季度/年度財報與電話會議記錄，所有營收/份額/增長率相關推斷均以公開資料來源為準。

資料可靠性說明：所有標為 [行業估算] 或 [供應鏈估算] 或未註明官方來源的具體數字（如電晶體密度、EUV 層數、晶圓價格、流片費用、良率數值等），均為體感數量級級別的行業參考值而非精確財務依據。公開資料中未見代工廠對上述指標的逐一揭露公示，請相關研究以公司官方揭露和獨立機構驗證資料為最終參考。