背面接觸（Backside Contact, BSC）技術

3秒速覽

一種先進的晶片封裝和供電技術。核心思想是將晶片的供電網路（電源軌） 移至晶圓背面，而將訊號傳輸網路保留在正面，實現“供電”與“訊號”的物理分離。這能顯著降低電壓降、提升功率效率和效能密度，是突破先進製程（特別是3nm及以下）晶片功耗和效能瓶頸的關鍵技術之一。

3分鐘理解

• 是什麼？ 背面接觸技術是對傳統“正面供電”（Frontside Power Delivery, FSP）架構的根本性革新。在傳統工藝中，電源線和訊號線都布在晶圓正面，互相爭奪寶貴空間，導致佈線擁堵和嚴重的電阻-電容（RC）延遲。
• 為什麼重要？ 隨著電晶體尺寸微縮，供電網路（PDN）的複雜度和瓶頸效應急劇增加。背面接觸技術通過：
  1. 釋放正面空間：移除正面的電源線，為訊號線提供更多佈線通道，降低擁堵。
  2. 降低IR Drop（電壓降）：背面供電網路可以做得更厚、更寬，電阻更低，能提供更穩定、更高效的電源。
  3. 提升效能與功耗：更高效的供電直接轉化為更高的晶片執行頻率和更低的功耗。
• 在產業鏈中的位置：它屬於半導體制造後段工藝與先進封裝交叉的“鏈-芯-核”中的“核”層級，是實現下一代高效能AI晶片（如GPU、TPU）和高階CPU/SoC的關鍵使能技術。

15分鐘專家深入

1. 技術原理與核心挑戰

• 原理：在晶圓製造完成正面器件（電晶體）和大部分金屬互連層後，將晶圓減薄，並在背面進行光刻、刻蝕和金屬化，形成與正面電晶體連線的背面電源觸點（Backside Power Via）。通過這些奈米級到微米級的通孔，將背面金屬化的電源軌直接連線到電晶體的源極/漏極。
• 關鍵技術：包括超薄晶圓處理、高精度對準（背面與正面結構對準）、背面金屬化工藝（如釕、銅）、以及熱管理。
• 核心挑戰：
  • 工藝複雜度：需要增加數十道新工藝步驟，對裝置精度和工藝控制要求極高。
  • 熱管理：電源網路在背面，熱量需要從背面匯出，對封裝散熱設計提出新要求。
  • 成本與良率：初期成本高昂，良率爬坡是商業化關鍵障礙。

2. 產業鏈上下游圖譜

• 上游（裝置與材料）：
  • 裝置：晶圓減薄裝置（如DISCO）、背面光刻機（ASML、尼康、上海微電子）、金屬沉積裝置（PVD/CVD，應用材料、科林研發）、鍵合裝置。
  • 材料：超薄晶圓支撐系統、背面金屬化材料（釕、銅）、臨時鍵合/解鍵合材料、CMP漿料。
• 中游（設計與製造）：
  • 晶片設計：需要全新的EDA工具和IP庫支援背面供電網路的設計與驗證。
  • 晶圓代工：技術的主要推動者和整合者，提供背面接觸工藝平台。
  • 先進封裝：與2.5D/3D封裝（如Chiplet）技術結合，是異構整合的未來方向。
• 下游（應用）：
  • 高效能運算：AI加速器、資料中心CPU/GPU、高階伺服器晶片。
  • 移動旗艦SoC：對能效比要求極高的智慧手機應用處理器。
  • 其他：未來可能擴充套件至自動駕駛、高階FPGA等領域。

3. 代表公司（全球格局，截至2023-2024年公開資訊）

• 技術引領者：
  • 台積電（TSMC）：將其背面供電技術命名為 “Backside Power Rail (BPR)” ，計劃在N2（2nm）節點於2025年量產匯入。其SoIC技術可與BPR結合，是3D整合的領先方案。
  • 英特爾（Intel）：早在Intel 20A（2nm級） 工藝中就規劃了 “PowerVia” 背面供電技術，預計於2024年量產，是行業內最早宣佈量產計劃的大廠之一。
  • 三星（Samsung）：在 “SF2（2nm）” 節點中規劃了背面供電網路，具體商用時間略晚於英特爾。
• 關鍵供應商：
  • EDA廠商：新思科技（Synopsys）、益華電腦（Cadence）、西門子EDA 提供相關設計工具。
  • 裝置/材料廠商：應用材料（AMAT）、科林研發（Lam Research）、ASML、東京電子（TEL）、日本半導體能源研究所（SEL）等均在此技術鏈上有關鍵版面配置。

4. 中國進展

• 中國大陸在背面接觸技術上處於 “積極研發，追趕突破” 階段。
• 晶圓代工：中芯國際（SMIC） 在先進製程研發中必然涉及相關技術儲備，但公開量產路線圖中未明確提及背面接觸技術的具體代次和時間表。華虹半導體等主要聚焦特色工藝，對此前沿技術公開揭露較少。
• 先進封裝：長電科技、通富微電、甬矽電子等封測龍頭在先進封裝技術上積極版面配置，是未來整合背面接觸技術晶片的關鍵環節。部分公司與國內設計公司合作，已開始研發基於2.5D/3D封裝的AI晶片方案，為未來應用背面接觸技術的晶片做好封裝準備。
• 裝置與材料：國產半導體裝置和材料廠商（如北方華創、中微公司、安集科技等）在部分環節有突破，但針對背面接觸工藝的全套國產化解決方案尚不成熟，部分關鍵裝置和材料仍依賴進口。

5. 風險與爭議

• 技術風險：工藝過於複雜，可能導致良率提升緩慢、生產成本居高不下，初期可能僅限於最高階的晶片產品。
• 產業鏈風險：高度依賴全球頂尖的裝置和材料供應鏈，地緣政治因素可能導致技術獲取和裝置維護受阻。
• 商業化風險：其帶來的效能/功耗收益是否足以抵消成本的顯著增加，需要市場（尤其是AI算力市場）的持續強勁需求來驗證。
• 技術路徑爭議：業界對“背面接觸”是否是 “必選項” 存在討論。部分觀點認為，通過正面供電的持續最佳化（如CFET電晶體、新材料） 和先進的3D封裝堆疊，也可能達到類似效果，且成本更可控。這是一場關於“更極致的微縮”與“更巧妙的整合”之間的路線之爭。

免責宣告：以上資訊基於公開技術論文、行業分析報告及公司官方揭露整理，僅作產業知識交流之用，不構成任何投資或決策建議。所涉數字與時間點均基於各公司截至2023-2024年的公開路線圖，實際情況可能因技術發展而調整。部分具體市場份額及詳細技術引數，公開資料未見權威統計，以各公司最新公告為準。