化學氣相沉積
3 秒看懂
化學氣相沉積（CVD）是讓氣態前驅體在加熱或等離子體啟用的襯底表面發生化學反應，原位“生長”出固態薄膜的核心技術。它幾乎是每一枚晶片、每一塊光伏電池、每一片顯示屏中無數奈米級介電、導電、阻擋層的終極製造手段——用氣體去書寫材料的微觀結構。
3 分鐘產業解釋
在半導體或泛半導體工廠，CVD 裝置將晶圓或玻璃基板放在精確控溫的反應腔內，通入精確配比的特種氣體（如矽烷、氨氣、WF₆）。通過熱能、等離子體或光能引發化學鍵斷裂與重組，反應物以原子/分子級別沉積在表面形成薄膜，揮發性副產物被真空泵抽走。
產業上根據反應能量來源和壓力條件分化為多種形態：低壓 CVD (LPCVD) 用於高質量多晶矽、氮化矽；等離子增強 CVD (PECVD) 以低溫（<400°C）適應後端互連和鈍化層；原子層沉積 (ALD) 將 CVD 的自限制表面化學推到極致，實現埃級厚度控制，是 7 nm 以下邏輯/DRAM 高 k 介質、金屬柵極的關鍵；金屬有機 CVD (MOCVD) 主導化合物半導體（GaN、GaAs）外延，從 LED 到 5G 射頻功率晶片。
全球 CVD 裝置市場長期由應用材料、科林研發半導體、東京電子、ASM International 等巨頭把持；國內北方華創、拓荊科技、中微公司在 PECVD/ALD/MOCVD 領域正形成替代能力。CVD 每一次氣體的加減，都在改寫摩爾定律的物理邊界。
15 分鐘專家深入
要把 CVD 理解透，不能只停留在“用氣體鍍膜”，而需要掌握表面上發生的傳質、反應、成核與微結構演化這一連串物理化學過程。
1. 反應與輸運的耦合
前驅氣體以層流或射流模式通過載氣帶入腔體，擴散穿過邊界層到達晶圓表面。此處有兩個競爭路徑：
- 均相反應：氣體在主流或邊界層內發生氣相成核，生成顆粒物，導致薄膜缺陷。
- 異相反應：反應物吸附於表面，經歷表面擴散、化學反應、副產物脫附。這是獲得純淨薄膜的理想路徑。
工藝視窗（溫度-壓力-流量）需要讓異相反應占絕對主導，典型的 LPCVD 因低壓氣體擴散係數高，表面反應速率控制變為限制步驟，臺階覆蓋性優異。
2. 成核模式決定微結構
薄膜最初以原子團簇形式出現，隨後長大合併，成核型別（教科書範式）：
- 島狀 (Volmer-Weber)：沉積原子彼此結合更強，形成分立島，常見於金屬/SiO₂ 上的 MOCVD 生長。
- 層狀 (Frank-van der Merwe)：原子更易與襯底鍵合，逐層鋪展，是同質外延的理想模式。
- 層加島 (Stranski-Krastanov)：先層後島，在失配應力下形成量子點等。
應力控制至關重要。熱失配和本徵應力疊加可能造成薄膜開裂或剝落，而適度的壓應力反而能增強溝道遷移率（應變矽技術）。
3. 臺階覆蓋與保形性
CVD 最大的優勢是其固有的三維覆蓋能力。衡量指標為保形性 C = t_{bottom}/t_{top}，LPCVD 在深層接觸孔中可達 >0.9，而物理氣相沉積（PVD）的視線特性在典型孔徑下常低於 0.3。2.5D/3D 封裝和 3D NAND 高達上百層的臺階對 ALD 的 100% 保形性依賴已達到工藝極限。
4. 關鍵引數與質量指標
- 沉積速率：通常幾十 nm/min 到數 μm/min（LPCVD 低，PECVD 中，HDPCVD 高，ALD 極慢～Å/迴圈）
- 均勻性：片內厚度差異 <1%~5% 為優良；片間均勻性決定晶圓級良率。
- 折射率、應力、介電常數：通過調節射頻功率、矽烷/N₂O 比例、溫度等精確控制。
- 顆粒增加量：<0.1/cm² 是先進儲存產線的起碼要求。
這些引數間的折衷是永恆的課題：加快沉積往往犧牲均勻性和應力，升高溫度提升質量卻超出熱預算。等離子體增強與脈衝技術（如 PEALD）正是為了撕裂這種耦合。
技術原理（最深 —— 與產業落地的連線圖）
CVD 技術雖分支眾多，但核心機制可統一為一條“反應-輸運-生長”軸線。以下用最精簡的架構揭示其深層物理，並結合典型反應器方案。
[氣體輸送] [激發/活化]
前驅體+載氣 ──→ MFC→噴淋頭 熱能（爐管）、RF等離子體、UV
│ │
▼ ▼
┌─────────────┐ ┌─────────────┐
│ 邊界層擴散 │←─│ 均相反應 │（避免：生成粉末）
└──────┬──────┘ └─────────────┘
│
┌──────▼──────┐
│ 表面吸附 │ ←── 蘭繆爾型或前驅體解離吸附
│ 表面擴散 │ ←── 阿倫尼烏斯行為，活化能0.1-2 eV
│ 化學反應 │ ←── 水解、還原、熱解、氧化
│ 晶格併入 │
└──────┬──────┘
▼
薄膜生長 + 副產物脫附 → 排氣關鍵引數定量關係（定性依賴，非特定機臺）：
- 沉積速率
R在表面反應控制區遵從 Arrhenius 指數形式，在傳質控制區對溫度不敏感，與反應物濃度和擴散係數相關。 - 臺階覆蓋率
C與反應粘度因子、平均自由程、反應器壓力密切關聯：較高壓力導致相鄰步驟間供應競爭，覆蓋率下降；表面反應係數極低的反應（如某些 ALD 化學）獲得完美保形性。 - 等離子體 CVD 中，射頻功率密度（典型 0.1~1 W/cm²，估算）耦合入電子能量分佈函式，產生自由基和離子，顯著降低工藝溫度（從 >600°C 降到 <400°C），但可能引入離子轟擊損傷。
並行機制與權衡（定量描述）：
- 薄膜應力σ = σ_thermal + σ_intrinsic，熱應力與 ΔCTE×ΔT 線性相關，本徵應力與沉積能量有關，過高離子轟擊可把張應力扭轉為壓應力。
- 溼法刻蝕速率（作為膜質探針）與沉積溫度和等離子體功率密切相關，品質較高的 SiO₂ 在稀 HF 中的刻蝕速率接近熱氧化層（參考慢約 1 nm/s 級別）。
由於沒有具體機臺資料，以上數字僅表達定性趨勢和數量級概念，實際數值依裝置、工藝配方而異。
技術演進史
- 1960s：首次用於半導體鈍化層，常壓 CVD (APCVD) 沉積 SiO₂。
- 1970s：LPCVD 問世，多晶矽柵極、氮化矽掩模普及，大幅提升均勻性和產量。
- 1980s：PECVD 出現，以 <400°C 適應鋁互連，成為後道介質標配。
- 1990s：高密度等離子體 CVD (HDPCVD) 實現無空洞淺槽隔離（STI）填充；MOCVD 掀起高亮度 LED 商業化熱潮。
- 2000s：ALD 從實驗室躍入量產，Intel 45 nm 節點引入 HfO₂ 高 k 柵介質，原子層工程成為邏輯核心。
- 2010s：3D NAND 超多層（>100 層）推動低溫、高保形 ALD 氧化/氮化物需求暴增；等離子增強 ALD 克服前驅體反應惰性。
- 2020s：區域選擇性沉積（ASD）、自對準工藝（SADP/SAQP）、二維材料 CVD 生長、低溫 ALD 用於 EUV 光刻膠底層等成為研發熱點。GAA 電晶體奈米片釋放與外延的 CVD/ALD 扮演關鍵角色。
技術路線對比（量化、定性表）
| 技術路線 | 典型溫度 (°C) [範圍] | 壓力範圍 (Torr) | 臺階覆蓋 | 沉積速率 | 主要應用場景 | 缺點 |
|---|---|---|---|---|---|---|
| APCVD | 400~900 | 760 | 差 (傳質限制) | 高 | 早期鈍化，外延（同 SiCl₄法） | 顆粒多，均勻性差 |
| LPCVD | 550~800 | 0.1~1 | 優異 (>0.9) | 低 (nm/min) | 多晶矽柵、氮化矽掩模、氧化層 | 熱預算高 |
| PECVD | 200~400 | 0.5~10 | 中等 (~0.5-0.8) | 中-高 | 互連介質、鈍化、抗反射層 | 離子損傷，本徵應力複雜 |
| HDPCVD | 300~700 | 1~10 mTorr (體等離子體) | 良好 (~0.8-0.9) | 高 | STI 填充，IMD 高密度介質 | 裝置複雜，成本高 |
| ALD (熱) | 100~350 | 0.1~10 | 完美 (1.0) | 極低 (Å/迴圈) | 高 k 柵介質、襯墊層、先進互連阻障 | 生產率極低 |
| PEALD | 室溫~300 | 0.1~5 | 完美 (1.0) | 低 (Å/迴圈) | 低溫高保形介質，3D NAND，封裝 | 前驅體選擇受限 |
| MOCVD | 500~1200 (襯底) | 50~760 (常壓/低壓) | 取決於條件，可外延 | 中 (μm/h量級) | GaN LED、雷射器、HEMT、光伏 | 含碳雜質，安全風險 |
注：具體數值因反應器、工藝配方不同有巨大差異，本表僅反映典型產業視窗。
上下游
上游 —— 氣體與核心零部件
- 特種氣體和前驅體：矽烷（SiH₄）、TEOS、TMA（三甲基鋁）、WF₆、NH₃、三甲基鎵等，純度要求 6N 以上，是直接決定薄膜質量的“墨水”。
- 零部件與子系統：高精度質量流量控制器（MFC，響應時間 <0.5 s）、耐腐蝕噴淋頭、射頻電源（13.56 MHz 及諧波）、真空泵組（幹泵+分子泵/羅茨泵）、加熱器與晶圓傳送系統（真空機器人）。
下游 —— 器件與終端市場
- 積體電路：邏輯（柵極堆疊、側牆、接觸刻蝕停止層、低 k 介質），儲存（DRAM 電容，3D NAND 字線隔離、溝道多晶矽、阻擋層），3D 封裝中介層介質。
- 化合物半導體：GaN 射頻功率放大器、Mini/Micro LED、雷射二極體、SiC 柵氧化層（可靠性關鍵）。
- 光伏：HJT 電池非晶矽鈍化層、PERC 背鈍化 Al₂O₃ / SiNₓ 堆疊，ALD Al₂O₃ 成為核心。
- 顯示：TFT 的 a-Si / poly-Si 有源層、柵絕緣層 SiO₂/SiNₓ，柔性 OLED 阻水阻氧薄膜（CVD 聚合物或無機多層）。
- 其它：MEMS 犧牲層/結構層、生物晶片塗層、航空航天熱障塗層、工具硬質塗層等。
關鍵指標
- 薄膜厚度與均勻性：橢偏儀/反射儀測量，片內（site-to-site）和片間（wafer-to-wafer）一致性，先進工藝標準差 <1%。
- 保形性：用 SEM/TEM 測量臺階處覆蓋比，3D 結構下 100% 保形是 ALD 的硬門檻。
- 薄膜應力：晶圓曲率法測定，通常要求 |σ| < 200 MPa，具體數值取決於整合需求。
- 介電效能：擊穿電場（MV/cm）、漏電流密度（A/cm² at given bias）、介電常數 k（低 k 需 <2.7~2.5，高 k 需 >20）。
- 溼法刻蝕速率：用來衡量膜緻密性，與熱生長 SiO₂ 的比值刻蝕速率比（ERR）越低越好。
- 顆粒汙染：每片增加顆粒數（Δ Adders），>0.09 μm 顆粒嚴格管控。
- 沉積速率與被利用率：量產追求高產出率（wph），前驅體利用率影響成本。
- 重複性：長期執行膜厚漂移＜±0.5%~1% 是穩定生產的基礎。
供需與市場資料
基於行業研究機構的公開資料架構[^1]，CVD 裝置（含 ALD）市場為半導體前道裝置中最大的細分市場之一，近兩年全球規模約在 120~150 億美元區間（隨晶圓製造資本支出劇烈波動）。
增長驅動力：
- 邏輯：每代製程薄膜層數增加約 20%~30%，尤其是 ALD 步驟呈指數上升。
- 3D NAND：從 64 層到 2XX 層，層數翻倍直接拉動沉積工序數量近乎線性增長。
- 先進封裝：中介層、再分佈層、混合鍵合介質等大幅提升 PECVD/PEALD 需求。
- 化合物半導體：電動車和 5G 擴張拉動 SiC、GaN 功率器件的 MOCVD 與 LPCVD 裝置。
供應格局高度集中，前三大供應商佔據約 70%~80% 份額（估算），產品線幾乎覆蓋所有 CVD 細分。國內裝置廠商在 PECVD 硬掩膜、氮化矽沉積、MOCVD GaN 等領域批次進入產線，市場份額穩步攀升，但在高階 ALD、超低損傷 PECVD 及與全球頂尖邏輯/儲存大客戶的深度繫結方面仍有巨大空間。
[^1] 因本次檢索未返回即時資料，上述數字基於行業公開資訊的定性描述，非精確統計，具體請參見 SEMI、VLSI Research、Gartner 等報告。
代表公司與資本對映
資本對映無法給出具體估值或預測，僅列出核心產業參與方及公開程式碼，作為產業鏈觀察參考。
全球巨頭：
- 應用材料 (Applied Materials, NASDAQ: AMAT)：平台級產品（Endura®、Producer®、Centura®）覆蓋 PECVD、LPCVD、ALD、HDPCVD，是邏輯/儲存沉積的絕對支柱。
- 科林研發半導體 (Lam Research, NASDAQ: LRCX)：在 3D NAND 高深寬比 ALD、電鍍、刻蝕關聯 CVD 領域優勢顯著。
- 東京電子 (Tokyo Electron, TSE: 8035)：TELINDY 等 ALD 平台，廣泛版面配置化合物半導體和氧化/擴散。
- ASM International (ASM International NV, Euronext: ASM / OTC: ASMIY)：ALD 技術領導，EUV 輔助層選擇性沉積等前沿。
- Kokusai Electric (TSE: 6525)：爐管式批次 CVD/ALD，在儲存市場佔有重要地位。
國內主力與上市公司：
- 中微公司 (688012.SH)：MOCVD 曾顛覆 LED 行業，已在功率 GaN/SiC、Mini LED、先進封裝 CVD 取得突破。
- 北方華創 (002371.SZ)：PECVD、LPCVD、ALD（Thermal/PE），邏輯/儲存/化合物全覆蓋平台。
- 拓荊科技 (688072.SH)：PECVD、SACVD、PEALD，邏輯/儲存客戶拓展迅速。
- 盛美上海 (688082.SH)：電鍍、ALD 銅互連、清洗，部分 CVD 工藝裝置。
核心材料/零部件對映：
- 前驅體/特氣：法國液化空氣、林德、關西化學、南大光電 (300346.SZ)、雅克科技 (002409.SZ)、華特氣體 (688268.SH) 等。
- 射頻電源與壓力控制：MKS Instruments, 國產品牌正逐步替代。
產業資本更關注具備平台化能力、能從單臺裝置擴充套件到整線工藝解決方案的玩家。
投資邏輯
- 薄膜密度提升的確定性：晶片從平面走向三維（GAA、CFET、3D 堆疊），每平方毫米需要沉積的薄膜總厚度呈指數增加，CVD/ALD 的單位面積價值量只增不減。
- 配方粘性構築護城河：一旦特定膜質在客戶產線定型，更換供應商的良率風險與時間成本極高，先入者優勢明顯。
- 國產替代的階梯式機會：先從要求較低的鈍化/掩模層切入，逐步上攻超薄高 k、低損傷介質、高保形填充等勝負手工藝，裝置國產化率邏輯堅實。
- 週期波動中的資本支出彈性：半導體行業週期性顯著，下行期裝置訂單回撥，但技術升級驅動的工藝步驟增加長期呈單向上升，長期弱化純週期屬性。
風險因素：庫存修正期晶圓廠暫緩投資；下一代技術路線突變（如 CFET 實現方式變化可能改變某些沉積介質的需求量）；地緣政治限制裝置出口。
常見誤讀糾偏
-
“CVD 就是保形沉積” ×
保形性是可以通過工藝設計獲得的特性，並非 CVD 的固有屬性。常壓 CVD 的臺階覆蓋遠不如 LPCVD，PECVD 若氣流和等離子體分佈不當會出現“麵包屑”式邊緣堆積。真正完美的 100% 保形屬於經過精密前驅體化學設計的 ALD。 -
“ALD 只是 CVD 的一種” ×
雖然 ALD 與 CVD 使用類似的氣體引入方式，但其成膜機理本質不同：傳統 CVD 是連續的同步反應；ALD 是分步的、自限制的表面飽和反應。這一差異賦予 ALD 亞奈米厚度精度和無與倫比的保形性，也造成了其極低的生產率。把 ALD 當成快速的“微觀 CVD”是極大的誤解。 -
“溫度越高薄膜質量越好” ×
高溫可提供更充分的熱能輔助化學鍵重排、降低雜質，但受熱預算限制，先進節點退火溫度不斷下探。PECVD 和 PEALD 通過非熱平衡方式在低溫下也能獲得緻密薄膜，且低溫有助於防止底層材料擴散或相變。
學習路徑
- 入門：S. M. Sze 《半導體器件物理與工藝》、梅瑞迪斯《化學氣相沉積手冊》。
- 深化：MIT 公開課“Microelectronics Processing”、Stanford “Nanomanufacturing”課程部分；閱讀應用材料、ASM 等公司的技術白皮書和專利。
- 定量與模擬：COMSOL/SEMulator3D 的 CVD 模組，理解流體-反應耦合。
- 前沿：IEEE Transactions on Semiconductor Manufacturing、Advanced Materials 等期刊中區域選擇性沉積、2D 材料 CVD、低溫 ALD 相關論文。
一句話總結
化學氣相沉積是用氣體分子在奈米尺度書寫固態世界的工藝語言，其精度與可控性，構築起從電晶體柵極到3D儲存器陣列的每一層原子秩序。
延伸閱讀與來源
- Pierson, H.O. Handbook of Chemical Vapor Deposition (CVD), Noyes Publications.
- Dobkin and Zuraw, Principles of Chemical Vapor Deposition, Springer.
- SEMI 行業標準與市場報告（www.semi.org）。
- 各裝置公司官網投資者關係頁面與公開年報。
- 線上技術社群：Semiconductor Engineering, EPSnews, 雪球/知乎的半導體裝置深度分析。
（因本次聯網檢索未返回有效結果，無法提供具體超連結，請通過學術資料庫和產業報告庫獲取最新資訊。）