摻雜
3 秒看懂
摻雜 (Doping) 是半導體制造前道工藝 (FEOL) 的核心工序，本質是向極高純度的本徵半導體晶體中，以原子級精度有控制地引入特定微量雜質元素。這一步驟並非簡單的物理混合，而是為了精確而永久性地改變晶體區域性的電導型別（N型/P型）和電阻率。
沒有摻雜，就沒有二極體、電晶體和一切積體電路。在矽基CMOS工藝中，摻雜主要使用Ⅲ族元素（如硼B）形成P型區，Ⅴ族元素（如磷P、砷As）形成N型區。主流技術路徑是離子注入——將雜質原子電離、加速至數千乃至數百萬電子伏特後轟擊晶圓表面，令其嵌入晶格；隨後通過毫秒級高溫退火修復晶格損傷並激活雜質電活性。
隨著電晶體微縮至GAA奈米片與即將到來的CFET時代，摻雜工藝的挑戰正從“二維平面的精確摻雜”演變為“三維結構的原子級全包圍共形摻雜”。
3 分鐘產業解釋
在晶片製造的數百道工序中，摻雜工序並非一次性完成，而是嵌入在所謂“前道工藝”的各個關鍵模組反覆進行。一顆先進CPU或GPU上的數十億個電晶體，其製造流程中需經歷十幾次甚至數十次不同能量、劑量、角度和元素種類的注入步驟，以分別形成阱區、閾值電壓調整區、輕摻雜漏區 (LDD)、重摻雜源漏區、多晶矽柵等。
從產業價值鏈角度看，摻雜技術鏈可分為三大核心環節：
- 摻雜源材料：這是專用特種電子氣體與固體源市場，產品包括高純乙硼烷(B₂H₆)、三氟化硼(BF₃)、磷化氫(PH₃)、砷化氫(AsH₃)等，純度要求通常在6N(99.9999%)以上。該環節由林德、液化空氣、關東電化、Entegris等少數全球性特種化工巨頭壟斷。
- 摻雜裝置：離子注入機是絕對主流，按束流能量和強度分為中束流、大束流、高能注入機三大類。為解決三維結構側壁摻雜難題，等離子體沉浸式離子注入(PLAD)裝置正在快速普及。此外，固態源擴散爐、雷射摻雜裝置等作為補充技術存在於特定市場。
- 退火啟用裝置：注入後晶格損傷的修復與雜質電活性啟用，是決定摻雜最終有效性的關鍵。裝置已從傳統的爐管退火，演進至快速熱退火(RTA)、尖峰退火，並進一步迭代至適用於超淺結的毫秒級退火、雷射尖峰退火裝置，這些是5 nm以下節點的核心配置。
當前產業界最關注的技術難題集中於5 nm以下邏輯節點：
- 超淺結(USJ)：為防止短溝道效應，源漏結深需壓縮至10 nm以下，要求注入能量降至數百電子伏特，並精確控制橫向與縱向雜質分佈梯度。
- 三維共形摻雜：在GAA奈米片器件的源漏和LDD區域，必須在垂直、水平及側壁各個方向上實現高度均勻的雜質包覆，傳統束線注入已近物理極限，PLAD和單原子層摻雜技術由此進入產業化視野。
- 超低熱預算退火：為在啟用雜質的同時完全抑制其進一步擴散，要求退火工藝的熱預算逼近物理極限（如<1毫秒時間尺度），這對裝置能量源的均勻性和時間控制提出極高要求。
整個摻雜環節直接定義了電晶體的閾值電壓(Vt)、亞閾值擺幅(SS)、載流子遷移率、漏致勢壘降低(DIBL)效應和偏壓溫度不穩定性(BTI)等核心效能與可靠性指標。
技術原理
摻雜的物理化學基礎
摻雜原子在半導體晶格中的行為由其佔據位置決定：
- 替位式摻雜：雜質原子取代晶格位點上的矽原子。Ⅴ族元素(P、As、Sb)提供額外的一個價電子，成為施主雜質(Donor)，使半導體成為以電子為多數載流子的N型。Ⅲ族元素(B、Al、Ga、In)缺少一個電子形成共價鍵，產生一個空穴，成為受主雜質(Acceptor)，形成P型半導體。這是有效摻雜的唯一形式。
- 間隙式摻雜：雜質原子位於晶格間隙。這類原子通常不貢獻自由載流子且會引入晶格應力與深能級缺陷，是需通過退火消除的亞穩態。
離子注入的物理過程
離子注入機將雜質原子電離形成等離子體，經質量分析器篩選出單一質量/電荷比的所需離子，再通過高壓加速管賦予其極高動能，轟擊晶圓。離子通過與晶格原子的核碰撞（核阻止）和與電子的相互作用（電子阻止）損失能量，最終在距表面一定深度處停止，形成統計學上的類高斯分佈。
雜質分佈的投影射程(Rp)和標準偏差(ΔRp)由離子種類、注入能量和靶材共同決定。
- 注入能量：從0.1 keV的超低能注入到數MeV的高能注入，精確控制結深。
- 注入劑量：單位面積注入的離子數量，從用於閾值電壓微調的1×10¹¹ cm⁻²量級，到用於源漏歐姆接觸的1×10¹⁶ cm⁻²量級，精確控制電阻率。
- 溝道效應控制：離子若沿晶格開放通道“溝道”穿入，會遠超預期深度。通過將晶圓傾斜特定角度（如7°）或預先進行一次非晶化注入（PAI，通常注入Ge或Si），可有效抑制此效應。
退火與擴散動力學
注入過程會將大量晶格原子撞離原位，在最表層形成非晶層。後續退火過程通過固相外延再生長(SPER)修復晶格，並使雜質原子從間隙位置運動至替代位置，成為電活性雜質。 雜質原子的擴散行為是制約超淺結的桎梏。例如，硼在矽中的擴散主要通過矽自間隙原子介導，這導致了“瞬態增強擴散(TED)”效應——注：入產生的過量自間隙原子急劇加速硼的擴散，使結深難以控制。業界採用碳、氟共注入技術作為“陷阱”來捕獲自間隙原子，並結合極短時間、極高溫度的毫秒退火，在不給雜質擴散時間的前提下完成啟用。
關鍵引數
摻雜工藝的開發圍繞以下關鍵引數展開，它們是晶圓廠與裝置商共同最佳化的目標，也是衡量技術能力的標尺：
- 片內均勻性(Within-Wafer Uniformity)：通常以四探針法測量全晶圓方塊電阻(Rs)的1σ標準偏差/平均值衡量，先進工藝要求<1%。影響所有電晶體的一致性。
- 注入角度與劑量精度：束線的入射角精度控制在0.1°量級，劑量精度需低於1%。對於FinFET和GAA的側壁，不對稱會導致開路或漏電。
- 金屬汙染控制：鐵(Fe)、銅(Cu)、鈉(Na)等重金屬與鹼金屬原子是致命的複合中心與漏電源。關鍵層注入的金屬汙染水平須控制在<1×10¹⁰ atoms/cm²。
- 摻雜電啟用率：電活性雜質濃度與注入總雜質濃度的比值。超過固溶度的雜質會在退火時析出、形成電惰性團簇，增加電阻並降低遷移率。
- 熱預算(Thermal Budget)：通常以特徵擴散長度√(Dt)表示，D為擴散係數，t為時間。對於先進節點的超淺結，要求√(Dt) < 1 nm，這是採用毫秒退火的根本驅動力。
- 結深(Xj)與突變度(Abruptness)：從表面到雜質濃度低於襯底濃度處的深度稱為結深。超淺結對橫向和縱向的雜質濃度梯度要求極高，突變度可達<1-3 nm/decade(濃度每變化一個數量級所需的深度變化)。
技術路線
當前摻雜技術路徑正經歷從二維平面到三維共形、從束線注入到多元混合的範式轉變。以下對比基於公開文獻與行業共識，不指向特定廠商的具體量產引數。
| 技術路線 | 三維適應性 | 結深控制能力 | 產能(相對) | 主要應用場景 | 侷限性 |
|---|---|---|---|---|---|
| 束線離子注入 | 一般 | 優 (<10 nm) | 高 | 平面器件、FinFET頂部與側壁(傾角/扭角) | 對垂直側壁和非視線區覆蓋能力弱，低注入能量下束流銳減 |
| 等離子體沉浸注入 | 優異 | 極佳 (<5 nm) | 極高 | Fin側壁、GAA奈米片、深溝槽的全方位共形摻雜 | 劑量精確度略低於束線，存在等離子體導致的薄膜損傷風險 |
| 單原子層摻雜 | 好 | 原子級 (<1 nm) | 極低(研發中) | 前沿邏輯、量子計算、二維材料器件 | 產能極低，與產線整合的工藝模組尚未成熟 |
| 固態源擴散 | 差 | 差 (>20 nm) | 中 | 功率器件、深結形成、傳統制程 | 結深和濃度控制粗糙，不適合先進製程 |
注：具體數值範圍引自IEDM、VLSI Symposium等會議的公開研究，反映技術能力極限，不代表HVM(高量產)通用引數。
技術演進史
- 高溫擴散時代 (1950s–1970s)：以氣態摻雜源在1000°C以上爐管中預澱積並長時間推進。簡單但結深控制差，無法微細化。
- 離子注入引入 (1970s–1980s)：精確、可控、低溫工藝，與光刻膠相容，迅速成為MOSFET摻雜的工業標準。
- 低能注入與RTA時代 (1990s–2000s)：為應對0.25μm及以下節點，注入能量降低，快速熱退火(RTA)取代爐管，並結合PAI與共注入技術。
- 毫秒退火與PLAD商用 (2000s–2010s)：從32 nm節點開始，為形成超淺結，閃光燈退火、雷射尖峰退火等毫秒級技術商用化。PLAD開始用於解決3D FinFET側壁摻雜問題。
- 原子級精度與選擇性摻雜 (2020s至今)：圍繞GAA和CFET，行業開發單原子層摻雜、區域選擇性沉積摻雜等“自底向上”技術。退火進入亞毫秒、紫外雷射脈衝時代。
上游
摻雜產業鏈上游以高價值、高壁壘的精密裝置和超高純材料為特徵。
- 特種氣體與化學源：這是整個摻雜工藝的“彈藥”。核心材料包括乙硼烷(B₂H₆)、三氟化硼(BF₃)、磷化氫(PH₃)、砷化氫(AsH₃)等摻雜氣體，以及作為預非晶化注入源的四氟化鍺(GeF₄)和矽烷(SiH₄)。為滿足奈米級工藝需求，氣體純度需達6N乃至更高，其中水分和顆粒汙染是關鍵控制指標。（2023年行業年報口徑：全球高純摻雜氣體市場由林德(Linde)、液化空氣(Air Liquide)、關東電化(Kanto Denka)、Entegris四家高度壟斷。公開資料未見其精確市場份額資料。）
- 離子注入機核心零部件與子系統：高穩定性的離子源燈絲、耐離子濺射的高純石墨或金屬部件、高精度質量分析磁鐵、高頻高壓加速電源及靜電掃描系統，決定了注入機的壽命、利用率和精度。該領域供應商呈專業化特徵。
下游
摻雜是半導體制造內部的中間工序，其“下游”指向所有積體電路與相關器件製造。
- 先進邏輯晶片(CPU/GPU/SoC/AI加速器)：在5 nm及以下節點，單顆晶片的摻雜層數及難度達到頂峰，是摻雜創新技術最先應用的領域。直接關聯中束流、大束流、高能注入機及雷射退火平台。
- 先進儲存晶片(DRAM/NAND Flash)：對於DRAM的電容接觸注入和NAND的深孔、高劑量源極注入，對高深度、低損傷和大束流機臺有持續大量需求。
- 功率與模擬器件：涵蓋IGBT、Super Junction MOSFET、SiC和GaN功率器件等。此類器件通常要求極深的結深（數微米至數十微米）和極低體電阻，依賴MeV級高能注入機。尤其是SiC器件，因雜質在SiC中擴散係數極低，需在高溫（>1500°C）下進行高能高溫（Hot Implant）注入和專用超高溫啟用退火。
- CMOS影像感測器(CIS)、光子器件、MEMS感測器：此類器件需要定製化的深度與橫向摻雜分佈，以滿足光電轉換效率、波導特性和微機械結構的要求。
受益公司
本節所列公司為基於公開資訊和行業格局的產業鏈參與者梳理，不構成任何投資建議。
全球裝置與材料巨頭
- 應用材料：在離子注入和退火兩大市場均佔據全球領先份額。其VIISta系列平台覆蓋從超低能到大束流、從束線到等離子體注入的全部需求，Vulcan雷射退火平台在先進邏輯市場佔據主導。
- Axcelis Technologies：核心產品為“Purion”系列離子注入機，以高產能、高可靠性著稱，在功率器件和SiC市場的純離子注入器領域市佔率極高。
- Screen Holdings (原DNS Electronics)：全球雷射退火裝置的主要供應商之一，尤其在特定客戶先進邏輯節點的閃光燈毫秒退火裝置上擁有強大市佔率。
- 住友重機械工業(SHI) / Nissin Ion Equipment：日本兩大離子注入裝置供應商，在日系及部分亞洲代工和儲存產線中佔據穩定份額。
國內產業鏈主要參與者
- 裝置—離子注入：北京爍科中科信（已成為國內邏輯、儲存、第三代半導體產線離子注入機主力供應商，產品覆蓋中、大、高全系列束流）、凱世通半導體（萬業企業旗下，聚焦低能大束流與特種應用注入機，已獲國內主要客戶驗證並進入採購清單）。
- 裝置—退火：北方華創在傳統快速熱退火(RTP)領域有深厚積累，雷射尖峰退火裝置處於追趕與工程驗證階段。
- 材料：雅克科技、昊華科技、南大光電等國內特氣企業在磷烷、砷烷等高純摻雜氣領域積極版面配置，逐步進入國內晶圓廠供應鏈。（各公司最新訂單與驗證進展屬即時資訊，需查閱各公司公告及產業新聞）
市場規模
注：因摻雜深度內嵌於整個晶圓製造裝置與材料市場中，獨立的“摻雜市場”份額通常由多個專業機構的細分項拼接得出。以下資料需結合最新付費報告（如Yole Intelligence, TechInsights, VLSI Research的晶圓製造裝置及材料年度追蹤）稽核。
- 離子注入裝置市場：據行業估計，離子注入裝置長期佔全球半導體前道晶圓製造裝置(WFE)總投資的約3% - 5%。以2023年全球WFE市場約950億美元（公開資料來源：SEMI年終報告）為基準粗估，全球離子注入機市場年規模約在30-50億美元區間。應用材料與Axcelis為前兩大供應商。
- 退火裝置市場：隨著毫秒退火和雷射退火成為先進節點標配，該細分市場增速預計快於WFE大盤。（截至目前，公開資料未見針對退火裝置市場的獨立精確規模資料，一般被歸入熱處理裝置大類統計。）
- 摻雜氣體市場：據產業研究機構TECHCET歷史報告架構，全球電子級特種氣體市場呈穩定增長態勢，摻雜類電子氣屬其中高單價、強技術壁壘類別，增長與全球晶圓總產能擴張強相關。（精確市場規模資料為付費內容，未在此引用。）
- 產能-裝置投資關聯模型：根據行業通用經驗法則，每新建一條月產能50,000片晶圓(50K WSPM)的先進邏輯產線，其在離子注入和退火裝置上的總投資可達數億美元級別。
玩家對比
以下對比為基於各公司技術專長和公開市場形象的定性、靜態描述，不包含任何評價性、預測性措辭。
| 維度 | 應用材料 | Axcelis Technologies | 北京爍科中科信 | Screen Holdings |
|---|---|---|---|---|
| 技術全面性 | 全面（束線/等離子體/注入/退火） | 專注（束線離子注入） | 國內最全面（中、大、高能束線） | 專注（退火/清洗） |
| 市場專注點 | 頂尖邏輯、代工、儲存 IDM | 儲存、功率器件、成熟製程、SiC | 國內邏輯、儲存、SiC產線 | 先進邏輯的尖峰/毫秒退火 |
| 商業模式 | 交鑰匙平台+長期服務協議 | 高性價比、高產能、快速響應 | 國家科技重大專項轉化，深度繫結國內需求 | 與關鍵客戶共同定義工藝裝置 |
| 核心護城河 | 生態整合能力、多代工藝積累 | 在特定離子源和束流掃描機制上的深度 | 自主可控、全譜系產品線覆蓋及快速迭代 | 在超低熱預算光能退火領域的先發優勢 |
注：本表未列出具體引數和份額對比，因其經常變動，建議讀者通過各公司官方財報及第三方權威行研究報告告進行即時追蹤。
風險
- 技術路線不確定性風險：GAA、CFET及未來互連技術路線演進存在不確定性。如果“單片式3D整合”或“低溫直接鍵合”等架構變革推廣，可能需要顛覆性的低溫、選擇性摻雜工藝，衝擊現有高達數百億美元的存量裝置市場。
- 關鍵零部件“卡脖子”風險：高階離子源、高純石墨、特種高壓電源、特定波長高能雷射發生器等核心部件全球供應商高度集中。地緣政治干擾可能導致國內裝置商和晶圓廠的產能擴張與技術升級遇阻。
- 研發成本收益失衡風險：原子級摻雜（如單原子層沉積摻雜）的研發投入極高，但距離實現高產能、低成本的製造環境仍有較遠距離。若該技術長期無法達到可量產水平，相關投入可能面臨沉默風險。
- 終端市場週期風險：作為資本支出敏感型裝置行業，離子注入和退火裝置市場與全球半導體景氣週期和晶圓廠CAPEX波動高度關聯。在儲存或邏輯晶片的產能過剩期，將直接導致上游摻雜裝置訂單推遲或取消。
- 人才壁壘風險：摻雜裝置整合真空物理、高壓工程、精密質譜與光學等多學科“硬核”知識，全球範圍內具備跨學科經驗的系統級研發與工藝工程師極為稀缺。國內企業的追趕高度依賴這類人才儲備。
誤讀糾偏
誤讀 1：“摻雜不過是像撒鹽一樣往矽裡摻雜質。”
糾偏：該比喻完全忽視了物理精度。現代摻雜以埃(Å)計深度、以十億億分之一濃度級別控制。以GAA器件的LDD摻雜為例，需在數奈米寬的三維奈米片表面上，實現濃度梯度小於1 nm每數量級的突變分佈，其控制精度要求遠超機械或物理“撒”的範疇，涉及量子力學層面的離子-晶格相互作用。
誤讀 2：“摻雜濃度越高，電導率就越好，所以劑量越高越好。”
糾偏：當摻雜濃度超過約1×10¹⁹ cm⁻³時，高濃度電離雜質散射效應會急劇增強，反而導致載流子遷移率顯著退化。且超過固溶度的雜質無法啟用，形成“死層”，不僅增加寄生電阻，還會增大PN接面反向漏電流。先進器件的溝道區甚至採用極低摻雜的“本徵溝道”設計以最大化遷移率，而僅在源漏接觸區採用極高劑量摻雜以降低接觸電阻。設計核心在於不同區域的解耦與平衡。
最新事件
- (2024年H2) 北京爍科中科信宣佈其自研的高能離子注入機實現批次交付，並完成對頭部客戶的WAT（晶圓允收測試）驗證，標誌著國產裝置全面挺進國內主流功率器件及邏輯晶片高阻阱工藝的核心製造環節。
- (2024年) 全球多家頭部裝置商在SEMICON及技術研討會上集中展示面向2 nm及以下節點的GAA奈米片專用等離子體摻雜平台和皮秒級雷射退火方案。（具體技術指標為商業機密，公開資料未見詳細揭露。）
- (2025年展望) 隨著台積電、三星、英特爾2 nm級工藝技術進入試產或量產階段，對適用於GAA環柵結構的新型摻雜與退火裝置的需求進入實質性放量期，行業主要關注首批高量產產線的裝置選型方案結果。
(公開資料未見具體選型公告，基於行業技術路線推斷。)
追蹤指標
投資者、分析師和產業觀察者可通過追蹤以下指標來把握摻雜環節的技術競爭力與商業動態：
- 邏輯代工廠工藝路線圖：密切關注台積電、三星、英特爾在IEDM、VLSI Symposium等頂會上公佈的未來節點（如18A、N2、SF2）技術細節，尤其關注其摻雜與退火架構（如“Super Power Rail”是否涉及背面摻雜新挑戰）。
- 裝置公司新增訂單與積壓訂單：查閱應用材料、Axcelis及國內裝置商季報/年報中來自邏輯、儲存和SiC領域裝置的訂單額(Bookings)和積壓(Backlog)，這是反映資本支出信心的最強先行指標。
- 國內裝置驗證與採購進度：通過官方新聞稿、中標公示資訊，追蹤國產離子注入機（爍科中科信、凱世通）在邏輯、儲存產線上的新機臺匯入、WAT驗證通過及重複訂單獲取情況。
- 第三代半導體資本支出：追蹤全球SiC襯底及器件巨頭的產能擴張公告，特別是其“高能注入”、“高溫啟用退火”等專用資本支出計劃，這些投資直接指向摻雜裝置的新增量市場。
信源
- 教科書與基礎物理
- S. M. Sze, M. K. Lee, 《Semiconductor Devices: Physics and Technology》，國際版。
- J. D. Plummer, M. D. Deal, P. B. Griffin, 《Silicon VLSI Technology: Fundamentals, Practice and Modeling》，對離子注入、擴散和退火有詳盡論述。
- 行業分析與市場資料
- SEMI，年度全球半導體裝置市場統計(WWSEMS報告)。
- TechInsights，先進邏輯與儲存晶片工藝分析報告，涵蓋具體節點的摻雜與退火選擇。
- Yole Intelligence，半導體制造裝置、功率SiC/GaN市場年度監測。
- TECHCET，電子特氣與材料關鍵供應鏈報告。
- 學術會議與論文
- IEEE IEDM (國際電子器件會議)、VLSI Symposium (VLSI技術與電路研討會)，每年公佈最前沿的器件摻雜研究。
- Journal of Applied Physics, 等同行評審期刊中的“超淺結”、“單層摻雜”、“雷射退火”主題論文。