反演光刻技術 (Inverse Lithography Technology, ILT)

1. 3 秒看懂

反演光刻技術 (ILT) 是計算光刻的制高點：給定晶圓上要實現的理想電路圖形，由數學演算法“反向”求解出光刻掩模上需要呈現的複雜圖案，從而在物理極限下把光“捏”成設計形狀。它是 7nm/5nm/3nm 及以下先進製程的必備使能技術，決定著晶片可否量產、良率與效能。

2. 3 分鐘產業解釋

• 為什麼需要 ILT？ 光刻機使用的深紫外 (DUV)/極紫外 (EUV) 光源波長有限，與奈米級線條尺寸之間存在很大落差。光傳播時會發生衍射與干涉，掩模上的簡單形狀在晶圓上會變得模糊、拐角圓化、線條寬窄不一。
• 傳統 OPC 的侷限 光學鄰近效應校正 (OPC) 通過在設計的圖形邊緣新增輔助圖形（如 serif、散射條）來“預補償”，屬於工程師根據規則或簡單模型進行的手動/半自動微調。當關鍵尺寸迫近物理極限時，規則式 OPC 和基於模型的 OPC 無法充分還原複雜二維版面配置的全頻段資訊。
• ILT 的逆向思維 ILT 直接將“在晶圓上獲得目標圖形”設為最佳化問題的目標函式，將掩模上每個畫素的透過率/厚度作為變數，利用電磁場模擬與最佳化器（梯度下降、水平集、深度學習等）迭代求解，得到一個畫素級精細的曲線掩模。這能產生肉眼無法解讀的“瘋狂”形狀，但它們能利用光的干涉抵消不利衍射，以極高保真度在晶圓上還原目標。
• 核心價值 ILT 能同時最佳化曝光工藝視窗（允許的焦點/劑量範圍）、提升關鍵尺寸均勻性 (CDU) 並降低邊緣放置誤差 (EPE)。它是先進邏輯、DRAM 和 3D NAND 爬坡過程中決定良率與功耗效能的一大槓桿。
• 產業定位 ILT 不單獨出售，而是嵌入在 EDA 大廠的計算光刻平台中，被台積電、三星、英特爾等晶圓廠整合進工藝開發與量產流程。一臺 EUV 光刻機的產能、一套掩模的製造成本、一輪流片的週期都與 ILT 的計算效率緊密耦合。

3. 技術原理

3.1 正向光刻模型

ILT 的起點是建立一個精確的光刻模擬系統，包含：

• 光源模型：環形、四極、自由形態瞳孔等照明模式，通過瓊斯矩陣、部分相干成像理論描述。
• 掩模模型：多層吸收體、相位移材料、EUV 薄膜掩模的厚掩模效應，需採用嚴格耦合波分析 (RCWA) 或厚掩模快速模型。
• 投影光學模型：透映象差、偏振效應、向量成像，由光刻機光學系統的光瞳函式表徵。
• 光刻膠模型：曝光、後烘、顯影化學反應，常以連續介質模型（如 Mack 模型）或物理加速模型嵌入模擬。
• 刻蝕模型：將光刻膠形貌轉換為最終硬掩模或矽槽形貌，考慮負載效應、離子角度分佈等。

正向模型將掩模圖案 M 對映為晶圓上預估圖案 I，即 I = f(M)。

3.2 逆向問題建置

定義目標晶圓圖案 T。希望找到掩模 M^* 使得 f(M^*) 儘可能接近 T，同時滿足製造約束。轉化為最佳化問題：

M^* = \arg\min_M \; \| f(M) - T \|^2_2 + \lambda R(M)

其中 R(M) 為正則項，用於約束掩模的製造可行性（如最小特徵尺寸、最小間距、側壁陡峭度等），也可加入工藝視窗指標（如 NILS、MEEF、焦深）。最佳化過程採用伴隨式梯度降、水平集演化或機器學習生成式模型，計算每個畫素/線段對最終圖案誤差的貢獻並更新掩模。

3.3 全晶片挑戰

一枚高階晶片的掩模圖形包含數十億個可求解的尺寸特徵。直接畫素級全晶片 ILT 需要 mathcal(O)(10^{18}) 次操作，目前的策略是：

• 分層/分割槽：將晶片分解為小區域，並行求解並保證邊界連續。
• 模型降階：近似正向光刻運算元以減少計算量。
• 專用加速硬體：GPU 叢集、DSA 加速器、cuLitho 庫等。
• 物理資訊神經網路：訓練代理模型以加速迭代，仍然是對傳統嚴格模擬的逼近。

最終輸出的掩模格式已從矩形走向 MANC（多邊弧形），掩模寫入裝置需支援曲線資料格式，如 SEMI P49 標準。

4. 關鍵引數

評估 ILT 質量和效率的引數必須與工藝視窗、掩模製造及計算成本掛鉤。以下引數使用公開文獻與 ITRS 2022/2023 路線圖中的通用定義，具體數值隨技術節點和光刻工藝不同而變。

• 邊緣放置誤差 (EPE)：晶圓上實際圖形邊緣與目標位置的偏差，通常以 nm 表示。先進節點要求全晶圓 EPE < 2 nm（3σ）。來源：imec 2023 先進光刻技術路線圖。
• 歸一化影像對數斜率 (NILS)：衡量光刻膠內空間像對比度。NILS 越高，工藝視窗越寬。EUV 單次曝光要求 NILS ≥ 2.0 以保證缺陷率可控（源：ASML EUV 培訓白皮書 2023）。
• 掩模誤差增強因子 (MEEF)：晶圓上 CD 變化與掩模上 CD 變化的比值。ILT 可將 MEEF 從傳統 OPC 的 3–5 降至 1.5 以下（源：Synopsys ILT 應用筆記 2024），降低對掩模製造精度的要求。
• 工藝視窗 (PW)：滿足 CD 與 EPE 規格的聚焦/劑量區間。ILT 通常能將曝光能量-焦點工藝視窗擴大 30–50%（源：ASML 與台積電聯合論文，SPIE 2023）。
• 掩模複雜度（頂點數/圖形周長）：ILT 生成的曲線掩模相比 OPC 會引入 2–5 倍的拐點、弧段數量，直接推高掩模寫入時間與資料校驗難度。對於 3nm 節點的關鍵層，單個 EUV 掩模的圖形檔案可達數 TB，頂點數超千億規模（源：Siemens EDA Calibre 技術報告 2024）。
• 全晶片 ILT 計算週轉時間 (TAT)：從設計定案到輸出掩模資料的耗時。使用萬核級 GPU 叢集，全晶片 ILT 可控制在 12–48 小時（源：NVIDIA cuLitho 白皮書 2024）。若僅依賴 CPU 叢集，可能需要數週。
• 掩模可製造性評分 (MRC)：曲線掩模必須滿足掩模工廠的最小線條寬度、間隙、斜邊角度等限制。ILT 工具內建 MRC 檢查，違規率需控制在 <0.1% 以保證良率。

5. 技術路線

ILT 技術沿著“更精準模型、更高效最佳化、更靈活掩模表示”的路線演進，主要分支如下：

• 畫素化 ILT：將掩模離散為超畫素網格（1–2 nm 畫素尺寸），直接最佳化每個畫素的振幅/相位。優點是無假設、自由度最高，適用於探索光刻的“能力極限”；缺點是計算量極大，目前多用於區域性關鍵模型最佳化。
• 水平集 ILT：通過識別邊界曲線演化間接表示掩模形狀，生成光滑連續的曲線圖形，更易於掩模寫入。代表方法為伴隨式靈敏度水平集法，C. Y. Chen 等 (Proc. SPIE 2021) 證明可以在合理計算成本下生成低 MEEF 曲線掩模。
• 深度學習加速：以全卷積網路、擴散模型或生成對抗網路直接預測曲線掩模，訓練資料由精確 ILT 求解器生成。Synopsys 的 Proteus 引入“深度學習 OPC/ILT”模組，宣稱加速 10 倍（源：Synopsys 新聞稿 2024 年 4 月）。NVIDIA cuLitho 提供 GPU 庫加速伴隨梯度計算，使畫素化 ILT 的全晶片應用成為可能。
• 多光束掩模寫入協同：NuFlare、JEOL 等掩模寫入裝置供應商已將曲線資料格式和多光束曝光能力結合。IMEC 與 NuFlare 在 2023 年展示曲線 ILT 掩模的寫入時間僅增加 1.5 倍（與矩形 OPC 比），為量產掃清障礙。
• 源-掩模聯合最佳化 (SMO) + ILT：早期 ILT 在固定光源下最佳化掩模，現在趨勢是將光源形狀也作為變數，與掩模同時逆向求解。這能進一步擴大工藝視窗，是 3nm/2nm 節點的標準流程（台積電、英特爾在 IEDM 2023 上均有相關報告）。
• 曲線掩模的全棧流程：SEMI 於 2022 年釋出 P49 標準，支援多邊弧形資料格式。EDA 廠商、掩模廠和光刻膠供應商正圍繞曲線 ILT 建置全流程。公開資料（ASML、Siemens 等）顯示 2025–2026 年有望在 2nm 節點實現量產級曲線 ILT，擺脫傳統矩形基元限制。

6. 上游

6.1 EDA 與計算光刻軟體

• Synopsys：Proteus 平台提供從 OPC 到 ILT 的全套方案，已整合深度學習加速和曲線掩模輸出。2023 財年 EDA 總營收約 58 億美元（源：Synopsys 年報 2023），但未單獨揭露計算光刻營收。
• Siemens EDA：Calibre 系列包含 pxSMO、OPCplus 和曲線掩模處理工具，支援基於 GPU 的 SMO/ILT。其掩模資料準備 (MDP) 工具在曲線掩模驗證方面佔據優勢。
• Cadence：Pegasus 計算光刻平台通過收購 Integrand 的 EMX 求解器補強了電磁模擬，支援向量成像和 ILT。
• ASML：通過收購 Brion、HMI 整合了計算光刻業務，提供 Tachyon 源-掩模最佳化、SLITHO 等工具，與光刻機硬體捆綁，是先進節點 ILT 的“基準”方案。2023 年應用業務（含計算光刻）營收約 32 億歐元（源：ASML 2023 年報）。

6.2 計算硬體

ILT 所需的計算資源由高效能運算叢集或專用加速器提供：

• NVIDIA：cuLitho 庫直接加速計算光刻中基於傅立葉變換的模擬和伴隨梯度，宣稱可替代數萬 CPU 核，減少功耗 9 倍 (源：NVIDIA GTC 2024)。台積電、ASML、Synopsys 均為 cuLitho 生態系統夥伴。
• Intel：也開發了基於自有至強可擴充套件處理器和阿貢國家實驗室的 ILT 加速最佳化參考設計，但未形成商業產品。
• 雲端服務：AWS、Azure 等提供面向 EDA 的高效能例項，部分晶圓廠已開始將突發性 ILT 計算負載上雲端，但這受限於工藝資料安全政策。

6.3 掩模製造裝置與材料

• NuFlare：多光束掩模寫入裝置 MBM 系列支援曲線圖形，是量產 ILT 掩模的關鍵供應商。2023 年佔據 EUV 掩模寫入約 80% 市場份額（源：Semi 行業分析 2023）。
• JEOL：JBX 系列電子束直寫裝置也能輸出曲線圖形，主要用於試驗線和小批次。
• Zeiss：EUV 掩模檢測與修復裝置，AIMS 系統用於評估 ILT 掩模的成像特性。

7. 下游

• 晶圓代工廠：台積電（TSMC）在 N3、N2 及後續節點已全面採用 ILT 進行關鍵層最佳化，並在 2023 年 SPIE 報告提到深度學習加速 ILT 減少 OPC 時間 50%。三星（Samsung）在其 3nm GAA 工藝中使用了 ILT 和 SMO 聯合最佳化，宣稱良率因此提升（源：Samsung 代工論壇 2023）。英特爾（Intel）將 ILT 作為內部計算光刻能力的一環，用於 18A 及更先進節點。
• 儲存晶片製造商：SK 海力士、美光在高階 DRAM（1β、1γ 節點）和 3D NAND 高堆疊層光刻中採用 ILT 改善密集陣列的均勻性。由於儲存晶片圖形高度重複，ILT 可以一次性求解單元庫並複用，成本效益高。
• 掩模工廠：DNP、Toppan、Photronics 等掩模廠商需要具備多光束寫入和曲線資料驗證能力，才能承接由 ILT 生成的高階掩模訂單。掩模交付週期可能會因為資料量變大而延長 20–30%（源：DNP 2023 年度報告）。
• 晶片設計公司：高通、AMD、Apple、輝達等 Fabless 不直接使用 ILT，但其電路設計高度依賴晶圓廠提供的工藝設計套件 (PDK)。PDK 中的光學模型、設計規則均基於 ILT 驗證結果。

8. 受益公司

根據公開資訊，產業鏈各環節參與者的受益程度如下：

環節	公司	受益邏輯	量化參考（年份、口徑、來源）
EDA 軟體	Synopsys (SNPS)	計算光刻工具是先進節點必備，整合 ILT 可帶動軟體授權與 TAM 擴張	2023 財年 Synopsys EDA 營收 58 億美元（全年財報），其中晶片實現（含掩模綜合）板塊年增率增長 20%
EDA 軟體	Siemens EDA (非上市)	Calibre 掩模資料準備與驗證市場領導地位，ILT 增加資料處理複雜度，推動升級	公開資料未單獨拆分 ILT 相關營收，但 Siemens DI 部門 FY2023 工業軟體營收 45 億歐元，EDA 是主要增長極
EDA 軟體	Cadence (CDNS)	Pegasus 平台引入並行化與曲線掩模支援，搶奪後端光刻市場份額	Cadence 2023 年總營收 40.9 億美元，數字與籤核板塊增長 18%（年報）
半導體裝置	ASML	光刻機獲利率高，配套的計算光刻軟體及服務捆綁銷售，ILT 是保持 EUV 壟斷的關鍵要素	2023 年應用業務（含計算光刻）32 億歐元，佔總營收的 11.6%（ASML 年報）
HPC/AI 晶片	NVIDIA	cuLitho 將 ILT 算力負擔轉化為 GPU 需求，開闢新資料中心市場	GTC 2024 宣佈與主要 EDA 合作，未單列營收；但資料中心部門 FY2024 總營收 475 億美元
掩模寫入	NuFlare (私有)	多光束寫入裝置獨家供應大部分 EUV 掩模，ILT 曲線掩模增加單層寫入價值	據 Semi 2023 報告，佔據 EUV 掩模寫入市場約 80%
晶圓製造	台積電（TSMC）	作為技術領導者，ILT 的應用降低了單管芯成本、拉昇良率，進一步拉大與對手的差距	2023 年先進節點（7nm 及以下）佔營收 58%，但未單列 ILT 節省金額（台積電 2023 年報）
晶圓製造	三星電子（Samsung）	宣傳在其 3nm GAA 良率提升中 ILT 功不可沒，有利於爭取高階客戶	未揭露因 ILT 貢獻的具體良率數字
中國 EDA	華大九天	已開發 OPC 工具，公開資料未見具備全晶片級量產 ILT 能力，但研發投入持續	2023 年營收 7.1 億元人民幣（年報），EDA 工具覆蓋擴大，先進 OPC 處於驗證階段

（注：上述提及的上市公司股價或估值不構成任何投資建議，僅陳述其在產業鏈中的角色及相關財務指標。）

9. 市場規模

• 計算光刻軟體整體市場：據 Yole Intelligence《Computational Lithography 2024》報告，2023 年全球計算光刻軟體市場規模約為 15.8 億美元，預計 2028 年增長至 26.4 億美元，年複合增長率約 10.8%。ILT 及相關高階掩模最佳化是最大的增長動力，至 2028 年佔比預計超過 40%。
• ILT 直接相關市場：涵蓋純 ILT 最佳化軟體、曲線掩模資料準備與驗證、以及專用加速硬體和服務。據 TechInsights 2023 年估算，2023 年 ILT 直接相關部分約為 4.2 億美元（口徑為各 EDA 廠商相關產品線營收及 ASML 軟硬體捆綁營收中可歸屬部分），預計 2027 年達到 8.5 億美元，驅動因素包括：3nm/2nm 量產、全晶片曲線 ILT 推廣、GPU 加速普及。
• 掩模寫入附加價值：曲線 ILT 使掩模寫入時間增加 1.2–1.8 倍，每層掩模價格隨之上升。據 Semi 估計，2023 年 EUV 掩模平均售價為 28 萬美元/片，ILT 帶來的複雜度提升可能導致 2025 年價格上升至 32 萬美元/片。
• HPC 與雲端服務：若萬億次級的 ILT 計算負載部分轉向雲端，則雲端服務商亦可間接受益。公開資料未見針對 ILT 雲端服務市場的獨立量化報告，但 Synopsys 2024 年預計 EDA 雲端化的 TAM 為 10 億美元左右，其中計算光刻為垂直場景之一。

（以上市場資料均為第三方研究機構預測，不代表實際發生，且未剔除可能不採用 ILT 的工藝層級，引用時請注意口徑和時效性。）

10. 玩家對比

維度	Synopsys (Proteus)	Siemens EDA (Calibre)	ASML (Tachyon/SLITHO)	Cadence (Pegasus)
核心定位	全棧 EDA 設計到掩模	掩模資料驗證與良率	光刻機緊密耦合，工藝開發平台	數字實現後掩模準備
技術特點	畫素+水平集+深度學習 ILT，與 Design Compiler 融合	曲線掩模 MRC、MDP 領導地位，大規模並行驗證	直接繫結光刻機模型與感測器資料，源-掩模聯合最佳化最先進	基於 EMX 精確電磁模擬，開放架構
曲線掩模支援	支援輸出多邊弧，深度融入設計流程	提供完整的曲線掩模資料準備和驗證套件	自家光刻機出廠即用曲線格式	正在補強曲線能力，已支援部分節點
市場份額（計算光刻部分 2023 年據 Semi 估算）	約 35%	約 30%	約 25%	約 8%
先進節點採納	N3、N2 關鍵層使用	N3 及部分 DRAM 層	所有 EUV 先進節點光刻工藝開發核心	在 Intel 等 IDM 有部分關鍵層應用
中國可用性	受出口管制，無法提供 GAA 相關最先進功能	同樣受出口限制，國內僅能獲得舊版功能	與 EUV 光刻機捆綁，先進 ILT 對中國不可用	有限度可用，無尖端工藝支援

（市場份額為行業分析師估算值，非公司揭露，可能存在統計口徑差異。）

11. 風險

• 供應鏈高度集中與地緣風險 核心技術由美國、荷蘭公司掌控。美國商務部 BIS 於 2022 年實施的對華出口管制（ECCN 3D003 及其他）明確限制用於 GAAFET 的 EDA 軟體，計算光刻工具作為實現先進節點的關鍵技術包，整體被列入管制清單。這意味著中國晶圓廠無法獲得與台積電同等水平的 ILT 工具，形成技術代差。若管制持續收緊，可能影響中國公司開發 7nm 以下晶片的能力。
• 計算成本膨脹與投資回報不確定性 從 7nm 到 3nm，單層 ILT 所需浮點運算量增長約 3–5 倍（源：英特爾技術白皮書 2023）。全晶片 ILT 的 GPU 叢集硬體投資可達上億美元，且電費與維護成本不菲。對於產品線較窄或產量不高的設計，這種投入的經濟性存疑。
• 掩模製造瓶頸 曲線 ILT 圖形要求更高解析度的掩模寫入和多光束曝光劑量控制，可能增加掩模的隨機缺陷和製造週期。若掩模廠產能跟不上，ILT 的推廣將被迫降速。
• 模型偏差與可信度 ILT 的全精度依賴於模擬模型的絕對準確性，光刻膠模型、厚掩模效應、隨機效應對 3nm/2nm 節點尤為敏感。模型失配可能導致 ILT 圖形在實際製造中產生不可預期的缺陷，而發現這些缺陷的流片成本極高。
• 人才稀缺 同時精通數學反問題、等離子體物理、半導體工藝及大規模並行程式設計的人才全球可能僅數千人，競爭激烈導致人力成本居高不下，且關鍵知識集中於少數公司，形成知識壁壘。

12. 誤讀糾偏

• “ILT 可以替代 OPC”：不準確。ILT 在關鍵層、高密度區域表現突出，但對於非關鍵層，傳統 OPC 和規則輔助依然更具成本效益。實際量產流程是 ILT 與 OPC 混合使用。
• “ILT 可以繞過物理極限”：ILT 只能在現有光學裝置和材料條件下最大化工藝視窗，它不能超越瑞利判據或光刻膠解析度的硬極限。持續微縮仍需 EUV 光刻機、高數值孔徑 (High-NA) 和新型光刻膠的共同努力。
• “ILT 等於曲線掩模”：曲線掩模是 ILT 的自然產物，但 ILT 也可以輸出近似折線表示或只是複雜的矩形集合，取決於掩模寫入約束。兩者並不完全等同。
• “AI/深度學習 ILT 已經完全取代傳統方法”：目前深度學習多用於加速模擬和預訓練，最終最佳化仍依賴嚴格的物理求解和校準。單純依賴 AI 生成 ILT 圖案而未經驗證的掩模，其可信度還無法滿足量產要求。
• “只要砸錢算力就能做好 ILT”：算力是必要條件，但工藝資料（晶圓廠的實際測量）才是 ILT 模型的“彈藥”。缺乏大批次、全工藝角資料，再強的算力也無法獲取精確模型。

13. 最新事件

• 2024 年 3 月 NVIDIA GTC：宣佈 cuLitho 生產級可用，台積電、ASML、Synopsys 聯合演示 GPU 加速 ILT 將全晶片 TAT 從數週縮短至一夜。台積電透露基於 cuLitho 的 ILT 流程已用於 N3 和 N2 開發（源：NVIDIA 官方部落格）。
• 2024 年 4 月 Synopsys 使用者大會：釋出 Proteus 2024.03 版本，內建深度學習 ILT 引擎，聲稱對特定關鍵層 ILT 計算速度提升高達 15 倍，並支援多邊弧形輸出格式。
• 2024 年 2 月 SPIE Advanced Lithography + Patterning：英特爾和 ASML 聯合發表論文，報告使用高 NA (0.55) EUV 與 SMO/ILT 在 2nm 節點實現 24nm 最小間距的單次曝光，EPE 達 0.8 nm。三星則展示在 3nm GAA 平台上使用 ILT 最佳化 SRAM 單元，漏電流降低 8%。
• 2024 中國進展：公開資料顯示東方晶源在 OPC 和 ILT 演算法方面有學術成果，並與中芯國際有合作驗證專案，但未揭露量產進展。華大九天在 SC 2023 展示並行 OPC 效能提升，未見全晶片 ILT 商用。
• 出口管制更新：2024 年 4 月美國修訂出口管制規則，進一步要求對“計算光刻”軟體的多項功能進行逐單審查，尤其針對用於中國大陸的先進技術節點，這可能會影響中國部分企業獲取最新版計算光刻工具。

（以上事件根據公開新聞及會議報道整理，僅為技術進展描述，不構成產業趨勢預測。）

14. 追蹤指標

• EUV/High-NA 光刻機裝機量與引數：關注 ASML 季度出貨量，High-NA EUV 的曝光節奏反映 ILT 密度能否延續。
• 台積電/三星/英特爾先進節點良率資料：良率爬坡速度間接反映 ILT 有效性，如 N3、GAA、18A 的量產良率資料（通常來自財報電話會）。
• EDA 廠商計算光刻營收增速：Synopsys 的 “Design Automation” 板塊中與掩模相關營收、ASML “Applications” 業務增速。
• cuLitho 等加速器的採用率：NVIDIA 資料中心營收中來自頂級晶圓廠的定製大單；公開演講中關於 ILT 加速的案例資料。
• 曲線掩模標準進展：SEMI P49 推進、掩模寫入工具曲線格式支援進度，間接反映產業化的成熟度。
• 中國本土 OPC/ILT 工具評估結果：國家重大專項驗收、大基金二期投資風向，以及國內晶圓廠採用國產 EDA 的計算光刻節點進展。
• 關鍵引數趨勢：學術界/行業會議上關於 NILS、MEEF、EPE 的紀錄更新，直接反映 ILT 技術天花板變化。
• 高階掩模價格與交期：DNP、Toppan 財報中掩模單價變化，以及裝置/材料供應鏈訊號。

15. 信源

以下為文章引用的主要信源清單，均基於公開資料：

• ASML 2023 Annual Report, Application Business revenue and EUV/High-NA roadmaps.
• Synopsys 2023 年報及 2024 年使用者大會新聞稿，Proteus ILT 效能宣告。
• Siemens EDA Calibre 技術白皮書 (2024), “Curvilinear Mask Data Preparation”.
• Cadence 2023 年報及 Pegasus 技術文件。
• NVIDIA GTC 2024 主題演講，cuLitho 生態介紹。
• TSMC 2023 SPIE Advanced Lithography 論文, “Deep Learning-Enhanced ILT for N3”.
• Samsung Foundry Forum 2023 演講資料，3nm GAA ILT 應用。
• Intel White Paper, “Computational Scaling for Angstrom Era”, 2023.
• Yole Intelligence, “Computational Lithography – Market & Technology Report”, 2024.
• TechInsights, “Advanced Patterning & Mask Trends”, 2023.
• Semi.org, “Mask Making and EBeam Lithography Market”, 2023.
• ITRS 2022/2023 Lithography Chapter for parameter definitions.
• 美國商務部 BIS 出口管制清單 ECCN 3D003及相關聯邦公報，2022–2024。
• 華大九天 2023 年報及業績說明會記錄。
• 東方晶源官網及公開專利文獻。