線邊粗糙度

線邊粗糙度 (Line Edge Roughness, LER) — 深度學習頁

3 秒看懂

一句話： 光刻”畫”出來的線條邊緣不可能完美光滑，邊緣偏離理想直線的波動幅度就是 LER——它是先進製程中”看得見線條、做不準線條”的核心瓶頸指標，直接吃掉器件效能和良率裕量。

3 分鐘產業解釋

為什麼 LER 突然成為熱門詞？

在成熟製程（≥28nm），光刻線條足夠寬，邊緣幾奈米的毛糙可以忽略。但當電晶體柵長縮小到個位數奈米（如 5nm/3nm 節點標稱柵長已接近 12–20nm 量級）[行業通識]，線邊一個 1–3nm 的抖動就可能佔據柵長的 10%–20%，直接導致：

閾值電壓（Vt）波動：有效溝道長度每處不同 → 同一晶圓上同一設計的電晶體行為不一致；
漏電流上升：最窄處提前到達隧穿極限 → 功耗增加；
圖案化可靠性下降：極窄金屬線的電遷移壽命縮短。

因此，LER 已從一個”光學質量問題”上升為制約縮微化的第一性物理壁壘之一。

數字直覺

參考節點	典型 LER（3σ）[行業報告估算]	與關鍵尺寸比
28nm DUV	~3–4 nm	~12%
7nm DUV（多重曝光）	~2–3 nm	~20%–30%
5nm EUV	~1.5–2.5 nm [未充分揭露,範圍估算]	~15%–25%
3nm 及以下 EUV	<2 nm（目標）[未充分揭露]	>20%（要求嚴苛）

注：以上為行業文獻和會議報告中的典型討論範圍，各廠商具體產線資料未公開揭露。

15 分鐘專家深入

LER 與相關指標家族

┌─────────────────────────────────────────────────────┐
│  LER (Line Edge Roughness)                          │
│  = 單側邊緣偏離理想位置的統計波動（3σ）              │
│                                                     │
│  LWR (Line Width Roughness)                         │
│  = 線條寬度隨位置變化的統計波動（3σ）                │
│  理論上 LWR ≈ √2 × LER（兩側邊緣獨立時）            │
│                                                     │
│  PSD (Power Spectral Density)                       │
│  = LER 的頻譜分解 → 區分低頻擺動 vs 高頻毛刺         │
│  對器件影響不同：低頻分量 → Vt 變化；高頻 → 平均化    │
└─────────────────────────────────────────────────────┘

LER 的物理成因（四大噪聲源）

1. 光子散粒噪聲（Shot Noise）

EUV 波長 13.5nm，單光子能量 ~92eV，約為 DUV（193nm，~6.4eV）的 14 倍
相同劑量下，EUV 光子數遠少於 DUV → 統計漲落更大
這是 EUV LER 天然劣於 DUV 的第一性物理原因

2. 光刻膠化學噪聲（Chemical Noise）

光子被吸收後產生光酸（PAG 分解）
酸分子數量有限 → 空間分佈不均
化學放大光刻膠（CAR）中的酸擴散長度影響噪聲傳播

3. 酸擴散與顯影過程波動

後曝光烘焙（PEB）中酸的擴散既”平滑”化學噪聲，也可能引入新漲落
顯影液與光刻膠的溶解對比度影響邊緣銳度

4. 基底/薄膜粗糙度傳遞

蝕刻過程中，底部材料的粗糙度可能向上傳遞併疊加

LER 的測量方法

方法	原理	精度	速度
CD-SEM（關鍵尺寸掃描電鏡）	電子束掃描提取邊緣位置	亞奈米級 [行業通識]	快,產線主力
OCD（光學臨界尺寸）	光學模型擬合間接推算	間接,模型依賴	極快
TEM 截面	真實截面成像	最直觀但破壞性	慢,抽檢
AFM	探針掃描	橫向解析度受限	慢

產線上以 CD-SEM 為主要 LER 表徵手段，通過大量掃描線提取邊緣位置並做統計分析。

LER 對器件的具體影響機制

LER 波動 → 柵極有效長度(Leff)空間變化
         → 閾值電壓Vt服從某種分佈
         → SRAM單元間失配增大 → 最小工作電壓Vmin上升
         → 邏輯電路時序裕量被侵蝕 → 頻率/功耗目標更難達成

LER 波動 → 互連線寬度不均
         → 區域性電流密度峰值
         → 電遷移壽命下降 → 可靠性風險

LER 降低策略全景

源頭抑制：

提高曝光劑量（增加光子數）→ 吞吐量代價
最佳化光刻膠化學體系：
- 金屬氧化物光刻膠（MOR / Inorganic Resist）：非化學放大機制（無酸擴散），更陡的溶解對比度 → 可顯著改善 EUV LER [行業文獻廣泛討論]
- 傳統 CAR 體系的 PAG 濃度/酸淬滅劑最佳化
最佳化 PEB 溫度/時間視窗

後處理平滑：

蝕刻後處理（如氫退火、等離子體處理）
自對準多重圖案化（SADP/SAQP）中芯軸（mandrel）的 LER 可在側牆（spacer）轉移中被部分平滑化 [行業通識]

工藝整合策略：

多重曝光/多重圖案化：雖然增加成本，但可利用 spacer 的天然平滑效應
方向性蝕刻最佳化

技術原理（最深機制+關鍵引數）

LER 的數學定義

對一條沿掃描方向（y軸）的光刻線條邊緣：
  x(y) = 邊緣在位置 y 處的實際橫向座標

擬合理想直線：x_ideal(y) = a·y + b（最小二乘擬合）

殘差：Δx(y) = x(y) - x_ideal(y)

LER (3σ) = 3 × std(Δx(y))

通常在 1μm 評估長度內取樣，取樣間距與 CD-SEM 畫素尺寸相關

PSD 分解（功率譜密度）

LER 不僅看幅度，還看空間頻率分佈：

PSD(f) = |FFT(Δx(y))|² / L

- 低頻分量（長波長擺動，週期 ~100nm–1μm）
  → 影響器件級 Vt 分佈（相鄰電晶體感受到不同 Leff）
  → 傳統 CD-SEM 評估長度不足時可能遺漏

- 高頻分量（短波長毛刺，週期 &lt;10nm）
  → 多數會被後續蝕刻/薄膜沉積中的"保形覆蓋"平均化
  → 對器件影響相對較小

關鍵：完整評估 LER 需要覆蓋足夠寬的空間頻率範圍

散粒噪聲主導模型（EUV）

簡化模型 [學術界常用架構]：

LER_shot ∝ 1/√(Dose × 吸收效率)

- Dose：入射光劑量（mJ/cm²）
- 吸收效率：光刻膠對光子的吸收機率

對於 EUV：
  光子數 ~ (Dose × 能量轉換) / 單光子能量
  92eV/光子 >> 6.4eV/光子（DUV）
  → 同等劑量下 EUV 光子數 ≈ DUV 的 1/14
  → 純散粒噪聲貢獻的 LER 約為 DUV 的 √14 ≈ 3.7 倍 [物理推導]

實際中通過更高劑量、更優光刻膠來補償，但吞吐量和成本是代價。

關鍵引數彙總表

引數	典型值/範圍	說明
LER 測量基準	3σ	3 倍標準差，覆蓋 99.7% 邊緣位置
評估長度	通常 1–2 μm	影響 PSD 頻率下限
取樣間距	~0.5–1 nm（CD-SEM）	影響 PSD 頻率上限
LER/LWR 比值	LWR ≈ √2 × LER	兩側邊緣完全獨立的理想情況
光刻膠酸擴散長度	~10–30nm（CAR 典型）[文獻估算]	越短 LER 越低,但靈敏度可能下降

注：金屬氧化物光刻膠（MOR）為非化學放大光刻膠，無酸擴散機制，因此不存在酸擴散長度概念。

技術演進史

時間線（關鍵節點）：

~2000s (130nm–65nm)
├── LER 概念被系統提出（ITRS 開始列為關鍵指標）
├── DUV（248nm/193nm）+ CAR 體系成熟
├── LER ~4–6nm 不構成瓶頸
│
~2010s (28nm–10nm)
├── 多重圖案化（SADP/SAQP/LELE）引入
├── spacer 自對準的 LER 平滑效應被深入研究
├── LER 要求逐步收緊至 ~2–3nm
├── CD-SEM 測量精度和 PSD 分析方法成熟
│
~2018–2020 (7nm → 5nm EUV 量產前夕)
├── EUV 進入量產,散粒噪聲導致的 LER 問題凸顯
├── MOR（金屬氧化物光刻膠）研發加速
├── ASML 光源功率提升 → 允許更高劑量 → 部分緩解 LER
│
~2021–2025 (3nm / 2nm 及以下)
├── LER 目標 &lt;2nm（3σ）[行業討論方向]
├── MOR 在 EUV 層逐步替代 CAR [產業趨勢]
├── High-NA EUV (0.55NA) → 更高解析度、更小特徵尺寸
│   → LER 要求進一步收緊，但成像對比度改善可部分對沖
├── 計算光刻（ILT/ML-based OPC）開始輔助 LER 最佳化
├── 蝕刻後處理/原子層修整（ALD-based smoothing）成為補充手段
│
~2025+ (A14 / sub-2nm 長期路線)
├── LER 與統計變異性共同成為縮微化的核心物理極限
├── 方向性自組裝（DSA）等新材料方法探索 [早期研究]
└── 機器學習輔助 LER 預測與工藝最佳化逐步成熟

技術路線對比

光刻膠體系對 LER 的影響

維度	CAR（化學放大膠）	MOR（金屬氧化物膠）
主體材料	有機聚合物	金屬氧化物（如 Sn-O 網路）
酸擴散長度	較長 (~10–30nm) [文獻估算]	不適用（非化學放大膠，無酸擴散）
溶解對比度	中等	高（更陡的閾值行為）
典型 EUV LER	~2.0–3.0nm [文獻討論範圍]	~1.5–2.0nm [文獻討論範圍]
成熟度	高，DUV/EUV 均已量產	EUV 層逐步匯入中 [產業趨勢]
缺陷控制	成熟	金屬殘留缺陷需額外管控
成本	較低	較高（新材料供應鏈）

LER 緩解手段對比

手段	LER 改善效果	代價	適用場景
提高曝光劑量	與 √劑量成反比 [物理模型]	吞吐量下降	任何光刻
最佳化 PEB 條件	適度改善	視窗窄，過猶不及	CAR 體系
MOR 替代 CAR	顯著 [行業共識]	成本+缺陷管控	EUV 關鍵層
蝕刻後處理	中等	額外工藝步驟	後段互連
Spacer 自對準	芯軸 LER 部分平滑	僅適用於 SADP/SAQP 架構	多重圖案化
High-NA EUV	成像對比度提升 → 間接改善 LER	裝置成本極高	未來節點
計算光刻最佳化	輔助改善	計算資源	OPC/ILT 階段

上下游

上游（影響 LER 的要素）：
┌────────────────────────────────────────────────────────┐
│  光刻機光源（功率/劑量 → 光子數 → 散粒噪聲）            │
│  ├─ ASML DUV (TWINSCAN NXT系列)                       │
│  ├─ ASML EUV (NXE系列, 0.33NA)                         │
│  └─ ASML High-NA EUV (EXE系列, 0.55NA)                 │
│                                                        │
│  光刻膠材料                                             │
│  ├─ CAR 供應商：JSR、東京應化(TOK)、信越化學等          │
│  └─ MOR 供應商：JSR、Inpria(已被JSR收購)、三星SDI等    │
│                                                        │
│  光罩（Mask）質量 → 本身 LER 傳遞                       │
│  ├─ 掩模版廠商：Photronics、DNP、Toppan 等              │
│                                                        │
│  蝕刻裝置/工藝                                          │
│  ├─ Lam Research、TEL、應用材料 等                      │
└────────────────────────────────────────────────────────┘

下游（受 LER 影響的環節）：
┌────────────────────────────────────────────────────────┐
│  器件效能 → 電晶體 Vt 均勻性、漏電流                    │
│  SRAM良率 → Vmin、讀寫穩定性                            │
│  互連可靠性 → 電遷移壽命                                │
│  良率 → 整體 wafer yield                                │
│  設計裕量 → 時序/功耗目標                               │
└────────────────────────────────────────────────────────┘

關鍵指標

指標	定義	行業目標趨勢 [方向性]
LER (3σ)	單側邊緣偏離理想位置的 3σ	<2nm @ 先進節點
LWR (3σ)	線寬變化的 3σ	≈ √2 × LER
PSD 截止頻率	LER 功率譜的有效頻寬	越寬越好（涵蓋更多頻率資訊）
區域性 CD 均勻性 (LCDU)	接觸孔/通孔的 CD 變化	與 LER 密切相關，<1nm (3σ) 目標
Edge Placement Error (EPE)	邊緣實際位置與設計位置的總誤差	LER 是其核心分量之一
蝕刻後 LER	經蝕刻轉移後的最終圖案 LER	通常低於光刻後 LER（平滑效應）

供需與市場資料

受 LER 影響的市場規模估算

LER 本身不直接形成一個獨立”市場”，但它深刻影響以下領域的技術路線和商業決策：

受影響領域	市場規模參考	LER 的角色
EUV 光刻機	ASML 單臺售價數億歐元 [公開資訊]	LER 要求驅動光源功率提升需求
EUV 光刻膠	數十億美元級 [行業估算]	MOR 替代 CAR 的核心驅動力之一
CD-SEM / 檢測裝置	數十億美元級 [行業估算]	LER 測量精度需求推動裝置升級
計算光刻軟體	數十億美元級 [行業估算]	LER 最佳化是 OPC/ILT 的重要目標

關鍵資料點

ASML 高功率 EUV 光源（>500W）部分動機：允許更高曝光劑量 → 降低散粒噪聲 → 改善 LER [產業邏輯]
JSR/Inpria 的 MOR 光刻膠已在先進 EUV 製程中逐步匯入 [公開報道]
LER 對 SRAM Vmin 的影響：每個製程代際因 LER 導致的 Vmin 下降空間被壓縮 [行業討論]

代表公司與資本對映

公司	與 LER 的關聯	上市/可投資標的
ASML	EUV/High-NA 光刻機，光源功率直接決定散粒噪聲→LER	ASML (NASDAQ)
JSR（含 Inpria）	MOR 光刻膠領軍，LER 改善的關鍵材料供應商	已被產業基金收購 (2023)
TOK（東京應化）	CAR/MOR 光刻膠主要供應商	東京證交所上市
信越化學	光刻膠原材料供應商	東京證交所上市
KLA	CD-SEM 與檢測裝置（LER 測量核心工具）	KLAC (NASDAQ)
Hitachi High-Tech	CD-SEM 裝置主要供應商（日立高新）	日立集團旗下
Lam Research	蝕刻裝置，蝕刻工藝最佳化影響最終 LER	LRCX (NASDAQ)
TEL（東京電子）	蝕刻/塗膠顯影裝置	東京證交所上市
台積電 / 三星 / Intel	LER 控制能力是先進製程競爭力的核心體現	TSM / Samsung / INTC

投資邏輯

核心邏輯鏈條

製程持續縮微化（3nm → 2nm → 1.4nm ...）
  → 關鍵尺寸持續縮小
    → LER 容忍度持續收緊（LER/CD 比值惡化）
      → 必須從多個環節同時改善：
        ① 更強光源 → ASML High-NA EUV 需求
        ② 更好光刻膠 → MOR 供應鏈成長
        ③ 更精密測量 → CD-SEM/檢測裝置升級
        ④ 更強計算光刻 → EDA 廠商機會
        ⑤ 更優蝕刻/後處理 → 蝕刻裝置工藝創新

投資關注點

MOR 光刻膠供應鏈：LER 改善的”價效比最高”路徑之一，JSR/Inpria 被收購反映了這一賽道的戰略價值
High-NA EUV 推進節奏：更高 NA → 更好成像對比度 → LER 間接改善，但裝置成本極高，需關注客戶匯入時間表
CD-SEM 精度競賽：LER <2nm 要求測量工具的精度進一步提升，Hitachi High-Tech 和 KLA 是關鍵玩家
計算光刻投入加大：機器學習輔助 LER 預測和 OPC 最佳化，Synopsys/Cadence/ASML (Brion) 等有版面配置
產線良率與 LER 的正相關：關注各代工廠在財報電話會中提及的良率爬坡速度，可間接反映 LER 控制能力

常見誤讀糾偏

❌ 誤讀 1：“LER 是 EUV 特有的問題”

糾偏： LER 在 DUV 時代就已存在且被 ITRS 列為關鍵指標。EUV 因散粒噪聲放大了這一問題，但 DUV 多重圖案化同樣面臨 LER 挑戰。區別在於 DUV 體系有更多工程手段（如更高劑量、spacer 平滑）來緩解，而 EUV 則需要從光刻膠材料層面根本性突破。

❌ 誤讀 2：“LER 隻影響線條寬度，對器件效能影響有限”

糾偏： LER 的影響是系統性的：

對電晶體：通過有效溝道長度波動直接影響 Vt 分佈和漏電流
對 SRAM：單元間失配增大 → Vmin 上升 → 整體晶片功耗/效能受影響
對互連：線寬不均導致區域性電流密度峰值 → 可靠性風險
LER 是 EPE（邊緣放置誤差）的核心分量，EPE 才是決定圖案是否”合格”的終極指標

❌ 誤讀 3：“提高 EUV 光源功率就能徹底解決 LER”

糾偏： 光源功率提高 → 可用更高劑量 → 散粒噪聲部分降低，但：

散粒噪聲只是 LER 的一個分量（化學噪聲、顯影噪聲同等重要）
更高劑量意味著更長曝光時間 → 吞吐量下降 → 成本上升
存在劑量收益遞減：LER 改善 ∝ 1/√(劑量) [物理模型]，劑量翻倍 LER 僅改善約 30%
需要與光刻膠最佳化、蝕刻工藝、計算光刻等多管齊下

❌ 誤讀 4：“LWR 就是 2 倍 LER”

糾偏： 僅在兩側邊緣完全獨立（無相關性）的統計假設下，LWR = √2 × LER ≈ 1.41 × LER。實際中兩側邊緣共享部分噪聲源（如掩模版缺陷、全域性劑量波動），相關性不為零，LWR 可能偏離 √2 × LER。嚴謹表述應為 “LWR 約為 √2 倍 LER 的數量級”。

學習路徑

入門（建立直覺）
  ├── 理解光刻基本原理（曝光 → 顯影 → 圖案化）
  ├── 搜尋 "Line Edge Roughness" + "lithography" 的科普綜述
  └── 觀看 CD-SEM 測量 LER 的演示影片（各裝置廠商官網有）

進階（理解機制）
  ├── 閱讀 SPIE Advanced Lithography 會議中的 LER 相關論文
  ├── 學習散粒噪聲模型：從泊松統計推導 LER_shot 公式
  ├── 瞭解 CAR vs MOR 的化學機制差異
  └── 研究 PSD 分析方法及其在 LER 表徵中的應用

專家（產線視角）
  ├── 關注 ITRS/IRDS 路線圖中 LER 指標的演進
  ├── 追蹤 ASML 光源功率路線圖與 LER 改善的關係
  ├── 瞭解各代工廠在 LER 控制上的差異化策略（如有公開資訊）
  ├── 學習計算光刻中 LER 最佳化的方法論
  └── 關注 MOR 量產匯入進度與缺陷率資料

推薦資源型別：

SPIE Proceedings（光學/光刻頂級會議論文集）
Journal of Micro/Nanolithography, MEMS, and MOEMS (JM3)
ASML Investor Day / 技術路線圖公開資料
IRDS (International Roadmap for Devices and Systems) 年度報告

一句話總結

LER 是先進製程縮微化的”隱形天花板”——當線條細到個位數奈米時，邊緣每 1nm 的毛糙都在直接吞噬器件效能和良率，而突破它需要從光源、光刻膠、蝕刻到計算光刻的全鏈條協同創新。

延伸閱讀與來源

來源型別	說明	可信度
IRDS (International Roadmap for Devices and Systems)	全球半導體技術路線圖，包含 LER 目標指標	★★★★★ 行業權威
SPIE Advanced Lithography 會議論文	LER 研究的一手學術/工業文獻	★★★★★ 專業前沿
ASML 技術路線圖 & Investor Day 材料	光源功率、High-NA 等與 LER 的關聯	★★★★ 公司公開資訊
JSR/Inpria 技術白皮書	MOR 光刻膠對 LER 改善的資料	★★★★ 材料供應商
各代工廠技術會議論文（IEDM/VLSI Symposium）	產線 LER 控制實際案例	★★★★★ 頂級會議
本頁中標註 [行業估算]/[未充分揭露] 的數字	基於行業共識的估算，非精確資料	★★★ 需交叉驗證

本頁技術事實：硬規格基於行業通識和公開文獻方向性表述；具體數字標註來源口徑；無據處以定性表述代替，不編造。 最後更新：2025年

線邊粗糙度