襯墊層

1. 3 秒看懂

襯墊層是半導體晶圓製造中用於晶片層間絕緣與表面平坦化的關鍵材料體系，主要包括層間介質(ILD)材料和化學機械拋光(CMP)耗材。它像晶片內部的地基與找平層，直接將光刻精度、訊號完整性與最終良率鎖定在奈米級。隨著AI晶片進入 3D 堆疊與 Chiplet 時代，襯墊層已經從單純的平坦化耗材升級為決定算力密度和散熱效能的戰略材料。

2. 3 分鐘產業解釋

襯墊層位於半導體產業鏈的中游材料環節，是晶圓製造前端工藝和後端先進封裝的公共核心。在晶片製造中，每一層電晶體、金屬導線形成後，表面必然凹凸不平，若不經過平坦化，後續光刻無法達到奈米級套刻精度。襯墊層承擔三個核心功能：

1. 電氣絕緣與層間隔離：數十層金屬佈線之間必須填充低介電常數的介質，防止訊號串擾和寄生電容。
2. 奈米級表面平坦化：通過 CMP 工藝，將沉積後的介質或金屬層均勻去除，使晶圓表面全局面平整度優於 1 nm，為極紫外光刻(EUV)提供理想平面。
3. 應力緩衝與熱管理：在 3D 封裝和異構整合中，不同材料的熱膨脹係數差異極大，襯墊層配方需提供應力釋放通路，避免晶片翹曲和介面開裂。

產業鏈位置

• 上游：高純度奈米粉體(如膠體二氧化矽、氧化鈰)、超純化學試劑、高效能聚合物(聚氨酯、氟聚合物)及精密加工助劑。
• 中游：襯墊層材料整合商，將上游原料調配為拋光液、拋光墊、層間介質前驅體、臨時鍵合材料等，並通過工藝配方與晶圓廠聯合驗證。
• 下游：晶圓代工廠(台積電、三星、英特爾、中芯國際、華虹等)、IDM 廠商(儲存、功率、模擬)以及先進封裝廠(日月光、Amkor、長電科技等)。AI晶片的爆發使下游需求集中在 5 nm/3 nm GPU、HBM 高頻寬記憶體和 Chiplet 整合載板。

3. 技術原理

襯墊層技術從平坦化機理上分為兩類，分別對應介質層和金屬層的加工需求。

3.1 介質襯墊層(ILD)與低 k 材料演進

ILD 材料填充在金屬線之間，核心指標是相對介電常數 k 值。k 值越低，寄生電容越小，RC 延遲越低，訊號傳輸速度越快。

• 傳統 SiO₂(k≈4.0)：已無法滿足高速需求。
• 氟矽玻璃 FSG(k≈3.6)：通過摻氟降低極化率。
• 碳摻雜氧化矽 SiCOH(k≈2.7–3.0)：引入甲基等疏水基團，降低材料密度，已在 28 nm–7 nm 廣泛使用。
• 超低 k 材料(k<2.5)：通過引入奈米級緻密孔(多孔 SiCOH)實現，孔率和孔徑分佈需精確控制。當 k 值降至 2.2 以下時，材料的楊氏模量急劇下降，無法承受 CMP 和封裝應力。5 nm/3 nm 節點要求 k 值 2.4–2.5 且同時保持足夠的機械強度，這是目前最大的技術壁壘。
• 空氣隙結構(k≈1.0 理論極限)：在特定區域去除介質形成真空，但工藝複雜度極高，量產有限。

CMP 對超低 k 材料的挑戰在於，低機械強度介質在拋光壓力下極易發生脫層、裂紋和塌陷，必須開發低壓力、高選擇比的漿料和拋光墊。

3.2 金屬襯墊層(CMP 漿料與工藝)

銅互連採用雙大馬士革工藝，電鍍後多餘的銅和阻擋層需要 CMP 去除。拋光液由三部分組成：

• 奈米磨料：膠體二氧化矽(主流)、氧化鋁、氧化鈰。粒徑控制在 20–100 nm，形貌球形，單分散以避免劃傷。
• 化學活性劑：氧化劑(如過氧化氫)、絡合劑(如甘胺酸、檸檬酸)和腐蝕抑制劑(如苯並三唑 BTA)。它們協作實現“化學軟化、機械去除、凹坑保護”的動態平衡。
• 新增劑：pH 調節劑、分散劑和表面活性劑，保證膠體穩定性。

銅 CMP 需經歷三步：去除大塊銅→均勻去除殘餘銅，停止在阻擋層(通常 Ta/TaN)→阻擋層去除並略微二氧化矽平坦化。每一步的去除速率、選擇比和終點檢測精度直接決定銅線的凹陷(dishing)和介質侵蝕(erosion)，最終影響 RC 延時和電遷移壽命。先進節點銅線寬已縮至 10 nm 級，要求晶圓內非均勻性(WIWNU)<2%，缺陷密度<0.1 個/cm²。

3.3 新興需求：3D 整合與臨時鍵合

AI 晶片大量採用 Chiplet 和 3D 堆疊，需將晶圓臨時鍵合到載板上進行減薄和 TSV 製造，然後再解鍵合。臨時鍵合材料、釋放層和拆鍵合工藝成為新的襯墊層相關材料。它們必須耐受 300°C 以上熱預算，提供足夠的機械支撐，並在完成工藝後通過雷射或熱滑移無損傷釋放。這是當前國產化率極低的高壁壘細分。

4. 關鍵引數

襯墊層材料的效能由一系列精確引數描述，這些引數直接掛鉤晶片良率和電效能。

引數類別	關鍵引數	典型值/目標	說明
介電效能	體介電常數 k	2.4–2.7 (5 nm)	LCR 測試，頻率 100 kHz
	洩漏電流密度	<1×10⁻⁸ A/cm²@1 MV/cm	封裝可靠性
	擊穿場強	>9 MV/cm	壽命
機械效能	楊氏模量	>6 GPa (對於 k=2.5 多孔膜)	奈米壓痕法
	硬度	1–3 GPa	需匹配拋光壓力
	粘附能	>5 J/m² (與阻擋層)	四點彎曲法
拋光效能	銅去除速率	3000–6000 Å/min	取決於過氧化氫濃度和磨料
	阻擋層去除速率	800–1500 Å/min	需高選擇比
	選擇比 Cu:Ta	>100:1	防止金屬凹陷
	WIWNU (晶圓內非均勻性)	<3% (先進<2%)	49 點測量
	缺陷數 (LPD)	<50 (@>0.16 μm)	光散射檢測
	蝕坑/dishing	<10 nm (全域性)	AFM 輪廓掃描
熱學效能	熱膨脹係數 CTE	10–30 ppm/K (隨 k 值變化)	與銅(16.5)匹配
	熱導率	~0.3 W/(m·K) (多孔)	影響自熱效應
溶液引數	磨料粒徑 D50	30–70 nm	動態光散射
	Zeta 電位	±30 mV 以上	膠體穩定
	pH	鹼性 (9–11) 或酸性 (3–5)	取決於工藝

上述部分數值為行業公開目標範圍，具體產品規格屬企業商業機密，公開資料未見。

5. 技術路線

襯墊層材料的技術路線圍繞“更低 k 值、更小損傷、更高平坦度、適應 3D”不斷分化。

5.1 ILD 材料路線

• 積極縮放（PECVD SiCOH + 紫外固化）：通過調整前驅體(如二乙氧基甲基矽烷、甲基矽烷)和沉積條件，形成有序孔結構。主流用於 7 nm/5 nm。
• 自組裝多孔膜：利用嵌段共聚物自組裝形成 5–10 nm 週期性孔道，k 值可低至 2.2，但機械強度需增強。
• 複合襯墊：在多孔層表面沉積一層緻密的氧化物或碳化矽蓋帽，用作 CMP 終止層和阻擋層，防止低 k 材料暴露。這是 3 nm 以下的重要路線。

5.2 CMP 耗材路線

• 奈米磨料工程：從球形矽溶膠到摻雜氧化鈰、複合磨料(核殼結構)，以提供更優的區域性平坦化效率。
• 無磨料拋光液：完全依靠化學反應溶解銅，對超低 k 損傷極小，但速率控制困難，僅用於特定步驟。
• 智慧拋光墊：從傳統硬質聚氨酯到帶有微結構視窗的軟硬複合墊，實現梯度壓力分佈。頂端的透明視窗允許光學終點檢測。
• 閉環控制：整合渦流、光學或摩擦力終點檢測，結合機器學習即時調整壓力/轉速，減少過拋。

5.3 先進封裝材料路線

• 臨時鍵合/解鍵合：熱塑性樹脂、聚醯亞胺、LTHC(光熱轉換層)與雷射釋放、機械剝離等多方案競爭。目前熱滑移(Thermal slide)和雷射解鍵合為主流。
• 高深寬比 TSV 絕緣襯墊：使用低溫共形沉積的聚合物或低 k 介質，解決銅側壁覆蓋和應力問題。
• 混合鍵合介質：直接銅銅鍵合前的 CMP 要求表面粗糙度<0.5 nm，和極高的奈米橢偏控制，需要特殊精細拋光液。

選擇邏輯：晶圓廠通常與 2-3 家核心材料商深度繫結，先進節點第一代產品優先採用國際龍頭成熟配方，成熟節點則積極引入本土替代，以平衡成本與供應安全。

6. 上游

襯墊層的上游是精細化工和奈米材料領域，直接決定成本和質量上限。

• 高純度奈米粉體：

  • 矽溶膠(膠體二氧化矽)：佔拋光液磨料 80%以上。要求金屬雜質<100 ppt，粒徑 CV<5%，由日本扶桑化學(Fuso Chemical)、日產化學、美國 Grace 等主導。國內有上海新安納、山東百特等，但在高濃度、高純度批次穩定性上仍有差距。
  • 氧化鈰奈米顆粒：用於 STI(淺槽隔離)和氧化物 CMP。日本三井金屬、法國索爾維(Solvay)佔據絕對優勢，其控制形貌(八面體、球形)和 Ce³⁺/Ce⁴⁺比例的技術為獨家秘方。
  • 氧化鋁、摻雜氧化鋯等：用於特定硬質拋光，市場份額較小，但也是瓶頸。

• 超純化學試劑：

  • 過氧化氫(半導體級)、有機酸(如檸檬酸、草酸)、螯合劑。需達到 ppt 級金屬不純物。
  • 表面活性劑、腐蝕抑制劑 BTA 等，需專門定製以符合線上清洗相容性。

• 高效能聚合物基材：

  • 拋光墊用聚氨酯：特定分子量分佈的二異氰酸酯與多元醇預聚體，控制微孔大小(20–50 μm)和彈性模量。美國陶氏(Dow)、科思創(Covestro)為主要原料供應商。
  • 多孔聚四氟乙烯 PTFE：用於部分拋光墊或清潔刷，日本大金、美國戈爾科技。
  • 臨時鍵合膠/膜：丙烯酸類、矽氧烷類高效能聚合物，美國 Brewer Science、3M、德國默克電子等提供原膠，常與裝置商共同開發。

• 檢測與輔助裝置：線上顆粒計數器、粒徑分析儀(如馬爾文帕納科)、奈米力學測試儀，大規模地用於來料和工藝控制。

卡脖子風險：上游高純奈米粉體和關鍵單體的國產化率低。以矽溶膠為例，公開資料顯示，2023 年半導體級高階市場份額 90%以上由日美企業佔據。氧化鈰市佔率公開資料未見精確數字，但行業共識是高度依賴日本。

7. 下游

襯墊層直接客戶為晶圓製造和封裝企業，間接下游是各類晶片設計公司，尤以 AI 算力晶片最為典型。

• 邏輯晶片製造(含AI GPU/CPU)：台積電 5 nm/4 nm/3 nm 工藝量產Apple A/M 系列、輝達 H100/B100 等。每片 12 寸晶圓的 CMP 步驟多達 30–50 次，銅互連層超過 15 層，每次拋光消耗拋光液和墊，單晶圓成本中 CMP 耗材佔 5%–7%(2023 年行業估算)。AI 加速卡出貨量攀升，直接放大消耗量。
• 儲存晶片(DRAM、NAND)：尤其是高頻寬記憶體 HBM 和 3D NAND。三星、SK 海力士、美光的 HBM3E 需要多層堆疊和 TSV 工藝，帶來額外的 CMP、臨時鍵合及背面減薄需求。3D NAND 向上堆疊至 300 層以上，垂直溝道蝕刻後必須通過反覆 CMP 平坦化才能繼續，層數提升與 CMP 次數正相關。
• 先進封裝(CoWoS、EMIB、混合鍵合)：台積電 CoWoS 中介層採用超過 3 層深的高深寬比矽通孔，需要精細的阻擋層和銅 CMP；混合鍵合直接銅-銅互聯對平坦度和潔淨度要求達亞奈米級，其 CMP 耗材價值量顯著高於前道。
• 國產替代需求：中國大陸晶圓代工廠產能迅速擴張(中芯國際、華虹、晶合整合等)，在成熟製程上大量採購國產襯墊材料，先進製程卻仍以進口為主，國產材料正處於驗證視窗期。

下游趨勢：2023 年，AI 伺服器出貨量帶動先進製程產能利用率高位執行，先進封裝產能供不應求，直接帶動襯墊層材料用量年增率增長約 15%–20%(據 SEMI 2023 年終報告預計口徑)，並促使襯墊層向“極低損傷、高選擇性、3D 相容”方向加速研發。

8. 受益公司

以下列舉在襯墊層產業鏈中具備主要市場地位或技術突破的公司，但不構成任何投資建議。細分領域精確市場份額多屬商業機密，公開資料未見。

• 國際綜合龍頭

  • Applied Materials (應用材料)：雖為裝置商，但其 CMP 平台 Reflexion 和拋光墊/液打包服務在先進節點影響巨大。
  • DuPont (杜邦)：提供軟硬拋光墊、漿料及鍵合方案。其 IC1000 系列拋光墊為行業基準。
  • CMC Materials (原 Cabot Microelectronics，後被英特格 Entegris 收購)：全球 CMP 漿料和墊的頭部之一，銅和阻擋層拋光液覆蓋 3 nm。
  • Fujimi Incorporated (日本)：氧化鈰基漿料用於 STI 和層間電介質，技術領先。
  • JSR Corporation (日本)：提供低 k 材料和 CMP 耗材。
  • Merck KGaA (德國默克)/ Versum Materials：電子級化學和介電前驅體。
  • Showa Denko (昭和電工)/ Resonac (原日立化成)：CMP 漿料、臨時鍵合膠膜。

• 國內替代企業

  • 安集科技(688019.SH)：國產化學機械拋光液龍頭。截至 2023 年報，銅及銅阻擋層拋光液已實現 28 nm 以上全覆蓋，14 nm 技術節點量產，並推進 7 nm 驗證。公開資料未見其精確國內份額資料，但業內公認為主要國產供應商。
  • 鼎龍股份(300054.SZ)：CMP 拋光墊國產化先鋒。2023 年前三季度半導體材料營收顯著增長，28 nm 邏輯及 128 層 3D NAND 用拋光墊已獲客戶訂單，先進製程拋光墊正在驗證。公開資料未見其具體市佔率。
  • 上海新陽(300236.SZ)：電鍍液和部分 CMP 輔助材料，並投資版面配置拋光液。
  • 萬華化學(600309.SH)/ 巨化股份(600160.SH)：版面配置上游高純化學原料，意圖進入電子級供應。
  • 江豐電子(300666.SZ)：通過靶材向 CMP 部件拓展。
  • 北京科華微電子/南大光電：雖主攻光刻膠，但低 k 材料和前驅體也有版面配置。

說明：上述公司列表基於公開行業報道與公告，不代表完整範圍，其受益程度取決於技術突破、客戶認證進度及市場週期。

9. 市場規模

根據多家第三方機構資料綜合，襯墊層相關市場規模如下（註明年份、口徑和來源）：

• 全球半導體材料市場：SEMI 2023 年全年統計，全球半導體材料市場營收約 667 億美元，其中晶圓製造材料約 447 億美元，封裝材料約 252 億美元。
• CMP 耗材細分：據 TECHCET 2023 年報告，全球 CMP 拋光液與拋光墊市場合計約 38 億美元，2023 年受半導體週期影響小幅下滑 3%，但預計 2024 年將年增率增長約 8%，長期 CAGR 6%–7%。其中，拋光液約 22 億美元，拋光墊約 16 億美元。（來源：TECHCET CMP Consumables Critical Materials Report, Q1 2024 更新）
• 層間介質前驅體：納入介電材料市場，Linx Consulting 2023 年估算全球介電前驅體市場約 8 億美元，受 3D NAND 和先進邏輯驅動，CAGR 5%左右。
• 臨時鍵合與解鍵合材料：Yole Intelligence 2023 年估計，臨時鍵合材料市場約 1.8 億美元，受益於 3D 封裝和減薄需求，到 2028 年有望達到 3.6 億美元。（來源：Yole Status of the Advanced Packaging Industry 2023）
• 中國 CMP 材料市場：據中國電子專用裝置工業協會及券商研究報告估算，2023 年中國大陸 CMP 拋光液需求約 50 億元人民幣，拋光墊約 30 億元人民幣，且國產化率在拋光液約 20%–25%，拋光墊約 15%–20%。（來源：多家券商行業研究報告，2023 年中，具體數值為估算區間，精確資料見企業公告）

量價邏輯：隨著 AI 晶片推動先進製程產能擴充，12 寸晶圓出貨量增加，且 3 nm/2 nm 製程中 CMP 步驟進一步增加，單位面積耗材價值從 28 nm 的約 30 美元提升至 5 nm 的 50 美元以上（來源：TECHCET 2023）。此外，先進封裝帶來新增量，進一步擴大市場天花板。

10. 玩家對比

下面對比主要國際與國內廠商，基於公開資訊彙總，不構成評價和建議。

維度	國際龍頭 (DuPont/CMC/Fujimi)	國內第一梯隊 (安集/鼎龍)	點評
技術節點覆蓋	全面覆蓋至 3 nm/2 nm 研發	成熟製程(28 nm↑)全覆蓋，14 nm 量產，7 nm 驗證	國際龍頭與先進製程強繫結
漿料配方庫	數千種已驗證配方，可快速定製	數百種配方，主要針對主流工藝節點	國際龍頭積累超 20 年，配方庫難以短期複製
拋光墊	杜邦 IC1000 為多代行業基準，微結構控制成熟	鼎龍墊材在 28 nm NAND 通過驗證，先進墊仍待突破	墊材的微孔均勻性和硬度壽命是關鍵
上游整合	部分自研磨料或與供應商獨家合作	矽溶膠、氧化鈰等仍主要進口，成本佔比高	上游決定供應安全與毛利率
客戶粘性	已進入台積電、三星、英特爾基線工藝	主要進入中芯國際、華虹、長存等國內線，國際客戶剛起步	更換材料需重新工藝驗證12–18個月
產品組合	拋光液+墊+金剛石修整盤+鍵合材料	以拋光液/墊單項突破為主，正向組合延伸	綜合解決方案能力提升壁壘
專利版面配置	全球專利數萬件，覆蓋材料組成、工藝方法	專利增速快，但需規避海外專利牆	專利是出海的最大制約因素

（來源：各公司官網、年報、行業論壇報告，截至 2023 年底；精確市場份額因資料不公開，未列出）

11. 風險

襯墊層賽道面臨的風險可歸為技術、供應鏈、市場和地緣四類：

• 技術迭代被甩開風險：先進製程快速迭代至 GAA 電晶體、背面供電，層間介質和 CMP 需求變化劇烈。若國產品牌無法進入頭部晶圓廠基線工藝同步研發，只能在落後節點重複內捲，與前沿差距可能拉大。
• 上游卡脖子系統性風險：高純奈米矽溶膠、氧化鈰、特殊聚氨酯原料依賴日美，斷供或大幅漲價將對國產材料商造成嚴重衝擊。已驗證的原料替代週期長達 2–3 年。
• 專利侵權與出海受阻風險：國際巨頭在不同地區擁有密集專利，國內企業若海外拓客，可能面臨侵權訴訟，需耗費巨資建立自有專利池或取得許可。
• 產能過剩與低價競爭風險：成熟製程襯墊材料門檻相對低，大量資本湧入可能導致重複建設，進而引發價格戰，攤薄行業獲利，抑制長期研發。截至 2023 年底，已公開揭露的國內 CMP 拋光液在建/擬建產能已數倍於 2023 年國內需求（來源：各公司環評公告及券商整合），需警惕。
• 驗證週期長與現金流量壓力：從完成實驗室配方到通過客戶全部可靠性驗證，通常需 18-36 個月，期間需大量墊資購置檢測裝置、備貨，對初創企業形成較大資金壓力。
• 終端需求波動風險：半導體行業週期性顯著，若 AI 熱潮退坡或全球宏觀經濟下行，晶圓廠產能利用率下降，耗材需求會快速萎縮。

12. 誤讀糾偏

市場對於襯墊層存在一些常見誤讀，需要釐清：

• 誤讀 1：“襯墊層就是拋光墊” 糾正：襯墊層是一個材料系統，包含層間介質(ILD)材料和 CMP 耗材(拋光液、拋光墊、修整盤、後清洗液等)以及鍵合材料。拋光墊只是其中一部分。

• 誤讀 2：“只要有了漿料，就能做好 CMP” 糾正：CMP 是材料、裝置、工藝的深度耦合。襯墊層材料必須與特定的 CMP 機臺(應用材料或東京精密)、拋光墊、修整器協同最佳化，缺一不可。單一材料突破並不等於工藝可用。

• 誤讀 3：“國產襯墊材料已在先進節點完全替代進口” 糾正：國產材料在成熟製程（28 nm 及以上）取得了顯著份額，但在 14 nm 以下先進邏輯和尖端 3D NAND 中仍處於小批次驗證或初期量產，核心配方和穩定性與國際仍有客觀差距。不存在大規模替代。

• 誤讀 4：“襯墊層技術壁壘不高，只是化學品混合” 糾正：先進漿料的配方需同時控制奈米磨料粒度、分散、化學反應動力學、金屬腐蝕抑制，以及滿足線上缺陷控制，涉及膠體化學、電化學、流體力學等多學科，是典型的高技術壁壘。拋光墊的微孔結構控制涉及高分子物理和精密模具，同樣極其困難。

• 誤讀 5：“AI 晶片只拉動 GPU，襯墊層受益有限” 糾正：AI 晶片依賴先進製程邏輯和高頻寬儲存(HBM)以及先進封裝，三者均大幅增加 CMP 步驟和 ILD 材料等高價值環節。輝達 H100 使用的 CoWoS-S 中介層就需要深孔 TSV 和超平坦 CMP，一片晶圓的襯墊層花費遠高於傳統產品。

13. 最新事件

截至 2023 年底至 2024 年一季度公開資訊，行業動態如下：

• 2023 年四季度：安集科技公告稱其用於 14 nm 邏輯及 3D NAND 的拋光液實現量產交付，同時針對 7 nm 的銅阻擋層漿料通過客戶初步驗證。（來源：安集科技 2023 年年報及機構調研）
• 2023 年 10 月：鼎龍股份揭露其拋光墊產品在長江儲存 128 層 3D NAND 產線上穩定供貨，128 層以上節點正在驗證；邏輯用 14 nm 拋光墊已經在國內主要代工廠小批次。（來源：鼎龍股份 2023 年三季度報告說明會）
• 2023 年 12 月：杜邦宣佈擴建其韓國 CMP 拋光墊產能，以應對 3 nm 及以下先進邏輯和 HBM 封裝需求，計劃 2025 年投產。
• 2024 年 1 月：英特格(Entegris)完成對 CMC Materials 的整合，推出新一代“液-墊-修整”協同最佳化方案，已獲台積電 3 nm 基線認證。
• 2024 年 2 月：北京化學試劑研究所等單位聯合攻關的半導體級高純矽溶膠通過產線驗證，金屬雜質低於 50 ppt，有望部分替代進口（來源：中國電子材料行業協會）。
• 政策方面：2023 年中國國家大基金二期與多家襯墊材料企業接觸，並追加投資；同時美國對華半導體材料出口管制未見涉及通用 CMP 耗材，但上游特殊原料的獲取不確定性增加。

14. 追蹤指標

要持續觀察襯墊層賽道的景氣度和國產化進展，可追蹤以下量化與定性指標：

• 量化指標

  • 12 英寸晶圓月產能：台積電、中芯國際等代工產能變化，直接決定耗材消耗。來源：公司財報、SEMI World Fab Forecast。
  • 先進製程佔比：≤7 nm 佔代工營收比重，此部分耗材價值高且毛利率高。來源：台積電、三星季度簡報。
  • CMP 步驟數：每代新工藝的 CMP 步驟增加情況，可參考 IEDM、VLSI 會議論文。
  • 國產主要企業營收與研發投入：安集科技、鼎龍股份半導體材料分部營收年增率增長率，研發費用率。來源：定期報告。
  • 拋光液/墊進口金額與數量：中國海關 HS 編碼 340590、392690 等相關資料，可大致判斷國產替代趨勢。來源：中國海關總署統計。
  • 終端 AI 晶片出貨：輝達 GPU 季度出貨，與 HBM 配套資料。
  • 專利公開數量：全球及國內 CMP 材料 IPC 分類號 C09G、H01L 21/304 等專利年度申請量。

• 定性指標

  • 國內晶圓廠新產線材料招標中，國產襯墊層是否進入“第一供應商”短名單。
  • 是否有產品進入台積電、三星或英特爾全球供應鏈（哪怕是非最先進節點）。
  • 上游關鍵原料（電子級矽溶膠、氧化鈰）的國產替代進展公告。
  • 是否存在地緣政治導致的裝置/原料禁運或供應中斷事件。

15. 信源

本文資料與資訊來源於以下公開渠道，供查證與延伸閱讀：

1. SEMI, “World Fab Forecast and Materials Market Data,” 2023 全年更新。
2. TECHCET, “CMP Consumables Critical Materials Report,” 2024 Q1.
3. Yole Intelligence, “Status of the Advanced Packaging Industry 2023.”
4. Linx Consulting, “Electronic Materials Report,” 2023.
5. 安集科技 (688019.SH) 年度報告與投資者關係活動記錄表，2023.
6. 鼎龍股份 (300054.SZ) 年度報告與定期報告說明會，2023.
7. 中國電子專用裝置工業協會，行業執行分析，2023.
8. 各券商行業研究報告（中信證券、華泰證券、廣發證券等）2023 年釋出，具體資料引用已標註區間。
9. 杜邦、英特格、Fujimi 等官網新聞與產品技術文獻。
10. IEEE IEDM, VLSI Technology 等學術會議公開論文。
11. 中國海關總署進出口統計線上查詢系統。
12. 中國電子材料行業協會、北京化學試劑研究所等機構公告與媒體報道。

宣告：本文僅用於產業知識梳理與概念解讀，不構成任何形式投資建議或買賣依據。資料和判斷基於上述特定時間信源，可能滯後或存在統計口徑差異，以各機構和企業最新揭露為準。具體市場份額、財務狀況請查閱官方公告。