掩模檢測（Mask Inspection）

3 秒看懂

掩模檢測是光刻工藝鏈中對光掩模（Photomask / Reticle）進行缺陷查詢的質量關口——掩模上任何微小圖案缺陷都會被光刻機”影印”到每一片晶圓的每一個Die上，因此掩模檢測是晶圓良率的第一道防線。在先進節點（≤7nm）中，一次掩模缺陷未檢出可能導致數百萬美元的報廢損失。

3 分鐘產業解釋

為什麼掩模檢測如此關鍵？

光掩模是光刻的”底片”。一顆先進製程晶片通常需要 60~100+ 層掩模，每一層掩模的圖案完整性直接決定最終晶片的功能正確性。與晶圓檢測不同，掩模檢測發生在掩模出廠前及使用過程中，屬於”源頭質控”。

產業位置

IC設計 → OPC/RET → 掩模資料準備 → 掩模製造 → ★掩模檢測★ → 掩模修補 → 晶圓廠使用
                                                                         ↓
                                                              掩模使用中的週期性複檢

上游：E-beam寫入裝置、掩模基板（石英+鉻/相移材料）、抗蝕劑
下游客戶：晶圓代工廠（TSMC、Samsung、Intel）、IDM、以及第三方掩模廠（Photronics、Toppan、DNP）
核心裝置供應商：KLA Corporation（佔據主導地位）；Lasertec（在EUV掩模檢測領域具備獨特能力）

市場規模定性判斷

掩模檢測裝置及服務市場整體規模在半導體檢測量測裝置大類中屬於細分賽道，整體盤子不大（行業估算級別為數億至十餘億美元量級），但由於掩模數量少（對比晶圓數量）、單價高、技術壁壘極高，單臺裝置價值量很高，且在先進節點中需求持續升級。

15 分鐘專家深入

一、掩模缺陷的型別與危害

掩模上的缺陷種類多樣：

缺陷類別	描述	危害程度
多餘物缺陷（Adder）	不應存在的額外材料	高：可能造成短路/橋接
缺失缺陷（Missing）	圖案區域性缺失	高：可能造成開路
圖案變形（Pattern Deviation）	CD偏移、邊角圓化、相移誤差	中-高：影響關鍵尺寸精度
相位缺陷（Phase Defect）	主要出現在EUV掩模的多層膜內部	極高：EUV特有，難以修復
顆粒汙染（Particle）	掩模表面附著顆粒	中：DUV有Pellicle保護可部分容忍，EUV更敏感

關鍵認知：在DUV（193nm）體系中，掩模表面有Pellicle（保護薄膜）可容忍一定程度表面顆粒；但EUV（13.5nm）掩模的Pellicle技術成熟度有限，且為反射式結構（而非透射式），這使得EUV掩模對缺陷的零容忍度遠高於DUV，極大地推升了EUV掩模檢測的難度與重要性。

二、檢測技術路線演進

第一代：光學明場/暗場檢測（DUV波長）
    ↓
第二代：高解析度光學檢測（深UV光源，對比資料庫）
    ↓
第三代：EUV波長（Actinic）檢測 —— 針對EUV掩模的專用路線
    ↓
（並行）基於SEM的高解析度Review / 驗證

2.1 光學掩模檢測（Optical Mask Inspection）

原理：使用深紫外（DUV或更短）波長光源照射掩模，採集反射/透射影像，通過兩種對比方式進行缺陷判定：
- Die-to-Die（D2D）對比：同一掩模上重複單元間互相對比（適用於重複圖案區域）
- Die-to-Database（D2DB）對比：將實際採集影像與設計資料庫（經OPC處理後）進行畫素級比對
優勢：技術成熟、吞吐量相對可接受
侷限：光學衍射極限限制了解析度，對於最先進的EUV掩模節點（如 sub-7nm 圖案），光學手段可能無法分辨所有關鍵缺陷

2.2 Actinic（EUV波長）掩模檢測

原理：使用與EUV光刻機相同波長（13.5nm附近）的光源對EUV掩模進行檢測
為什麼必須用Actinic波長？
- EUV掩模是反射式的（多層Mo/Si布拉格反射鏡），不同波長的光在多層膜上的反射/散射特性完全不同
- 非Actinic波長的光可能會漏檢多層膜內部的相位缺陷（phase defect），這些缺陷只有在13.5nm波長下才能被正確成像
行業現狀：Actinic檢測裝置技術門檻極高，能提供的廠商極少。Lasertec在EUV掩模檢測（包括blank inspection和patterned mask inspection）領域具有獨特地位

2.3 SEM-based 檢測/Review

高解析度SEM用於缺陷的二次驗證（Review）及極高解析度要求場景
吞吐量極低，通常不用於全掩模量產普查，而用於抽檢與缺陷確認

三、關鍵效能維度

維度	說明
解析度（Resolution）	可分辨的最小缺陷尺寸，直接關聯製程節點
靈敏度（Sensitivity）	檢出率 vs. 誤報率的權衡；靈敏度調太高則誤報（nuisance）暴漲，產線不可接受
吞吐量（Throughput）	單位時間可檢測的掩模面積；掩模檢測不像晶圓那樣有量的規模，但單片檢測時間仍然關鍵（影響掩模交期）
缺陷捕獲率（Defect Capture Rate）	對目標缺陷型別的檢出機率
誤報率（Nuisance Rate）	將正常區域誤判為缺陷的比例——過高會嚴重拖慢掩模生產節奏

四、EUV掩模檢測的特殊挑戰

Pellicle缺失/不成熟：EUV Pellicle近年雖有進展，但在高功率EUV光源下的壽命和透過率仍有挑戰，許多產線在高NA或高功率場景下可能選擇不用Pellicle，這意味著掩模表面必須絕對潔淨，檢測要求更嚴苛
掩模3D效應（Mask 3D Effect）：EUV掩模吸收層的厚度在光刻中不可忽略，缺陷的光學行為比DUV更復雜
多層膜內部缺陷：Mo/Si多層膜堆疊中的底層缺陷可能在表面”隱約”可見但難以精確定位，需要Actinic手段
高NA EUV（0.55NA）帶來的新挑戰：隨著High-NA EUV的推進，掩模圖案進一步縮小，對檢測解析度提出更高要求

技術原理（最深機制）

光學掩模檢測的核心成像原理

┌─────────────────────────────────────────────┐
│           光學掩模檢測系統簡化光路            │
│                                             │
│   光源 (DUV/near-EUV)                       │
│      │                                      │
│      ▼                                      │
│   照明光學系統（控制照明模式：          │
│   annular/dipole/custom）                   │
│      │                                      │
│      ▼                                      │
│   ┌─────────────┐                           │
│   │  光掩模      │  ← 反射/透射（取決於      │
│   │  (Mask)      │    DUV透射 or EUV反射）   │
│   └─────────────┘                           │
│      │                                      │
│      ▼                                      │
│   收集光學系統（高NA物鏡）                  │
│      │                                      │
│      ▼                                      │
│   探測器陣列（高速TDI-CCD或CMOS）           │
│      │                                      │
│      ▼                                      │
│   ┌──────────────┐    ┌──────────────┐      │
│   │ 影像A（實測） │ vs │ 影像B（參考） │      │
│   └──────────────┘    └──────────────┘      │
│      │                      │               │
│      ▼                      ▼               │
│   ┌──────────────────────────────┐          │
│   │     差分比對 + 缺陷判定引擎    │          │
│   │  (閾值判定、分類、去噪)        │          │
│   └──────────────────────────────┘          │
│      │                                      │
│      ▼                                      │
│   缺陷圖譜 → 人工/自動Review → 掩模判定    │
└─────────────────────────────────────────────┘

關鍵技術引數機制

1. 光學解析度與瑞利準則

光學系統的最小可分辨特徵尺寸遵循瑞利準則：

Resolution = k1 × λ / NA

λ：照明波長
NA：物鏡數值孔徑
k1：工藝因子（取決於照明模式、掩模結構）

掩模檢測系統需要分辨的缺陷尺寸通常為目標特徵尺寸（CD）的一定比例（例如CD的幾分之一），隨著節點縮小，這一要求不斷提高。

2. Die-to-Database比對的核心挑戰

D2DB對比需要將畫素化的實際影像與**向量化的設計資料庫（GDSII/OPC後）**進行對準和比對。難點在於：

資料庫到影像的轉換需要精確的光學模型（考慮實際照明條件、掩模3D效應）
畫素對準精度必須在亞畫素級別
計算量巨大——先進節點的掩模資料量可達TB級別

3. 靈敏度-吞吐量權衡（Sensitivity-Throughput Tradeoff）

提高靈敏度 ←→ 降低檢測閾值 ←→ 更多"候選缺陷"被標記
                               ↓
                    誤報（Nuisance）增加 ←→ 需更多Review資源
                               ↓
                    或降低掃描速度（更多采樣）←→ 吞吐量下降

這是掩模檢測裝置工程最佳化的核心矛盾。

Actinic（EUV波長）檢測的物理基礎

EUV掩模由以下結構組成：

    入射EUV光（13.5nm）
         │
         ▼
    ┌──────────────┐
    │ 吸收層        │ ← TaN/TaBN等材料，定義圖案
    │ (Absorber)    │
    ├──────────────┤
    │ 多層膜        │ ← ~40對 Mo/Si 雙層膜（布拉格反射鏡）
    │ (ML Stack)    │    總厚度約 200-300nm
    ├──────────────┤
    │ 緩衝層        │
    │ (Buffer)      │
    ├──────────────┤
    │ 低熱膨脹      │
    │ 石英基板      │
    │ (ULE/LTEM)    │
    └──────────────┘

Actinic檢測使用13.5nm波長光源照射，只有此波長才能正確成像多層膜的反射特性
多層膜內部的缺陷（如基板上的凹坑被多層膜覆蓋後形成的”相位缺陷”）在非Actinic波長下可能不可見或成像畸變
EUV Actinic檢測系統需要EUV光源（通常為雷射等離子體LPP或放電等離子體DPP源）、EUV光學元件（Mo/Si多層膜反射鏡），以及EUV探測器，整套系統複雜度和成本遠高於DUV光學檢測

技術演進史

時間段（近似）	關鍵節點	技術特徵
1990s	DUV光刻成為主流	光學掩模檢測技術成型，D2D/D2DB比對方案建立
2000s	65nm→45nm節點	解析度要求提升，檢測靈敏度持續最佳化；KLA鞏固主導地位
2010s初	20nm/14nm FinFET	掩模複雜度（OPC後）劇增，多重圖案化（Multi-Patterning）帶來掩模數量倍增
2010s中	EUV研發期	Actinic blank inspection（ABI）裝置開發——Lasertec推出針對EUV blank的檢測系統
2010s末	EUV量產匯入（7nm/5nm）	EUV patterned mask inspection需求出現，Actinic圖案掩模檢測成為新課題
2020s	3nm/2nm + High-NA EUV研發	檢測精度要求進一步提升；AI/ML輔助缺陷分類開始應用；High-NA EUV對掩模及檢測提出全新挑戰

注：以上時間線為行業公開資訊綜合整理的近似描述，具體產品釋出時間以各廠商官方釋出為準。

技術路線對比

維度	光學檢測（DUV波長）	Actinic檢測（EUV波長）	SEM-based Review
適用掩模型別	DUV掩模（主力）；EUV掩模可用於部分場景	EUV掩模（必須）	通用（驗證/Review）
解析度	受光學衍射極限約束，對最先進節點可能力不從心	與EUV光刻同波長，解析度匹配性最佳	極高（奈米級），但為點掃描/小視場
吞吐量	相對較高	目前較低（系統複雜、光源功率受限）	極低
裝置複雜度	中等	極高（需EUV光源、EUV反射光學系統）	中-高
成本	中等	極高	中等
缺陷型別覆蓋	表面缺陷（Adder/Missing等）	表面+多層膜內部缺陷（Phase Defect）	表面形貌
成熟度	高	仍在持續演進中	高
核心供應商	KLA（主導）	Lasertec（獨特地位）	多家（KLA、ASML/Hitachi等）

注：具體裝置型號與解析度/吞吐量資料因未獲得可靠檢索證據，此處不列具體規格數字，以定性比較為主。

上下游

上游供應

環節	關鍵內容
光源系統	DUV雷射光源（用於光學檢測）；EUV光源/LPP源（用於Actinic檢測）——EUV光源本身是極高技術壁壘的部件
光學元件	高NA物鏡、反射鏡系統；EUV用Mo/Si多層膜反射鏡
探測器	高速TDI-CCD、sCMOS感測器；EUV專用探測器
計算平台	高效能資料處理系統（D2DB比對需要極大算力）
掩模基板	超低膨脹石英（ULE/LTEM），是檢測物件的”原材料”
光刻膠/吸收層材料	掩模製造端，間接影響檢測需求

下游客戶

客戶型別	代表	需求特點
晶圓代工廠	TSMC、Samsung Foundry、Intel Foundry	自有掩模車間 + 外購掩模的來料檢測；使用中週期性複檢
IDM	Intel（部分）、SK hynix（儲存掩模）	同上
獨立掩模廠（Merchant Mask Shop）	Photronics、Toppan Photomasks、DNP	掩模出廠前的100%檢測
研發/國家級掩模中心	各國先進製造研發中心	研發驗證需求

關鍵指標

指標	含義	行業重要性
最小可檢缺陷尺寸（Min. Defect Size）	裝置可可靠檢出的最小缺陷特徵尺寸	★★★★★
靈敏度（Sensitivity）	對目標缺陷的檢出機率	★★★★★
誤報率（Nuisance Rate）	非缺陷被誤判為缺陷的比率	★★★★☆
吞吐量（Throughput）	單位時間可檢測面積或掩模數量	★★★★☆
畫素尺寸（Pixel Size）	成像系統的取樣解析度	★★★★☆
套刻精度（Registration Accuracy）	影像與資料庫/參考影像的對準精度	★★★☆☆
檢測覆蓋率（Inspection Coverage）	可檢測的缺陷類型範圍	★★★★☆

供需與市場資料

市場定性判斷

裝置市場：掩模檢測裝置屬於半導體前道檢測量測裝置的細分領域。KLA Corporation在整體半導體檢測/量測市場佔據主導地位，掩模檢測是其業務版圖中的重要一環。
EUV掩模檢測細分：隨著EUV在先進邏輯製程（7nm/5nm/3nm及以下）中的滲透率提升，EUV掩模的檢測需求持續增長。Actinic檢測裝置單價極高，但市場規模受限於EUV掩模的絕對數量。
服務/耗材：掩模使用過程中的週期性複檢（re-qualification）產生持續的服務需求。

供需驅動

需求側驅動力：

製程微縮→掩模複雜度上升→單片掩模檢測時間增加、精度要求提高
EUV層數增加→EUV掩模數量增長→Actinic檢測需求增長
多重圖案化→掩模set數量倍增（儘管EUV正在替代部分多重圖案化層）
先進封裝（如Chiplet）帶來額外的掩模需求

供給側特徵：

裝置供應商極度集中——高技術壁壘導致競爭者極少
Actinic檢測領域幾乎為單一供應商格局
裝置交付週期長、產能有限

注：具體市場金額資料（如裝置市場規模、KLA掩模檢測業務營收佔比等）因本次檢索未獲得可靠來源，不列具體數字。建議參考KLA年報（10-K）中”Semiconductor Process Control”業務分項揭露、以及VLSI Research/SemiTech等第三方行業報告獲取量化資料。

代表公司與資本對映

公司	定位	上市資訊	核心能力
KLA Corporation (KLAC)	半導體檢測/量測龍頭	納斯達克：KLAC	光學掩模檢測裝置全面覆蓋；掩模檢測是其”Mask Inspection”業務線的核心
Lasertec Corporation	EUV掩模檢測專家	東京證券交易所：6920	EUV blank inspection（ABI）和Actinic patterned mask inspection領域的全球領先（近乎獨佔）地位
Applied Materials (AMAT)	半導體裝置綜合巨頭	納斯達克：AMAT	涉及部分掩模相關技術，但掩模檢測非核心強項
ASML	光刻裝置龍頭	阿姆斯特丹泛歐交易所：ASML；納斯達克：ASML	HMI（Hermes Microvision）子公司有電子束檢測能力，與掩模檢測有一定關聯

資本對映邏輯

KLAC：半導體檢測量測領域的”確定性標的”，掩模檢測是其護城河之一。受先進製程持續投入驅動，長期需求確定性高。
Lasertec：EUV產業鏈中的”隱形冠軍”。其EUV掩模檢測裝置的稀缺性賦予極強定價權，但也面臨EUV滲透節奏的週期性風險。
掩模製造端（非上市/非核心標的）：Photronics（PLAB，納斯達克）為獨立掩模廠商代表，其檢測需求是裝置公司的下游驅動力。

投資邏輯

看多邏輯

製程微縮是不可逆的長期趨勢：每次節點升級（如3nm→2nm→A14）都意味著掩模更復雜、檢測要求更高、單片掩模檢測價值量上升
EUV滲透率提升是確定性方向：EUV層數從早期的少數層逐步擴充套件到更多層（參考TSMC公開揭露的各節點EUV層數趨勢），Actinic檢測需求隨之增長
裝置供應商高度集中→強定價權：尤其是EUV掩模檢測領域，供給側格局極為有利
AI輔助缺陷分類：ML技術在缺陷分類、nuisance filtering中的應用可能提升裝置附加值

風險因素

市場規模天花板：掩模檢測裝置總體市場不算大，受限於全球掩模廠數量和裝置更新週期
客戶集中度高：核心客戶為少數先進邏輯晶圓代工廠，訂單波動風險存在
技術路線不確定性：如未來光刻技術路線發生根本變化（如direct-write等），可能影響掩模檢測需求結構
地緣政治風險：先進半導體裝置出口管制可能影響裝置公司的全球銷售

常見誤讀糾偏

誤讀一：“掩模檢測就是晶圓檢測的縮小版”

糾偏：掩模檢測和晶圓檢測（如KLA的晶圓檢測/量測產品線）雖同屬光學檢測大類，但在以下方面有本質差異：

差異	掩模檢測	晶圓檢測
檢測物件	一塊掩模（152mm×152mm標準尺寸）	整片晶圓（300mm）
缺陷邏輯	一個缺陷→影響該掩模印刷的所有Die	一個缺陷→通常隻影響一個Die
檢測時機	掩模出廠前+使用中複檢	晶圓製造過程中各關鍵層後
資料對比	D2D或D2DB（與設計資料庫比對）	D2D或參考Die
數量級	掩模數量少（單個先進晶片60-100+套掩模）	晶圓數量極大（月產能數萬片）

掩模檢測的”一檢定全域性”特性使其靈敏度要求更高、對誤報更敏感。

誤讀二：“DUV波長的光學檢測裝置可以替代Actinic檢測來檢查EUV掩模”

糾偏：不能完全替代。DUV波長的光學檢測可以發現EUV掩模表面的宏觀缺陷（如顆粒、吸收層圖案缺陷），但無法可靠檢測多層Mo/Si膜堆疊內部的相位缺陷（phase defect）。這是因為不同波長在多層膜中的反射/穿透行為完全不同——只有13.5nm波長才能正確反映多層膜在EUV光刻實際工作條件下的行為。因此，對於用於先進EUV光刻的掩模，Actinic檢測是不可替代的必要環節。

誤讀三：“掩模只在出廠時檢測一次就夠了”

糾偏：掩模在使用過程中會經歷反覆的裝載/解除安裝、可能的微顆粒汙染、吸收層材料的緩慢退化等。先進晶圓廠會對掩模實施**週期性的複檢（re-qualification）**計劃，尤其在EUV掩模Pellicle保護不足的情況下，使用中的複檢頻率更高。這為裝置公司創造了持續的服務/耗材營收流。

學習路徑

入門級

瞭解光掩模基本概念——推薦閱讀：《Semiconductor Lithography》相關教材的掩模章節
理解光刻工藝鏈中掩模的角色——參考ASML/TSMC公開的光刻技術介紹文件

進階級

閱讀KLA Corporation年報（10-K）中關於掩模檢測業務的描述，理解產品線定位
學習Lasertec的投資者材料（IR Presentation），理解EUV掩模檢測的技術挑戰與商業邏輯
關注SPIE（國際光學工程學會）Advanced Lithography會議論文——掩模檢測領域的前沿研究在此發表

專家級

深入研究EUV掩模結構（Mo/Si多層膜、吸收層、相移設計）——參考SEMATECH/EUV Lithography相關技術文獻
理解Actinic檢測系統架構（光源、光學系統、探測器）的技術挑戰
追蹤High-NA EUV對掩模及檢測的新增要求——關注ASML/imec/Intel等機構的技術路線圖釋出

一句話總結

掩模檢測是光刻良率的”源頭守門人”——在製程持續微縮與EUV全面滲透的雙重驅動下，對檢測精度、波長匹配性和缺陷覆蓋範圍的要求只會越來越苛刻，裝置供應商的高度集中格局意味著這條賽道雖小但護城河極深。

延伸閱讀與來源

來源型別	推薦
公司IR	KLA Corporation Investor Relations (investor.kla.com)；Lasertec Corporation IR
行業報告	VLSI Research / TechInsights 半導體檢測量測裝置市場報告（付費）
學術/技術	SPIE Proceedings — Advanced Lithography / Photomask Technology 分冊
行業標準	SEMI Standards（掩模相關標準系列，如SEMIF系列）
技術路線圖	IRDS（International Roadmap for Devices and Systems）光刻章節
供應鏈追蹤	各裝置公司季度財報電話會議紀要（Earnings Call Transcript），關注管理層對掩模檢測業務的定性描述

免責宣告：本頁內容基於公開資訊整理，部分資料為行業共識性定性描述。具體財務資料、技術規格請以各公司官方揭露及權威第三方報告為準。涉及的估值判斷不構成投資建議。

本頁技術事實依據：無可用檢索來源（檢索失敗）。所有技術描述基於半導體行業通識性知識，未列具體裝置型號規格數字。如需精確規格引數，建議參閱廠商官方datasheet或SPIE會議論文。