成熟製程
成熟製程深度研究報告：半導體產業的“物理基石”與戰略支點
一、引言：被誤讀的“成熟”與不可替代的基石
在半導體產業的公共敘事中，“先進製程”長期佔據聚光燈下的核心位置。3nm、2nm乃至更前沿的工藝節點，因其對摩爾定律極限的挑戰和高達數百億美元的單廠投資，成為技術競爭與國家實力的象徵。然而，這一敘事遮蔽了一個基本事實：支撐全球數字經濟日常運轉的，並非這些處於工藝金字塔尖的少數晶片，而是另一套龐大、穩定且高度最佳化的製造體系——成熟製程。本文所指的成熟製程，通常涵蓋28nm及以上節點的晶圓製造工藝。這一定義並非產業界的嚴格標準，而是一種基於技術特徵與經濟屬性的共識劃分。成熟製程絕非“落後產能”的代名詞，恰恰相反，它是半導體產業中經過數十年工程淬鍊、達到成本與可靠性最優平衡的物理基石。它貢獻了全球約七成以上的晶片出貨量，是汽車、工業、物聯網與消費電子等萬億級市場的底層支撐，是整個數字文明運轉不可或缺的物質基礎。當先進製程在功耗、效能、面積（PPA）的極限三角中艱難推進時，成熟製程在另一個維度上定義了半導體產業的生命力——它關乎成本、可靠性、可用性與長週期供給的“基本盤”。忽視這一基石的產業政策與投資判斷，將如同只關注摩天大樓的尖頂而忽略其地基，註定失之偏頗。本研究報告旨在穿透“先進崇拜”的表層敘事，深入解構成熟製程的技術核心、經濟邏輯與戰略價值，為決策者提供一幅完整的半導體產業全景圖。
二、定義邊界：成熟製程的內涵與劃分邏輯
對成熟製程的理解，首先需要釐清其內涵與邊界。從技術節點看，業界普遍將28nm及以上的平面電晶體工藝視為成熟製程的核心範疇，部分場景下也將40nm、55nm、90nm乃至0.13μm、0.18μm等更早節點納入。這一劃分並非機械的代數差異，而是基於一組深層技術經濟屬性的斷代。當工藝演進至16nm/14nm時，電晶體架構發生了從平面MOSFET到FinFET的三維革命，光刻技術開始引入多重圖案化（Multiple Patterning），製造複雜度與成本曲線出現陡峭上翹。相比之下，28nm作為平面工藝的集大成者，匯聚了應變矽、高K金屬柵極（HKMG）等重大創新，卻未跨入FinFET的門檻，成為平面與三維工藝之間的分水嶺。理解這一邊界的意義在於：先進製程的演進邏輯是“效能密度優先”，通過尺寸微縮和結構創新換取更高的電晶體密度與更低的單位計算功耗，其單顆電晶體成本在16nm後出現反轉上升；而成熟製程的演進邏輯則是“工程最優解”，在可靠性、成本、供貨穩定性和生態完備性之間尋求精妙均衡。在成熟製程的範疇內，技術的進步體現為良率的極致提升、工藝視窗的持續拓寬、缺陷密度的持續下降，以及針對特定應用場景的“定製化”衍生工藝平台的豐富。因此，判斷一個製程是否“成熟”，技術節點的代數是必要但不充分的條件——更本質的判據在於，該工藝是否已跨過良率爬坡的陡峭期，進入一個設計規則穩定、IP生態完善、多來源供應可靠、單晶圓成本極致最佳化的“平原期”。這一“成熟”狀態，恰恰是先進製程在追逐摩爾定律的過程中難以企及的工程境界。
三、歷史演進：從摩爾定律的追隨者到產業基礎的沉澱者
成熟製程的技術體系並非靜止的遺產，而是在數十年演進中逐步沉澱形成的。回望20世紀80年代末至90年代，1.0μm、0.8μm、0.5μm等節點曾是那個時代的“先進製程”，驅動了個人計算機從16位向32位的躍遷。進入90年代中後期，0.35μm、0.25μm、0.18μm等節點相繼成熟，直接催生了網際網路基礎設施、GSM行動通訊和消費電子產品的爆發式增長。2000年之後，0.13μm引入銅互連，90nm匯入應變矽，65nm/55nm進一步優化了功率與效能的折中曲線，45nm/40nm則以高K金屬柵極（HKMG）為代表的材料創新，在平面工藝架構內實現了柵極漏電流幾個數量級的下降。當產業沿著摩爾定律的階梯持續攀登時，每一代前沿工藝在完成歷史使命後，並未被淘汰，而是以“工藝折舊”的方式轉化為新的基礎層。這一“技術沉澱”過程具有三個顯著特徵：其一，工藝視窗的極致拓寬——經過數十年的量產打磨，關鍵工藝引數的控制範圍被壓縮至極窄區間，使得大規模製造中的良率能夠穩定在99%以上；其二，裝置的完全折舊——一條0.18μm或90nm晶圓廠的投資可能在十年前甚至更早已完成折舊，其單位晶圓折舊成本趨近於零，使總成本中可變成本（化學品、氣體、矽片、人力）佔比越來越低；其三，IP與生態系統的高度完善——經過數次晶片流片驗證的工藝設計套件（PDK）和標準單元庫，其模擬模型與實際矽行為的吻合度極高，設計風險與迭代週期被壓縮至最低。正是這一歷史路徑的持續積累，賦予了成熟製程無與倫比的競爭力——它不是“過時的技術”，而是“被數十億顆晶片充分驗證過的生產力”。每一家能夠在成熟製程上實現高盈利的企業，本質上都是在消化和變現這份長達數十年的技術沉積紅利。
四、核心架構：平面MOSFET的終極工程進化
深入成熟製程的技術核心，首先需要審視其最基礎的電晶體架構。在28nm及以上節點，平面MOSFET仍是絕對的主宰。與FinFET或GAA（環繞柵極）等三維結構相比，平面器件的製造工藝相對簡潔：它不依賴昂貴且複雜的高深寬比鰭式刻蝕，也不需要多層外延生長源漏結構，對薄膜沉積、離子注入、快速熱退火等關鍵步驟的工藝波動容忍度更高。這使得平面工藝的良率爬坡週期通常在數週至數月之內即可完成，而先進製程的良率達產往往需要一年甚至更久。然而，“簡單”絕不意味著“簡陋”。在平面器件的架構下，材料與器件工程取得了多項里程碑式突破。應變矽技術通過在溝道區域引入單軸或雙軸晶格應力，將載流子遷移率提高了30%至50%，使驅動電流在同等柵極過驅動電壓下獲得顯著提升，這一技術在90nm至28nm各節點被廣泛應用和最佳化。**高K金屬柵極（HKMG）**自45nm節點匯入後，以氧化鉿（HfO₂）替代傳統的氮氧化矽（SiON）作為柵介質，等效氧化層厚度（EOT）得以降至1nm以下，柵極隧穿漏電流降低了數個數量級。此舉使28nm成為平面工藝在功耗控制上的效能制高點，其靜態功耗的表現至今仍優於部分早期FinFET工藝。在28nm節點之後，台積電等廠商進一步衍生出28nm HPC（高效能運算）、28nm HPC+以及22nm ULP（超低功耗）等變體，通過源漏工程、阱區最佳化和柵極功函式金屬的精細調控，持續在效能、功耗與成本之間進行折中最佳化。可以毫不誇張地說，28nm平面器件代表了自1960年代MOSFET發明以來，在不變更基本拓撲結構前提下所能達到的工程化極限。
五、互連體系：從鋁到銅的材料革命與成本權衡
電晶體只是故事的一半，訊號與電流的傳輸網路——互連體系——同樣決定了晶片的效能邊界與可靠壽命。在成熟製程的廣袤譜系中，互連技術呈現出清晰的代際分層。在0.18μm及以上節點，鋁互連配合二氧化矽（SiO₂）介質是標準配置，工藝成熟且成本極低。然而，當特徵尺寸縮至0.13μm以下時，鋁互連的電阻-電容（RC）延遲急劇上升，成為制約晶片速度的關鍵瓶頸。1997年IBM率先在0.13μm節點引入雙大馬士革銅互連工藝，這一突破性的材料變革迅速成為行業標準。銅的電阻率比鋁低約40%，抗電遷移能力提高了兩個數量級，極大地緩解了互連延遲問題。隨後，低介電常數（Low-k）介質的引入進一步降低了寄生電容。從氟矽玻璃（FSG，k≈3.6）到碳摻雜氧化物（CDO，k≈2.7-3.0），再到多孔超低k材料（ULK，k≈2.4-2.5），每一次介質常數的降低都換來了RC延遲的改善和動態功耗的下降。然而，在成熟製程的某些節點，尤其是面向高電壓、高可靠性應用的車規和工業晶片中，工程師常常選擇“退一步”——使用保守的介質材料，比如緻密的SiO₂或FSG，以換取更高的機械強度、介面可靠性和對溼氣/汙染物的抵抗能力。這意味著成熟製程中的互連選擇並非線性的“越先進越好”，而是一個精心權衡成本、效能與可靠性的多維決策問題。在40nm及55nm等被廣泛用於汽車MCU的節點中，互連方案通常會在銅/低k與鋁/氧化物之間進行定製化組合，甚至在同一晶片的不同金屬層中使用不同的金屬和介質，以實現特定電路模組對噪聲隔離、功率傳輸或訊號完整性（Signal Integrity）的個性化需求。這種高度靈活的工藝調變能力，是成熟製程在面對碎片化、差異化終端需求時的一項核心工程優勢。
六、材料與器件：特色工藝的“隱性創新”
如果說先進製程的創新是一條“尺寸微縮”的主幹道，那麼成熟製程的創新則更像一張“功能分化”的毛細血管網路。在這張網路中，特色工藝構成了成熟製程龐大版圖中技術附加值最高的板塊，其核心驅動力來源於材料與器件層面的“隱性創新”。BCD（Bipolar-CMOS-DMOS）工藝堪稱最為經典的案例。它將高精度的雙極型電晶體（用於高增益模擬訊號放大）、高整合度的CMOS邏輯（用於數字控制）和耐高壓大電流的DMOS功率器件（用於驅動和能量轉換）整合在同一顆矽片上。一個典型的180nm BCD工藝，可以在1.8V的邏輯核心旁邊處理高達數十伏甚至上百伏的負載電壓，而無需外部分立器件。這種“單晶片系統”的整合能力並非來自光刻精度的提升，而是來自數十年積累的對摻雜分佈、外延層厚度與結終端結構的深刻理解。每平方釐米矽片上，不同功能區域之間的隔離結構設計和寄生效應管理，構成了一道極為高深的工程壁壘。與此類似，嵌入式非易失性儲存器（eNVM）——如嵌入式快閃記憶體（eFlash）或新興的嵌入式磁阻RAM（eMRAM）——是微控制器（MCU）和智慧卡晶片的核心。在55nm或40nm節點實現eFlash，需要在標準CMOS流程中插入多達十個以上的額外掩模步驟，並確保浮柵的電荷保持能力在-40°C至150°C的寬溫度範圍內滿足十年以上的資料保持期。這其中的隧穿氧化層工程、電荷捕獲層材料選擇與工藝整合熱預算控制，無一不是久經考驗的“隱性知識”。再如**CIS（CMOS影像感測器）**工藝，它需要在成熟製程平台上引入特殊的光電二極體摻雜輪廓、深槽隔離和濾光片/微透鏡整合模組，其技術精髓在於將光學效能與電路效能進行協同最佳化。這些特色工藝的共同特徵在於：它們並不追求電晶體的絕對微縮，而是在成熟製程的高度穩定平台上，通過材料、器件與流程的創造性增補，開闢出高價值、高壁壘的利基市場。這些創新往往不依賴極紫外光刻（EUV）等天價工具，而是深植於對物理、化學和工藝整合的深厚理解之中。
七、良率與可靠性：在時間與資料中淬鍊的工程護城河
成熟製程最具戰略價值的特徵，或許在於其無與倫比的良率水平與可靠性表現。一條穩定執行數十年的成熟製程產線，其關鍵層的隨機缺陷密度（D0）可被壓低至每平方釐米0.01以下，使12英寸晶圓上的大規模晶片良率接近或達到理論極限。這種良率高度並非一蹴而就，而是建立在數十年、數百萬片晶圓的製造資料積累之上。每一批次、每一片晶圓、每一個管芯上的工藝偏移資料，都被反饋至先進過程控制（APC）系統中，形成一套不斷自我最佳化的閉環。相比之下，先進製程雖然在良率爬坡速度上不斷突破，但其初始良率與最終成熟良率之間仍然存在巨大鴻溝，而跨越這一鴻溝所需的時間與成本是確定且高昂的。更為關鍵的是可靠性，這是成熟製程區別於先進製程的一道深廣護城河。汽車電子委員會制定的AEC-Q100車規認證標準，要求晶片在環境溫度應力測試（HTOL）、溫度迴圈測試、早期壽命老化測試等專案中滿足極為苛刻的失效速率指標——通常要求在1000小時至2000小時的高溫高溼或溫度迴圈後，累計失效率低於1%或接近零失效。對於0.13μm、90nm、55nm等車規級成熟工藝來說，其時間相關的介質擊穿（TDDB）、負偏壓溫度不穩定性（NBTI）和電遷移（EM）等本徵失效機制已被長期、大量地驗證與建模。設計公司可以依賴PDK中高度精確的器件老化模型進行“設計即可靠”的開發，從而大幅減少昂貴的重設計迴圈。而先進製程中，新材料的引入（如鈷互連、新High-k介質）帶來了新的、需數年才能完全表徵的長期可靠性風險。成熟製程的可靠性護城河，正是用時間的淬鍊和資料的累積澆築而成的，它對任何新進入者構成了難以逾越的信任壁壘——系統廠商和一級供應商（Tier-1）不會輕易將具有五年、十年服役要求的關鍵零部件，轉移到未經長期量產驗證的新工藝平台上去。
八、成本模型：折舊終結後的極低邊際成本優勢
任何理性決策的產業邏輯，最終都需歸因於經濟性。成熟製程的成本模型，呈現出與先進製程截然不同的結構特徵，並構成了其長期競爭力的核心來源。先進製程的成本結構是“資本支出（CapEx）密集型”的：一臺ASML的High-NA EUV光刻機售價超過3億歐元，一座月產3萬片的3nm晶圓廠總投資超過200億美元。鉅額的裝置折舊和廠房攤銷，使得先進製程晶圓的折舊成本佔總成本的50%甚至更高。這意味著，即便良率拉昇到完美，其單晶圓成本的天花板依然極其高昂。反觀成熟製程，其優勢恰在於“歷史成本”的終結。大量執行中的200mm或300mm成熟產線，其核心光刻機、刻蝕機、沉積裝置均已在8至15年前完成資本折舊。在當前的會計期間內，這些裝置的折舊成本趨於零，構成了經濟學意義上的“沉沒成本”。因此，成熟製程產線的單晶圓成本主要轉變為可變成本——矽片、化學品、氣體、光刻膠、光罩以及直接人力。以一個典型的200mm產線為例，當折舊歸零後，單片晶圓成本可能僅為數百美元，而12英寸先進製程的單晶圓成本則高達數千美元甚至更高。這一極低的邊際成本賦予了成熟製程廠商強大的定價權與抗週期性。在市場下行週期，它們可以降價競爭，只要售價超過可變成本即可貢獻正毛利；而在上行週期，則可以享受穩健的獲利。更值得關注的是，這種“折舊終結”模型下的成本優勢是持久的、結構性的——任何新建的競爭者，即使複製了完全相同的150nm或90nm產線，也必須承擔全新的裝置投資與折舊負擔，其成本結構天然處於劣勢。這意味著，晶片設計公司選擇在現有成熟產線上流片，不僅獲得的是技術上的可靠性，更是享受了由時間鑄造的“低成本期權”。這種成本結構上的根本差異，解釋了為何成熟製程產能至今依然穩固，併成為全球半導體供應鏈中獲利最豐厚的部分之一。
九、應用生態（一）：汽車電子的功能安全基石
成熟製程的戰略價值，最集中地體現在其對應用生態的深度耦合上。其中，汽車電子堪稱成熟製程最為堅定且嚴苛的應用陣地。一輛現代化智慧電動汽車，內部可能搭載成百上千顆晶片，涵蓋微控制器（MCU）、電源管理IC（PMIC）、感測器介面晶片、顯示驅動IC（DDI）、射頻前端模組等眾多種類。這些晶片中，除了極少數用於智慧座艙或自動駕駛的SoC採用7nm或5nm先進製程外，超過90%以上的車載晶片依然根植於28nm及以上的成熟節點。這其中原因是多維的：首先，功能安全（Functional Safety） 是掛在所有車規晶片開發者頭頂的達摩克利斯之劍。依據ISO 26262道路車輛功能安全標準，從ASIL-A到最嚴格的ASIL-D等級，晶片需要具備完備的故障檢測與容錯機制，並在全生命週期內保持確定性的行為。成熟製程經過數十年驗證的老化模型和失效模式庫，是實現這種高確定性的根本保證。其次，車規晶片的生命週期遠超消費電子。一款發動機管理MCU或安全氣囊控制器，可能需要保持十年以上的持續供貨，而成熟製程產線的長週期執行恰好匹配這一要求。再次，車用晶片常常工作在諸如引擎艙等極度嚴苛的電氣-熱-機械環境中，需要承受高溫、高壓、強電磁干擾。BCD等特色工藝平台，天然適於建置整合高壓驅動與精確模擬前端的魯棒單晶片解決方案。在電動化浪潮中，以IGBT和碳化矽（SiC）MOSFET為代表的功率半導體，其製造工藝本身即為成熟製程的特定分支，對背面減薄、離子注入與退火等工藝有著極深的積累要求。可以說，成熟製程的穩定性、耐久性與特色工藝定製能力，使其成為汽車電子產業無可替代的功能安全基石。任何關於汽車晶片供應安全與自主可控的戰略規劃，都必須首先立足於成熟製程的深度版面配置。
十、應用生態（二）：工業物聯與能源管理的長尾支撐
除了汽車電子這一核心賽道外，成熟製程在工業、物聯網（IoT）以及能源管理等“長尾”市場中的支撐作用同樣關鍵。工業自動化場景下的可程式設計邏輯控制器（PLC）、伺服驅動器、工業感測器、現場匯流排介面等，通常對晶片算力的要求並不極端，但對電磁相容性（EMC）、浪湧保護、寬電壓工作範圍和超長的無故障執行時間有著近乎苛刻的要求。一片整合有高精度模數轉換器（ADC）、低噪聲放大器和工業乙太網路物理層（PHY）的混合訊號晶片，通常在180nm到55nm之間的特定混合訊號工藝節點上實現。這些工藝的噪聲隔離技術——如深N阱、三重阱以及SOI襯底隔離——是數十年模擬設計經驗與工藝除錯磨合的成果。物聯網領域則為成熟製程開闢了另一個廣袤的應用空間。千億級物聯網節點的部署，其最基本要求是極致低的物料清單（BOM）成本和超低待機功耗。28nm ULP或55nm低功耗工藝平台，通過多閾值電壓最佳化、襯底偏置控制以及嵌入式鐵電儲存器（eFRAM）或MRAM等非易失性邏輯整合，可以實現納瓦級的休眠功耗與即時的喚醒響應，這是電池供電的物聯網感測器節點賴以長期執行的核心。在更宏大的“碳中和”敘事架構下，成熟製程發揮著不可見卻至關重要的作用。從光伏逆變器的最大功率點追蹤（MPPT）晶片，到儲能系統中電池管理系統（BMS）的多通道取樣與均衡IC，再到電網輸電中柔性直流輸電的功率模組驅動，這些功率控制和能量變換晶片無一例外地根植於BCD或其他高壓CMOS工藝。這些晶片對效率哪怕0.1個百分點的提升追求，都直接轉化為巨大的碳排放削減。因此，在談論未來十年數十萬億規模的綠色能源與數字化投資時，理解成熟製程作為底層“賦能者”的角色，是避免戰略誤判的關鍵。
十一、應用生態（三）：消費電子巨量市場的成本-效能平衡器
儘管汽車電子和工業應用賦予成熟製程以高可靠性的光環，但真正驅動其出貨量佔據全球七成以上的，是海量的消費電子市場。在智慧手機、平板電腦、可穿戴裝置、遊戲主機及白色家電中，成熟製程擔任著一種“成本-效能平衡器”的角色。一部旗艦智慧手機中，先進製程的AP（應用處理器）和基帶晶片固然提供了強大的算力與通訊能力，但它們需要鋪設一張由成熟製程晶片構成的“感測與控制網路”才能完整運作。例如，管理電池充放電的PMIC（常年在180nm BCD工藝上製造）、驅動觸控屏的觸控控制器（28nm至55nm）、連線Wi-Fi/藍牙的射頻收發器（55nm至40nm）、用於光學防抖和微距對焦的MEMS驅動IC（130nm至180nm）、光線與距離感測器、氣壓與溼度感測器等等，這些外圍晶片的總數量可多達20-30顆，其總矽面積與總成本往往可與主晶片相當。這些消費級晶片的生命週期短，更新迭代快，對價格高度敏感。成熟製程的極低邊際成本優勢和工藝設計套件（PDK）的快速就緒特性，使設計公司能夠以最短的設計週期、最低的流片成本迅速推出新品，並在巨大的消費市場中實現盈利。尤其在一些爆發式增長的細分市場，例如TWS（真無線立體聲）耳機，其內部集成了藍牙SoC、入耳檢測感測器、觸控或壓感觸控IC、電源管理單元等，幾乎全部採用成熟製程。這些晶片需要在極小的封裝內實現整機數小時續航，對動、靜態功耗的控制達到了藝術級水平。這種在既定成本架構下對效能與功耗進行極致萃取的能力，正是28nm HPC+和22nm ULP等衍生工藝平台的核心競爭力。沒有成熟製程在消費電子領域的產量吞吐和成本攤薄，全球智慧手機的ASP（平均售價）曲線不可能保持在當前水平，物聯網和可穿戴裝置的滲透速度也將大打折扣。
十二、全球製造版圖：東亞軸心、北美重構與歐洲覺醒
地緣政治的現實將成熟製程製造能力推至全球戰略博弈的前沿，其當前的全球製造版圖呈現出顯著的“東亞軸心”特徵。中國臺灣地區以台積電、聯電、世界先進為龍頭，在28nm至90nm區間建立了龐大的產能池，並在特色工藝領域（如台積電的特定技術平台）維持著高獲利率與市場領導力。韓國三星與SK海力士除專注先進儲存外，也在代工領域維持著可觀的成熟製程產能，尤其服務於其龐大的本土系統LSI設計產業。中國大陸是近年來成熟製程產能擴張最激進的實體，中芯國際、華虹宏力、晶合整合等企業持續加大在28nm及以上節點的資本支出，其驅動邏輯一方面是適應國內龐大的消費電子和工業市場需求，另一方面則是響應國家層面的半導體自給自足戰略。據SIA和SEMI資料，到2025至2027年，中國大陸預計將至少新增二十座以上的成熟製程晶圓廠，目標是在130nm至28nm的寬泛區間內形成全球最集中的產能叢集。這一擴張正在重塑全球供需均衡，引發對“產能過剩”與“價格戰”的討論。與此同時，北美與歐洲正通過立法工具強力推動“製造業迴流”。美國《晶片與科學法案》為英特爾、格芯、TI（德州儀器）等公司的本土建廠提供鉅額補貼，其中相當大一部分資金明確指向了服務於汽車、國防和工業的成熟製程產能。英特爾重拾代工戰略，將16nm/12nm及22nm FinFET低功耗工藝向外部開放，德州儀器則在大規模擴建12英寸模擬/功率晶圓廠。歐盟《晶片法案》則聚焦於打造意法半導體、英飛凌、博世等聯合體的汽車與工業晶片先進製造能力，其關鍵節點仍在28nm至90nm的BCD、SOI、SiC/GaN功率器件範疇。這一輪全球性的成熟製程產能重建，其本質是對過去三十年“無晶圓設計+集中代工”模式的戰略修正，目標是確保在極端地緣政治衝擊下，本地區仍能保有產出汽車、電網、國防等關鍵基礎設施所需晶片的“最低限度主權能力”。全球成熟製程製造版圖，正在從高度效率化的單極集中，轉向帶有冗餘和區域性安全考量的多極網路。
十三、供需週期與價格博弈：從結構性短缺到產能過剩的預警
成熟製程的市場供需，正在經歷一個從極度短缺到可能的結構性過剩的週期切換，其價格博弈邏輯深刻影響著全行業的盈利能力。2020至2022年間，新冠疫情導致的居家辦公需求激增，疊加汽車晶片的嚴重誤判性缺貨，將成熟製程的供需失衡推至歷史極值。車用MCU和PMIC的交貨週期一度延長至52周以上，8英寸晶圓廠產能被爆買，現貨價格飆漲數倍。全球主要晶圓代工廠在此期間均錄得創紀錄的毛利率與ASP漲幅。然而，自2023年下半年以來，智慧手機、PC等消費終端需求的疲軟，加上下游客戶庫存高企，導致成熟製程的滿載率從雲端端開始回落。更深遠的結構性壓力來自中國大規模新產能的逐步開出。按照SEMI的晶圓廠監測資料，全球2024至2026年計劃投產的成熟製程月產能若全部釋放，可能會導致某些節點（如28nm/40nm/55nm）出現兩位數的產能過剩。這一供需前景引發了業界關於“價格戰”的廣泛憂慮。歷史經驗表明，在成熟製程領域，擁有折舊完成線、長期客戶粘性和特色工藝溢價能力的先發廠商，具有更厚的獲利墊應對價格下行。對於揹負全新裝置折舊的新進入者而言，如何在價格下行週期中維持正的現金流量，將是生死考驗。預計未來數年，成熟製程市場的定價將呈現出高度分化的態勢：通用型、標準化邏輯工藝的晶圓報價將承壓下行；而與車規安全、高精度模擬、功率整合深度耦合的特色工藝平台，因客戶轉換成本極高和認證週期冗長，其定價將保持相對堅挺。成熟製程的競爭，將從前一階段的“產能爭奪”迅速轉入“成本結構競爭”與“平台粘性競爭”的新階段。理解這一階段的供需動態，不僅對行業分析師至關重要，對於主權基金和產業政策的制定，亦是避免將巨量資本沉澱於低效資產的戰略前提。
十四、戰略再定位：從“替代品”到“國家安全基礎設施”
在當前的全球技術民族主義浪潮下，成熟製程的身份正在發生根本性的戰略再定位：它不再僅僅是先進製程的“補充”或低端替代品，而是被重新定義為數字文明時代的關鍵基礎設施與國家安全命脈。這一認知的轉變可以從三個層面理解。第一，基礎執行的確保。即使一個國家完全掌握了2nm晶片的設計與製造能力，若無穩定的成熟製程供給，其電網將因缺乏控制晶片而脆弱，其汽車產業將因MCU斷供而停擺，其國防系統的感測器、雷達收發與電源控制將面臨癱瘓。成熟製程支撐的是“系統之系統”的底層運轉，其安全屬性已超越純商業範疇。第二，技術主權的一體兩面。先進製程依賴於少數供應商（如EUV光刻機）的高度壟斷性技術節點，而成熟製程的技術主權則更多體現在對完整製造工具鏈、材料供應和持續工藝改進能力的自主掌握上。美國及其盟友正致力於打造從裝置、材料、軟體到製造的“去風險”成熟製程產線，試圖將中國大陸排除在特定高階成熟工藝（如先進BCD、車規eNVM、SOI RF）的供應鏈之外。同時，中國大陸決心建立一條完全“去美化”的55nm/40nm/28nm成熟製造產線，這被視為半導體自立的關鍵里程碑。第三，經濟安全的壓艙石。成熟製程作為全球半導體市場七成以上出貨量的貢獻者，其龐大的裝置、材料、設計服務生態支撐著數百萬個高技能就業崗位，構成了全球半導體產業迴圈現金流量的穩定基礎。一個健康而多元的成熟製程供給體系，是全球半導體產業抵禦週期性劇烈波動的“阻尼器”，也因為其投資規模相對可控、技術門檻並非不可逾越，成為後發國家和地區切入半導體產業鏈的重要入口。因此，各國對成熟製程產能的補貼、保護與爭奪，將遠不止於產業政策競爭，而是未來十年國家綜合競爭力的核心構成部分。
十五、結論與展望：慢變數的力量與下一個十年的演化
在半導體產業的宏大敘事中，成熟製程是一種典型的“慢變數”。它很少佔據新聞頭條，其推進節奏無法用“每18個月電晶體翻倍”的指數律衡量，卻以一種靜水流深的姿態，從基礎上定義了數字經濟的物理形態與執行邊界。本研究報告的核心結論如下：第一，成熟製程絕非靜態的“落後產能”，而是在數十年工程演化中沉澱下來的，成本、良率、可靠性與生態完善度達到黃金均衡點的技術池。第二，其技術先進性不再體現為尺度微縮，而體現為特色工藝的深度創新——在BCD、eNVM、混合訊號、高壓、MEMS等領域，成熟製程的“隱性知識”壁壘極高，是更難以通過購買裝置和招聘人員來簡單複製的核心能力。第三，從經濟視角看，其“折舊終結”模式帶來了難以匹敵的邊際成本優勢，這一結構性優勢構成了極大的產業慣性與市場吸引力。第四，在應用層面，成熟製程已從汽車、工業、消費電子等各個維度深度編織進全球經濟的肌理，成為事實上的國家安全與戰略基礎設施，其供給彈性的波動直接轉化為宏觀風險。展望未來十年，成熟製程領域將呈現三大演變趨勢：其一，節點集中化。28nm及衍生的22nm平台將成為全球成熟製程產能擴張和技術收斂的最大公約數，扮演類似上世紀90年代0.5μm/0.35μm的“長效黃金節點”角色，許多原有分散的設計將從40nm、65nm向28nm遷移，以獲取更好的PPA平衡。其二，區域雙環供應體系。全球將逐步形成以東亞（中、臺、韓）和歐美為主的兩個在技術和供應上“不完全對稱”但均具備完整製造能力的成熟製程閉環，形成有冗餘、有備份的全球供給新形態。其三，矽與非矽的跨材料整合。在成熟製程的物理平台上，矽基CMOS將與碳化矽（SiC）、氮化鎵（GaN）以及MEMS感測器等以異質異構方式整合，催生“超越摩爾”的智慧功率系統、光電融合晶片與微型化執行器。這些演變預示著，成熟製程的故事遠未終結。在摩爾定律逼近原子極限、先進製程成本高聳入雲端的時代，成熟製程作為將物理世界訊號、功率與數字智慧緊密連線的“中間層”，其戰略價值將不降反升。真正的產業智慧，在於穿透對奈米數字的迷戀，看見那由可靠性、成本與工程積澱澆築而成的、沉默而有力的物理基石，並以此為基礎，建置一個更加堅韌、可持續的全球化數字未來。