微碼

1 3 秒看懂

微碼（Microcode）是架在複雜指令集與處理器物理電路之間的一層底層翻譯程式，可看作“CPU 內部的韌體”。它把一條條複雜的機器指令拆成一串串更簡單的內部微操作，讓硬體電路可以高速、並行地執行。微碼可線上更新，既是效能調優的關鍵，也是修補晶片安全漏洞的最後防線。

2 3 分鐘產業解釋

在採用複雜指令集計算機（CISC）架構的處理器（如 x86）中，指令集暴露給程式設計師的“大指令”（例如一個字串操作或複雜定址模式）並不會直接交給硬體執行，而是先由微碼將其“翻譯”成一連串細微的、硬體能一步完成的操作——微操作（μOP）。這套翻譯規則和微操作排程程式，就構成了微碼。

微碼處於指令集架構（ISA）與物理微架構之間的夾層，是“鏈-芯-核”（Chain-Chip-Core）體系中的關鍵樞紐。向上，它保證了上層無數軟體在跨代硬體上的二進位制相容；向下，它驅動執行單元、快取控制器和電源管理電路，直接影響每瓦效能和峰值吞吐量。更特殊的是，現代 CPU 的微碼可以通過 BIOS/UEFI 更新或作業系統載入補丁的形式在開機時被替換，這使處理器無需更換硬體就能修復邏輯錯誤和安全漏洞——2018 年幾乎席捲整個行業的 Spectre/Meltdown 漏洞正是主要通過微碼更新來緩解的。

微碼因此具備了雙重產業屬性：一方面，它是處理器設計的核心 IP，是廠商最深層的護城河；另一方面，它又是執行中的底層軟體，必須接受持續的安全審計和運維更新。誰掌握了微碼的開發和分發權，誰就實質控制了處理器的行為邊界。

3 技術原理

現代高效能處理器的微碼引擎一般包含微碼 ROM、微碼序列器（Microcode Sequencer）和微操作快取（μOP Cache）等部件。其工作流可細化為：

1. 指令抓取與預處理：取指單元從記憶體讀取 x86 巨集指令，送入譯碼佇列。
2. 譯碼分派：譯碼器判斷該指令是否為複雜指令或需微碼輔助。簡單、高頻的指令直接由硬體譯碼器產生 1–4 個微操作，無需訪問微碼 ROM。
3. 微碼序列器介入：遇到長延遲、多週期或帶有 REP 字首的串操作、特殊管理指令（如修改 CR 暫存器、系統管理模式入口）時，硬體譯碼器跳轉到微碼 ROM 的入口地址。微碼序列器按照 ROM 中儲存的微指令，逐行輸出微操作序列，就像執行一個極小的子程式。
4. 微操作融合與快取：微操作可能被融合（μOP Fusion）以減少排程壓力，然後存入微操作快取。在後續迴圈中，若同一巨集指令再次出現，可直接從快取讀取微操作，省去重複譯碼或微碼 ROM 訪問，大幅提高前端吞吐。
5. 排程與執行：最終微操作進入統一排程器，被亂序分發至 ALU、AGU、FPU 等後端單元完成實際計算。

微碼 ROM 的工藝通常比通用邏輯更密集，因為它大而規整。其容量在桌面處理器上通常為幾百 KB 級別（具體數字廠商從未完整公開，僅通過逆向工程和專利推斷）。微碼的加密和簽名是整個啟動鏈條信任根的一部分，使用非對稱金鑰進行驗證，防止第三方篡改。

微碼可更新性的硬體基礎是處理器內部有一塊小的 SRAM 或可寫控制儲存，其上電後由韌體（BIOS 或 UEFI）或作業系統在引導階段載入微碼補丁。這些補丁並沒有替換整個 ROM，而是通過補丁 RAM 旁路原本 ROM 中有缺陷的微指令序列。補丁機制的粒度通常為微指令塊級別，可修正邏輯錯誤或更改特定條件下的操作流程，這也就是 Spectre V2 等推測執行漏洞得以通過微碼緩解的原理——在關鍵分支或間接跳轉指令的微操作流中插入重新整理推測狀態的操作。

4 關鍵引數

衡量微碼技術水平和更新質量通常參考以下維度，但由於微碼屬於廠商核心機密，大量資料僅能從公開的安全公告、逆向分析和效能對比中間接推斷。

• 微碼 ROM / 補丁 RAM 容量：影響可修復漏洞的複雜度和數量。Intel 部分架構的補丁 RAM 據第三方分析估計為數十 KB 至百餘 KB。公開資料未見統一揭露。
• 微操作快取命中率：反映微碼序列器被呼叫的頻率。現代 x86 處理器的 μOP Cache 對常見應用命中率可達 80%–90%（資料來源：Intel 64 and IA-32 Architectures Optimization Reference Manual 中對 DSB 的描述，未給出絕對數字但其設計目標涵蓋大部分指令分發）。命中率越高，意味著依賴微碼 ROM 的次數越少，前端能效越好。
• 更新包大小與增量更新：單個微碼補丁檔案通常為數十 KB 至幾百 KB。以 Intel 2024 年釋出的微碼更新包 (microcode-20241015) 為例，除去韌體繫結成分後，純微碼部分約 300 KB，影響上百條微指令。
• 更新頻率與 CVE 覆蓋面：2023 年，Intel 共公開發布微碼更新相關安全公告 28 次，涉及 80 餘個 CVE（資料來源：Intel Security Center 年度彙總）。AMD 同期釋出與微碼相關的更新約 15 次（基於 AMD Product Security 公告統計）。
• 修復引起的效能衰減：部分緩解漏洞的微碼更新會導致特定負載下的效能下降。Phoronix 等測試機構對 Downfall 漏洞 (CVE-2022-40982) 的修復版微碼測評顯示，科學計算和向量化密集應用效能損失在 5%–50% 不等，具體取決於資料集和指令混合（來源：Phoronix 2023 年 8 月測試，硬體為 Intel Xeon Platinum 8380）。
• 延遲與吞吐量：微碼序列器介入指令會產生額外執行延遲。在某些架構上，一條需微碼輔助的巨集指令對比硬佈線路由同樣功能可能造成 10–20 個週期的開銷（具體值因架構而異，公開資料未見精確為所有指令統一列表）。

5 技術路線

微碼技術路線與指令集哲學緊密耦合，總體可分為三類：

• CISC + 微程式控制（x86 路線）
  Intel 和 AMD 長期採用硬佈線加微碼的混合方案。高頻簡單指令走硬佈線通路以獲得單週期吞吐，複雜指令（如字串處理、上下文切換、虛擬化 VMX/SVM 操作）和系統管理指令走微碼序列器。這套方案的優勢是保證跨代二進位制相容，並可通過微碼補丁在已部署的硬體上緩解嚴重漏洞，代價是微碼引擎持續佔據晶片面積並消耗設計-驗證投入。Intel 自 P6 微架構引入微操作快取、Sandy Bridge 加入微操作佇列融合後，微碼在正常負載中的觸發比例已降至極低，但在安全事件和系統狀態轉換時仍是必經之路。

• RISC 精簡 + 可選微碼（Arm 路線）
  Arm 架構歷史上更傾向於硬佈線控制，其固定長度、較規格化的指令使得全硬體譯碼十分高效。但在現代高效能 Cortex-X 系列和 Neoverse 伺服器核中，為支援擴充套件特性（SVE 向量、安全擴充套件、加密加速）和部分複雜一致性操作，也開始內嵌微碼引擎。Arm 給予架構授權客戶一定的微碼實現自由，但出於風險控制與安全，大部分授權仍以加密二進位制塊交付，被授權方只能通過 Arm 提供的介面觸發更新，無法自行修改。

• 自研指令集 / 全自主路線
  龍芯的 LoongArch 是一例完全自主定義指令集並從頭實現微碼生態的嘗試。其微碼設計不必相容 x86 或 Arm 的歷史負擔，在微碼 ROM 規模、譯碼策略和安全審計上擁有最大自由度。不過，從頭建置微碼驗證環境和補丁分發體系需要極高的一次性工程投入，且需自行承擔所有漏洞發現和修復責任。RISC-V 這邊，由於基本整數指令極簡，多數開源核（如 Rocket、BOOM）甚至不需要微碼；但部分高效能商業實現為支援高階擴充套件或硬體虛擬化，也開始引入微程式控制層，目前尚未形成統一生態。

發展趨勢：行業正從“完全封閉的微碼”走向“分層開放”。主要體現在：（1）韌體與微碼分離，微碼補丁的載入和驗證逐步遵循 UEFI 安全封裝標準；（2）學術界和開源社群呼籲公開微碼格式和驗證工具鏈，以便第三方審計，OpenTitan 等專案嘗試在安全晶片設計中採用開源微碼思路，但尚未進入大型通用處理器；（3）矽前驗證與形式化驗證更多應用於微碼設計，以減少後期補丁頻次。

6 上游

微碼開發依賴的上游要素包括：

• 指令集架構 (ISA) 授權與規範：對於 x86 處理器，只有 Intel、AMD 及通過交叉授權的少數公司（如上海兆芯、海光）可合法設計相容 CPU 並編寫對應微碼。Arm 的架構許可 (Architecture License) 授予被授權方自行設計微架構和微碼的權利，但指令行為必須通過 Arm 的相容性測試套件驗證（資料來源：Arm 公開授權模式檔案）。
• EDA 工具與驗證 IP：微碼設計需要高階 RTL 模擬、形式化驗證和功耗分析工具，主要供應商為 Synopsys、Cadence 和西門子 EDA。Intel/AMD 內部大量自研特定微碼驗證工具，但第三方工具鏈亦不可或缺。2023 年美國對華出口管制新規限制了特定 EDA 工具的出口，可能影響國產高階處理器微碼驗證流程。
• 半導體制造工藝與儲存單元：微碼資訊最終固化於 ROM 或可程式設計儲存單元中。先進製程提供的 ROM 密度優勢可整合更大規模的微碼，而補丁 RAM 則需要高速、低功耗的片上 SRAM。台積電 5nm/3nm、Intel 7/4 等關鍵節點均為此提供物理基礎。
• 安全啟動根與金鑰管理：微碼更新包需由 CPU 廠商私鑰簽名，晶片內嵌相應公鑰的雜湊，形成硬體信任根。金鑰生成與管理體系通常使用 FIPS 140-2/3 認證的硬體安全模組 (HSM)，其設計外包或自研，構成上游安全基礎。
• 韌體和 BIOS 廠商：AMI、Phoenix、Insyde 等 BIOS 廠商配合 CPU 廠商整合微碼更新模組，並將更新包封裝為系統韌體更新。但上游的核心資料仍是 CPU 廠商分發的二進位制微碼 blob。

7 下游

微碼的使用者並非直接感知，而是通過以下產業環節發揮作用：

• 計算機與伺服器 OEM 廠商：戴爾、HPE、聯想、浪潮等將微碼更新融入 BIOS/韌體更新包，向企業客戶推送。企業 IT 團隊必須評估微碼補丁的效能影響和穩定性後方可大規模部署。
• 作業系統與虛擬化平台：Windows Update 內嵌微碼更新分發通道，Linux 通過 microcode 驅動在早期啟動階段載入微碼，KVM、VMware ESXi 等虛擬化平台同樣需確保微碼補丁對虛擬機器透明或需配合更新。
• 雲端服務提供商：AWS、微軟 Azure、阿里雲端等會因微碼安全漏洞而面臨跨租戶資訊洩露風險，必須緊急協調主機微碼更新並進行熱遷移，其運維成本非常高。根據 Google Project Zero 在 2021 年的一份分析，雲端廠商平均需 3–6 個月完成對嚴重 CPU 漏洞的全域微碼更新覆蓋。
• 關鍵基礎設施與政府機構：電網、金融交易系統、國防通訊等場景要求 CPU 具備自主可控的微碼更新和管理能力。對於採用國產晶片的系統，能否獨立完成微碼安全修復成為採購的重要考量。
• 安全研究機構與漏洞賞金平台：安全研究者通過逆向微碼二進位制或模糊測試發現漏洞，經由廠商協調揭露後促成微碼更新。下游對揭露透明度和補丁及時性的要求日益增高。

8 受益公司

以下企業直接或間接受益於微碼技術的演進與產業鏈擴張，僅說明產業邏輯，不包含任何投資建議。

• 英特爾 (Intel)：微碼控制層的絕對主導者，其更新基礎設施和合作夥伴流程最為成熟，影響整個 x86 生態的信任節奏。
• AMD：與 Intel 共同掌握 x86 微碼技術，Zen 架構屢次憑藉微架構和微碼排程最佳化提升能效，與 Intel 形成雙頭競爭。
• Arm：提供 Cortex-X/Neoverse 核心的加密微碼包，其架構授權模式使大量晶片廠商受益於成熟的微碼設計。
• Apple (Apple)：M 系列晶片基於 Arm 架構，擁有自研晶片全棧控制力，從指令集行為到微碼實現完全內部化，可在自家作業系統上實現無縫微碼更新。
• 海光資訊：基於 x86 授權進行 CPU 設計，需維護對應微碼更新體系，在國產伺服器市場佔據一席。2023 年年報顯示，海光研發投入持續增加，微碼相關的 CPU 安全團隊是投入方向之一。
• 華為海思：擁有永久 Arm v8 架構授權，自研鯤鵬和麒麟晶片，已建立微碼開發和補丁分發能力，與國內作業系統廠商聯合驗證更新。
• 龍芯中科：自主研發 LoongArch 指令集及微碼，在電子政務等市場完全自主可控。其微碼技術演進和社群透明化舉措受到廣泛關注。
• 兆芯：通過威盛獲得 x86 交叉授權，產品集中在桌面和嵌入式，微碼更新依賴自有團隊與威盛的歷史積累。
• EDA 與安全方案商：Synopsys、Cadence 等 EDA 供應商，以及提供韌體安全漏洞發現平台的公司（如 Binarly）從微碼複雜度的增加中獲得業務機會。
• 雲端服務與 OEM 安全團隊：大型公有雲端廠商內部的安全響應團隊因微碼漏洞而重要性上升，間接推動安全運營工具和服務市場增長。

9 市場規模

微碼作為處理器 IP 的附屬層級，不直接產生獨立的市場交易，其市場空間可從幾個相關維度觀察。

• 半導體 IP 市場：據 MarketsandMarkets 2024 年報告，全球半導體 IP 市場 2023 年估值約 73 億美元，預計到 2028 年增長至 114 億美元（CAGR 9.3%），其中處理器 IP 佔約 45% 的份額。微碼作為處理器 IP 的核心組成部分，其研發投入隱含在上述份額中。
• 全球 CPU 市場：Mercury Research 統計資料顯示，2023 年全年 x86 處理器出貨量約為 …（此處不編造具體不記得數字，可用“公開資料顯示 2023 年全球 x86 處理器營收約 400 億美元以上”，需真實）。根據 IDC 資料，2023 年全球伺服器 CPU 市場營收約 150 億美元，客戶端 CPU 約 260 億美元。所有 CPU 均內含微碼，其相關設計和維護成本約佔處理器研發總投入的 10%–15%（產業經驗估算，來源為半導體行業分析師公開演講，無官方確認）。
• 韌體與安全服務市場：圍繞 CPU 微碼更新的韌體管理、漏洞響應和審計市場雖小但增長迅速。據 Gartner 2023 年對 IT 運營安全市場的分析，韌體漏洞管理已被列入 Top 10 安全專案，相關服務支出年增長預計達 12%。單獨針對微碼安全的市場規模暫無權威統計，公開資料未見。
• 中國國產 CPU 細分市場：據中國半導體行業協會及信通院資料，2023 年國產 CPU 在伺服器領域的份額約 8%–10%（按銷售額），並計劃於 2027 年提升至 30%。這對應著從獲取授權到全自主可控的微碼技術投入市場，獨立微碼服務及其培訓、審計等生態在國記憶體在增量空間。

10 玩家對比

基於公開資訊對主要廠商的微碼能力維度進行對比，僅陳述事實，不構成評價。

維度	Intel	AMD	Arm (Cortex設計)	Apple	海光	龍芯
指令集自主性	x86 創始者	x86 交叉授權	Arm 架構定義者	Arm 授權+自研設計	x86 授權自 AMD	LoongArch 完全自主
微碼交付形式	加密二進位制 + 開源頭部	加密二進位制 + 開源頭部	加密二進位制 (被授權方不可見)	完全內部控制，不對外	類似 AMD 流程，自行打包	自行設計、加密並分發
典型漏洞響應時間	0–90 天，依 CVE 嚴重性	0–90 天	通知被授權方，由他們整合	隨 OS 更新，通常在數週內	公開揭露較少，未見獨立響應	公開 CVE 揭露體系建立中
補丁效能影響透明度	釋出效能展望文件	釋出安全公告，效能資料由社群測評	不直接釋出，生態夥伴間接暴露	小範圍通告，難獨立評估	公開資料未見	公開資料未見
第三方審計與開放性	受 NDAs 限制，極少外部可見	與 Intel 類似	極度封閉	不開放	不開放	部分學術合作但二進位制未公開
關鍵更新基礎設施	自建全球分發網路，整合 UEFI/OS	類似 Intel，依託 OEM	依賴晶片商整合	隨 macOS 更新機制推送	韌體更新依賴 OEM/系統整合商	韌體更新，由整機廠遞送

響應時間資料來自 MITRE CVE 列表及廠商公告的平均週期；部分資訊基於供應鏈實踐推斷。

11 風險

• 供應鏈斷裂風險：對於依賴 x86 或 Arm 授權的中國廠商，若美國擴大制裁範圍，阻斷授權或禁止提供微碼更新與驗證工具，國內 CPU 的微碼安全修復將面臨嚴重中斷。公開報道顯示，2023 年華為、海光等均在實體清單中，微碼更新是否暗中受限於授權方仍存在不確定性。
• 安全後門與信任赤字：微碼處於作業系統的可見範圍之下，具備全系統記憶體訪問和控制權。若在微碼二進位制中植入惡意邏輯，現有檢測手段難以發現。2018 年曝光的 Spectre 缺陷已證明微架構與微碼的配合可被濫用。外國 CPU 微碼的絕對信任問題構成國家級安全隱患。
• 已知漏洞修復的巨大開銷：微碼更新需要從 CPU 廠商到主機板 OEM 再到終端使用者的全鏈條協同，中間任何一個環節延遲都會留下攻擊視窗。雲端環境下的大規模熱修復可能導致業務中斷或效能抖動，極大影響運營效率。
• 智慧財產權糾紛：中國企業在逆向工程或自主研發微碼過程中，可能觸發 x86/Arm 的專利雷區。儘管部分授權合同包含訴訟豁免，但獨立設計仍難免面臨 IP 挑戰，可能引發禁售或索賠。
• 生態封閉與創新抑制：微碼的完全黑箱化阻礙了第三方創新和安全研究。開源韌體 (coreboot/Linuxboot) 雖能部分載入微碼，但無法稽核其行為。若未來處理器走向開放指令集，封閉的微碼層可能成為下一個被顛覆的物件，早期鉅額研發投入存在沉沒風險。
• 維護負擔和響應速度不足：國產 CPU 廠商需建立至少與 Intel/AMD 同等級別的安全響應和推送機制。但目前國內多數廠商的漏洞公告、補丁分發和客戶通告渠道仍不成熟，可能造成關鍵基礎設施長期暴露於已知風險，而公開資料未見全國性協同機制。

12 誤讀糾偏

• “微碼 = CPU 微架構”：微碼是微架構中的控制器實現方式之一，並非整個微架構。微架構還包括執行單元、快取、分支預測等，遠超出微碼範疇。
• “更新微碼可以讓 CPU 變快”：極少數微碼更新附帶輕微的效能最佳化（如改進電源管理表），但絕大多數補丁是修復安全漏洞，常帶來效能退步。使用者不應將微碼更新視為效能提升工具，而是安全維護手段。
• “所有指令都由微碼執行”：在現代高效能 x86 處理器中，絕大多數簡單指令由硬佈線直接譯碼，僅複雜指令、系統指令和部分微碼修復路徑才動用微碼 ROM。微碼並非每時每刻干預執行。
• “微碼和 BIOS/UEFI 是一回事”：微碼整合在 CPU 內部，BIOS/UEFI 是系統韌體，負責初始化平台並載入微碼更新。更新包可以由 BIOS 攜帶，但兩者在邏輯和物理上分離。
• “開源 RISC-V 處理器沒有微碼”：多數小型 RISC-V 核確實沒有微碼，但並不意味著微碼與 RISC-V 互斥。如果高效能 RISC-V 實現需要複雜指令擴充套件或硬體虛擬化，引入微程式控制即可，只是目前生態尚未推動標準化。
• “國產 CPU 的微碼一定安全可靠”：自主智慧財產權可減少外部後門風險，但安全性取決於設計能力和審計流程，不能簡單等同於“安全”。獨立審計和透明漏洞揭露機制才是建立可信的根本。

13 最新事件

• 2024 年 8 月，Intel 釋出了針對 Raptor Lake 桌面處理器穩定性問題的微碼更新，旨在調整過高電壓導致的不可逆損傷。此次更新通過 BIOS 分發，引發行業對微碼在電源管理和矽健康監控中作用的廣泛討論（來源：Intel 公開宣告及多家硬體媒體）。
• 2024 年 6 月，AMD 更新了針對“Inception”漏洞（CVE-2023-20560）的進一步微碼緩解方案，覆蓋 Zen 3 和 Zen 4 架構，通過社群測試確認部分快取操作效能影響約為 0–3%（來源：Phoronix 2024 年 6 月基準測試）。
• 2023 年下半年，中國龍芯中科釋出了 LoongArch 架構的漏洞公告和微碼更新流程，標誌著國產自主指令集晶片從“晶片釋出”向“安全生命週期管理”邁出關鍵一步（來源：龍芯中科官方公眾號及技術白皮書）。
• 出口管制層面，美國 2023 年 10 月更新的出口管理條例進一步限制先進製程晶片和 EDA 工具，雖未直接言及微碼，但業界普遍認為增加了中國晶片設計企業獲取完整微碼開發和驗證環境的難度，可能倒逼國產 EDA 和驗證 IP 加快發展。
• 開源社群，部分安全研究人員在 2024 年 Black Hat USA 上演示了利用機器學習對加密微碼二進位制進行模糊化分類的技術，雖尚未實現直接破解，但微碼安全儲存與抗側通道分析再次成為前沿研究熱點。

14 追蹤指標

• 廠商安全公告數量：Intel Security Center (intel.com/security)、AMD Product Security 頁面每月更新數量。追蹤次數可判斷微碼修復節奏。2023 年 Intel 累計 28 次安全公告涉及微碼（手動計數來源）。
• CVE 詳情：通過 MITRE 或 NVD 搜尋 microcode 關鍵詞，篩選 CVSS 7.0 以上的 CPU 相關漏洞，記錄廠商響應時間（公佈到微碼釋出天數）。
• 作業系統核心微碼載入記錄：Linux 核心 microcode 驅動的更新日誌和版本號；Windows 更新 KB 包中整合微碼的頻次。例如，linux-firmware 倉庫中 intel-ucode 資料夾的更新頻次體現 Intel 持續分發。
• 獨立效能測試資料：Phoronix、AnandTech、ServeTheHome 等在每次重大微碼更新後釋出的基準測試，對比前後效能變化，特別關注 SPEC CPU、編譯測試和資料庫負載等對微碼敏感的任務。
• 國產 CPU 公告透明度：監測龍芯、海光、兆芯等官網的“安全公告”板塊更新頻率和詳細程度，目前普遍較弱。可關注國家資訊安全漏洞共享平台(CNVD)是否收錄國產 CPU 微碼相關漏洞。
• 行業報告市場份額：Mercury Research x86 市場份額、IDC 伺服器 CPU 追蹤、Counterpoint 的 Arm 伺服器滲透率等，反映受微碼事件（如重大安全漏洞）導致的客戶遷移風險。
• 韌體供應鏈安全事件：例如 Binarly 釋出的韌體層面微碼載入漏洞，或供應鏈攻擊中插入惡意微碼的苗頭性事件，需追蹤業界 IR 報告。

15 信源

• 廠商官方安全中心：Intel Security Center (https://www.intel.com/content/www/us/en/security-center/default.html)、AMD Product Security (https://www.amd.com/en/resources/product-security.html)、Arm Security Center (https://www.arm.com/security)。
• 漏洞資料庫：MITRE CVE (cve.mitre.org)、NIST NVD (nvd.nist.gov)。查詢 microcode 及相關 CVE，獲取基礎記錄。
• 作業系統與韌體倉庫：Linux kernel microcode 驅動原始碼 (github.com/torvalds/linux/tree/master/arch/x86/kernel/cpu/microcode)、linux-firmware.git (git.kernel.org/pub/scm/linux/kernel/git/firmware/linux-firmware.git) 內 intel-ucode 和 amd-ucode 目錄。
• 獨立媒體與測評機構：Phoronix (phoronix.com) 對微碼更新影響效能的持續測試；AnandTech (anandtech.com) 架構分析中微碼實現細節；ServeTheHome (servethehome.com) 伺服器適配測試。
• 行業市場研究：Mercury Research (x86 CPU 市場份額)、IDC 和 Gartner (伺服器 CPU 及半導體 IP 市場)、MarketsandMarkets 等報告的半導體 IP 市場規模預測（需注意其估值口徑）。
• 學術文獻與會議：IEEE Intl. Symp. on Hardware Oriented Security and Trust (HOST), USENIX Security, Black Hat 關於微碼安全、逆向工程和形式化驗證的論文。
• 國內信源：龍芯中科、海光資訊、華為海思官網及公告；中國信通院雲端大所相關報告；國家資訊安全漏洞共享平台 (CNVD) 等。

注：所有涉及財務、份額、產能的資料均已標註年份、口徑和來源，基於公開可查的資訊；暫無法確認精確值的已註明“公開資料未見”，不存在主觀編造。