概念

3 秒看懂

MBCFET 是三星電子對其 環繞柵極電晶體 架構的專有商業名稱，系突破 FinFET 效能瓶頸的關鍵技術，是 2nm 及以下先進製程的核心實現路徑。該技術在 3nm 節點率先實現商業化量產，標誌著電晶體結構從“鰭片堆疊”跨入“奈米片堆疊”的新範式。

3 分鐘產業解釋

背景與動因：半導體電晶體的“開關”效能直接決定晶片算力與能效。自 2011 年前後英特爾率先商業化 FinFET 以來，三維鰭片結構已驅動行業走過 22nm 至 5nm 多個製程世代。然而，當製程推進至 3nm 以下，FinFET 物理極限逐漸顯現：鰭片高度觸達工藝天花板，柵極對溝道的靜電控制能力隨之衰減，漏電流與功耗惡化成為制約效能提升的核心瓶頸。

GAAFET 技術路線登場：全環繞柵極電晶體應運而生。其核心思路是將 FinFET 的垂直鰭片置換為一組水平堆疊的矽奈米片，柵極材料得以從四面完全包裹每一片導電溝道，實現對電流前所未有的精密控制。這一架構革命使得電晶體在更小佔位面積下獲得更強驅動電流，同時大幅壓低靜態漏電。

MBCFET 是什麼：MBCFET 即三星電子實現上述 GAAFET 的具體技術方案名稱。在商業對等關係上，它與台積電的“Nanosheet”架構（預計 2025 年在 N2 節點引入）處於同一技術代際，互為直接競品。兩者的本質區別在於具體工藝實現細節與器件結構設計，而非基礎技術原理。

產業價值：MBCFET 的核心商業價值在於單位面積內實現更高驅動電流、更低功耗，以及通過調節奈米片寬度獲得靈活的電晶體尺寸定製能力。這為 AI 加速晶片、高效能運算處理器、旗艦移動 SoC 等需要同時滿足高算力與嚴苛功耗約束的應用，提供了關鍵工藝基礎。

技術原理

MBCFET 的核心在於以一組水平堆疊的矽奈米片作為多個獨立電流通道，替代 FinFET 中垂直鰭片充當的單電流溝道。柵極材料完全環繞包裹每一片奈米片，實現“Gate-All-Around”的靜電控制效果。

結構與關鍵引數

奈米片堆疊結構：通常由 3 片或更多矽奈米片水平堆疊組成，片層之間以柵極材料填充。片數越多，在相同電晶體佔地面積的有效溝道寬度越大，驅動電流越強，這是 MBCFET 實現效能調節的核心槓桿之一。
奈米片寬度：通過光刻定義的單片奈米片橫向尺寸。寬片提升驅動能力，但靜態功耗可能增加。晶片設計者在同一晶片上可混合使用不同寬度的 MBCFET 器件，以實現效能與功耗的精細最佳化，這是 FinFET 固定鰭片高度無法提供的設計靈活性。
柵極長度：決定電晶體開關速度的關鍵尺寸。MBCFET 架構通過四面環繞溝道，在柵極長度不斷微縮時更有效抑制短溝道效應，維持理想的亞閾值擺幅。

FinFET 結構示意（側視，三柵包裹鰭片）：
       ┌───────┐
       │ Gate  │
  ═════╪═══════╪═════  <--- 單根垂直鰭片(Fin)
       │       │
       └───────┘

MBCFET/GAAFET 結構示意（側視，柵極全包裹奈米片）：
       ┌───────────┐
       │   Gate    │
  ─────┼───────────┼─────  <--- 頂層奈米片
  ─────┼───────────┼─────  <--- 中間奈米片
  ─────┼───────────┼─────  <--- 底層奈米片
       │           │
       └───────────┘
   柵極材料完全包裹每一片奈米片

關鍵工藝模組

MBCFET 製造包含多項新增或升級的工藝模組，流程複雜度遠超 FinFET：

超晶格外延生長：在矽襯底上交替外延生長矽與矽鍺層，形成多層超晶格結構。外延厚度均勻性與介面陡峭度直接決定最終奈米片的質量。
鰭片圖形化與刻蝕：將超晶格層刻蝕為類 Fin 的垂直結構，定義器件的物理尺寸。
犧牲層選擇性刻蝕：採用高選擇比的溼法或幹法刻蝕工藝，精準去除矽鍺犧牲層，釋放出獨立的懸空矽奈米片。此步為工藝核心難點，對選擇比與均勻性要求極高。
高 k/金屬柵極全包圍填充：在懸浮奈米片的內外表面依次沉積高 k 介電層與金屬柵極，填充奈米片間狹窄間隙，形成四面環繞結構。

關鍵引數

MBCFET 工藝平台的效能評估，圍繞邏輯密度、速度、功耗與良率展開核心指標體系。以下指標口徑適用於代工廠對外揭露的跨節點對比，具體數值因廠商節點定義、設計庫配置而有所不同，需以各廠官方釋出為準。

邏輯密度：單位面積整合的電晶體數量，通常以 MTr/mm² 表示。GAA 結構可使邏輯密度較同代 FinFET 提升 1.3–1.5 倍，實際提升幅度取決於奈米片寬度設計選擇與標準單元庫最佳化水平。
效能：同功耗條件下頻率提升百分比，或同頻率條件下功耗降低百分比。三星在 2022 年首次釋出 3GAE 節點時，曾揭露較 5nm FinFET 節點效能提升約 23%（公開資料未註明測試條件具體口徑，參考三星 Foundry Forum 2022）。
功耗：包含動態功耗與靜態漏電流。GAA 結構通過增強柵極控制，顯著降低亞閾值漏電，漏電水平可較 FinFET 降低約 50%（依據三星 3nm GAA 釋出資料，2022 年）。
奈米片關鍵尺寸：最窄柵極長度、奈米片寬度、片間距、片數。這些物理尺寸直接關聯器件驅動能力與短溝道效應抑制水平，屬於代工廠核心工藝引數，公開資料未見詳細揭露。
良率：衡量 MBCFET 工藝成熟度的核心商業指標。三星 3GAE 節點自 2022 年量產以來，良率進展是市場持續追蹤的焦點，但準確數字屬商業機密，公開揭露有限（2024 年下半年行業報道稱成熟度顯著改善，但無官方核實資料）。

技術路線

電晶體結構演進全景

技術世代	代表性結構	商用時間節點	關鍵特點	典型應用節點
平面電晶體	Planar FET	20 世紀 60 年代–2010 年代	柵極僅在上方單面控制溝道，漏電大	90nm 及以上
FinFET	三維鰭片電晶體	2011 年（Intel 22nm）	柵極包裹鰭片三面，控制力顯著增強	22nm / 16nm 至 3nm（含台積電 N3 系列）
GAA / MBCFET	水平奈米片環繞柵極	2022 年（三星 3GAE）	柵極全包圍奈米片，四面控制，漏電最低	3nm 及以下

注意：業界主流廠商的技術轉換節奏並不一致。台積電在 N3 系列仍使用 FinFET，計劃在 N2 節點（預計 2025 年下半年量產）引入其 GAA 奈米片架構。英特爾則規劃在 Intel 20A 節點（約等效 2nm）引入“RibbonFET”GAA 技術，並在 18A 節點增強。

三星 MBCFET 節點路線圖

3GAE (SF3E)：2022 年 6 月首發量產，為三星首個 GAA 節點，定位早期版本，主要服務於加密貨幣挖礦等小眾高效能晶片，客戶規模有限。此為技術驗證與良率爬坡階段。
3GAP (SF3)：3GAE 的增強版本，效能與功耗指標最佳化，面向更廣泛的客戶群。截至 2025 年 2 月，公開資料未見量產客戶的詳細揭露。
2nm (SF2)：基於第二代 GAA 技術的節點，計劃 2025 年實現量產（依據三星 Foundry Forum 2023–2024 公開路線圖，實際進度取決於良率達成與客戶匯入情況）。
1.4nm (SF1.4)：規劃中的更先進節點，預計 2027 年前後推出，具體技術細節公開資料未見。

行業競爭格局概覽

廠商	GAA 技術命名	首個 GAA 節點	量產狀態	後續規劃
三星電子	MBCFET	3GAE	2022 年量產	SF2 / SF1.4
台積電	Nanosheet	N2	預計 2025 年下半年	N2P / A16（背面供電）
英特爾	RibbonFET	Intel 20A	規劃中（具體量產時間公開資料未見明確揭露）	18A

上游

MBCFET 的複雜工藝對上游裝置、材料與 EDA 工具提出更高要求，核心環節如下：

前道製造裝置

極紫外光刻機：ASML 處於壟斷地位。MBCFET 的奈米片圖形化、柵極切割等關鍵層高度依賴 EUV 的解析能力，且 EUV 光刻層數較 FinFET 顯著增加。ASML 財報顯示其 EUV 系統 2023 年全年出貨 42 臺（來源：ASML 2023 年年報），2024 年訂單量繼續增長。
原子層沉積裝置：高 k 介電層與金屬柵極的共形沉積，以及奈米片間隙內的均勻填充，依賴高階 ALD 裝置。應用材料、科林研發集團、東京電子為主要供應商。
外延裝置：超晶格矽/矽鍺層的交替外延生長，需要高精度、高均勻性的外延裝置，應用材料與東京電子在該領域佔主導。
選擇性刻蝕裝置：去除矽鍺犧牲層同時保留矽奈米片，對刻蝕選擇比要求極高，專用刻蝕裝置與工藝能力是良率關鍵。

材料領域

特種氣體與化學品：超高純度矽源、鍺源氣體，以及用於選擇性刻蝕的專用化學品。Merck、Entegris 等為主要供應商。具體採購規模屬各廠商保密資訊，公開資料未見細分資料。
高 k/金屬柵極材料：與 FinFET 相比，GAA 器件對介面態控制、功函式金屬層均勻性要求更為嚴苛，新型材料配方持續演進。
光刻膠與輔助材料：EUV 光刻所需的金屬氧化物光刻膠或化學放大光刻膠，以及底層抗反射塗層等。

EDA 工具鏈

MBCFET 的全新器件物理特性（如奈米片寬度的連續可調性、複雜寄生效應）要求 EDA 工具進行系統性升級：

器件建模與模擬：Synopsys 與 Cadence 需為 MBCFET 建立精準的 SPICE 模型，覆蓋多片寬組合、自熱效應等新特性。
設計規則與物理驗證：GAA 結構的設計規則檢查更加複雜，物理驗證工具需適配奈米片堆疊帶來的三維效應。
PPA 協同最佳化：支援設計者在同一晶片混合使用不同片寬的實現與最佳化工具，成為先進工藝設計流程標配。

下游

MBCFET 工藝首先服務於對峰值效能與能效同時存在極致追求的應用領域。隨著良率爬坡與成本下降，其覆蓋範圍將逐步擴充套件。

旗艦移動 SoC：高階智慧手機對處理器效能與續航同時存在剛性需求，是最早採用先進製程節點的領域之一。三星 Exynos 平台與主要安卓陣營晶片設計商的旗艦產品線為潛在客戶。截至 2025 年 2 月，公開揭露採用三星 3nm GAA 工藝的已上市手機 SoC 未見大規模商用產品。
高效能運算與資料中心 CPU/GPU：雲端運算、大數據處理對單晶片算力與能效比要求不斷提升，是先進製程節點的最大消耗場景之一。
人工智慧加速器：大型模型訓練與推論對晶片互聯頻寬、記憶體牆突破有更高要求，MBCFET 的高驅動電流與靈活設計可為此類專用晶片提供定製最佳化空間。
汽車與網路邊緣：隨著自動駕駛、車聯網對邊緣算力需求上升，先進製程將逐步擴充套件至車規級晶片，但汽車晶片對可靠性驗證週期更長，匯入節奏慢於消費電子。

下游需求的具體客戶名單、訂單量及 ASP 資料，屬晶片設計公司與代工廠之間的商業機密，公開資訊極為有限。部分合作動態可由代工廠季度法說會或客戶產品釋出會獲取間接訊號。

受益公司

MBCFET 技術演化與商業化，將使產業鏈上不同環節的領先廠商受益。以下分類基於公開技術與業務資訊整理，不構成任何投資建議。

晶圓代工龍頭

三星電子：MBCFET 命名者與首發量產方。三星晶圓代工業務將 GAA 視為爭奪先進製程市場份額的最核心武器，技術領先性與良率進度將直接影響其代工業務盈利與客戶獲取。
台積電：雖命名不同，但其 Nanosheet 架構系 GAA 同代技術。台積電的 N2 節點良率進展與客戶匯入節奏，將是市場觀察 GAA 技術規模化量產能力的關鍵視窗。2024 年 Q4 法說會揭露 N2 將於 2025 年下半年量產（來源：台積電官網）。
英特爾：Intel 20A、18A 節點引入 RibbonFET 重回 GAA 競爭，其代工服務戰略能否兌現，部分取決於該技術的落地速度。

裝置與材料核心供應商

ASML：EUV 光刻壟斷供應商，是 GAA 時代資本支出確定受益方。2024 年全年營收 283 億歐元（來源：ASML 2024 年年報，具體資料口徑以官方為準），未來對 High-NA EUV 需求將隨製程迭代加劇。
應用材料、科林研發集團、東京電子：刻蝕、沉積、外延等關鍵工藝裝置的主要供應商，GAA 新增工藝步驟使單晶圓廠裝置投資強度提升。
默克、Entegris：關鍵材料與特種化學品供應商，受益於 GAA 工藝對材料品類與純度的更高需求。

EDA/IP 廠商

Synopsys、Cadence：先進工藝設計工具鏈的必備供應商，節點遷移驅動客戶升級軟體套件，形成長期穩定營收。

提示：上述公司業務條線廣泛，MBCFET/ GAA 對單一公司業績貢獻佔比公開資料不足，無法獨立計算。

市場規模

MBCFET 作為 GAA 技術的三星特定實現，其直接市場規模取決於三星晶圓代工在該技術節點上獲取的客戶訂單量與產能釋放節奏。更廣泛地，GAA 世代晶圓代工市場是 MBCFET 所處的可定址市場。

GAA 晶圓代工市場：TechInsights 2024 年報告預測，到 2029 年 GAA 電晶體結構將在 2nm 及以下節點成為主流，對應先進製程晶圓代工市場規模將超過 300 億美元（預測口徑，引用機構報告資料，具體年份與金額以最新報告為準）。
三星 3nm GAA 節點營收：公開資料未見單獨揭露。三星電子晶圓代工業務整體營收 2023 年約為 195 億美元（來源：市場機構 TrendForce 估算資料），其中先進製程（7nm 及以下）佔比為推算值，3nm GAA 節點仍在投產早期，營收貢獻極為有限。
EUV 光刻裝置市場：作為 GAA 工藝核心裝置，ASML EUV 業務 2024 年營收約 95 億歐元（來源：ASML 2024 年年報），旁證先進製程資本支出強度。

說明：以上市場資料多為行業機構預測或公司揭露的綜合口徑，均不構成獨立 MBCFET 市場份額的精確測算。具體市場份額、產能分配資料屬於代工廠核心商業機密，公開資料極為有限。

玩家對比

三星電子 vs 台積電 vs 英特爾（GAA 技術維度）

比較維度	三星電子	台積電	英特爾
GAA 技術命名	MBCFET	Nanosheet	RibbonFET
首個 GAA 節點	3GAE（2022 年量產）	N2（預計 2025 年下半年量產）	Intel 20A（量產時間公開資料未見）
先發優勢	率先量產近三年，積累工藝經驗	以成熟 FinFET 鞏固 N3 客戶，後發進入 GAA	依託內部晶片需求推動製程迭代
良率透明度	低，外界報道波動不一	低，終端良率資料公開有限	低，轉型期資料有限
客戶生態	依賴外部客戶訂單獲取	擁有最廣泛的外部代工客戶群	以自研晶片為主，代工客戶拓展中
製程節奏	SF2 規劃 2025 年量產	N2 2025 年下半年規劃量產	20A/18A 技術持續演進中

資料來源說明：各廠商技術路線圖依據其官方論壇（Samsung Foundry Forum, TSMC Technology Symposium, Intel Accelerated 釋出會）釋出的公開資料整理，量產時間節點以廠商最新揭露為準。良率資料屬商業機密，公開揭露極為有限，無法用於可靠橫向對比。

風險

技術風險

良率爬坡不確定性：MBCFET 工藝極為複雜，矽鍺選擇性刻蝕與奈米片間隙填充的工藝視窗窄，良率提升可能慢於預期，直接影響客戶匯入信心與經濟效益。三星 3GAE 早期良率波動廣泛見於韓媒報道，但缺乏官方核實資料。
工藝微縮延續性受挑戰：隨著奈米片寬度進一步縮小、片數增加到一定程度，寄生電阻與自熱效應可能成為效能提升的新瓶頸。

商業風險

客戶獲取門檻高：先進製程的掩模成本、設計成本與 NRE 費用極高，客戶匯入意願受良率、效能與單位電晶體成本等多重因素制約。若三星無法在 PPA 綜合指標上持續證明競爭力，客戶量產訂單可能不達預期。
台積電競爭壓力：台積電 N2 匯入將加劇 GAA 代際競爭，三星的先發視窗期面臨被壓縮的風險。

供應鏈與地緣政治風險

地緣政治不確定性：全球半導體供應鏈再版面配置趨勢下，先進製程產能集中在韓國與中國臺灣，區域風險持續存在，可能影響供需格局與客戶採購決策。
裝置出口管制：高階裝置與技術的跨境管制政策可能對先進製程擴產節奏產生負面影響。

財務風險

資本支出高企：MBCFET 產線建設需鉅額資本投入，折舊壓力在早期產能利用率不足階段將顯著侵蝕代工廠獲利。三星晶圓代工業務資本支出 2023–2024 年持續處於高位（具體拆分資料公開資料未見）。

誤讀糾偏

誤讀一：“MBCFET 就是 GAA 技術的代名詞。”
- 事實：不準確。 GAAFET 是環繞柵極電晶體的技術類別總稱，MBCFET 是三星電子對該技術路線的特定商業命名。台積電的 Nanosheet 與英特爾的 RibbonFET 同屬 GAA 技術範疇，三者基礎原理相同但工藝實現、器件結構細節各異。將 MBCFET 等同於全部 GAA，如同將某一轎車品牌等同於整個車型品類。
誤讀二：“GAA 比 FinFET 領先一代，所以早期 GAA 晶片效能一定超越成熟 FinFET 晶片。”
- 事實：技術代際不直接等價於最終產品效能優勝。 晶片 PPA 是電晶體架構、工藝平台成熟度、晶片設計最佳化、封裝技術等多因素共同作用的多變數結果。一個高度最佳化、良率成熟的後期 FinFET 節點（如台積電 N4P），在特定功耗-頻率區間的綜合表現，可能優於投產初期的 GAA 節點。先進技術需要設計工具鏈、IP 生態與系統應用的全面適配，才能兌現架構潛力。
誤讀三：“三星已實現 3nm GAA 量產，意味著技術成熟度已與 FinFET 相當。”
- 事實：量產是重要里程碑，但距“成熟”尚有距離。 量產階段的節點通常客戶有限、產品品類窄，產能利用率與良率處於爬升過程。從首發量產到被多品類大客戶大規模採用，仍需要 2–3 年甚至更長的打磨週期。

追蹤指標

追蹤 MBCFET 技術商用化與競爭力，可關注以下多層資料與訊號：

核心商業指標（代工廠層面）

先進製程節點營收佔比：三星晶圓代工業務季度財報中 7nm 及以下先進製程營收貢獻（公開揭露口徑有限，通常不拆分至單節點）。
資本支出強度：三星半導體業務季度資本支出，尤其與先進製程相關的廠房裝置投資動向。
良率訊號：管理層在財報電話會或行業論壇中對“技術成熟度”“產量提升”的措辭變化；第三方拆解報告對特定晶片的工藝識別。

客戶匯入訊號

大客戶訂單揭露：高通、Google、輝達、AMD 等主要晶片設計公司是否在公開資訊中涉及對三星 GAA 工藝的採用或合作。
終端產品釋出：搭載三星 3nm GAA 製程 SoC 的智慧手機、伺服器晶片等產品上市資訊，以可證實的商業化落地為關鍵確認點。

工藝進展技術指標

學術會議論文：IEEE IEDM、VLSI Symposia 上三星/台積電/英特爾關於 GAA 器件的效能更新與良率資料（需注意學術結果與量產能力之間的差異）。
技術路線圖更新：三星 Foundry Forum 年度路線圖重新整理，包含奈米片尺寸、背面供電、材料改進等具體技術引數。

宏觀供需格局

裝置供應商展望：ASML、應用材料等裝置龍頭的季度營收與新增訂單，反映先進製程資本支出熱度。
行業研究機構報告：TrendForce、IC Insights、Counterpoint 等對先進製程產能、份額的季度追蹤。

信源

為保持資訊可核查性，建議以如下渠道作為主要追蹤來源：

三星電子官網與 Samsung Foundry Forum 官方資料：MBCFET 路線圖、引數宣告與客戶動態的一手來源。
台積電官網與 TSMC Technology Symposium 檔案：Nanosheet/N2 技術進展、競爭對手參照。
ASML 等核心裝置供應商季度財報與投資者日材料：先進製程資本支出的前瞻指標。
IEEE IEDM 與 VLSI Symposia 會議論文：GAA 器件、工藝、設計協同最佳化的前沿學術成果（需區分實驗資料與量產資料）。
行業分析機構：TechInsights（晶片拆解與工藝分析）、TrendForce（代工市場份額與產能資料）、Yole Intelligence（先進封裝與材料市場研究）。
獨立半導體技術媒體：Semiconductor Engineering、AnandTech、TheElec（韓國半導體訊息更新較快，但需交叉核驗）、SemiAnalysis（深度技術分析，但是主觀預判成分高，需審慎使用）。

免責宣告：本概念頁所有內容均為對公開技術原理、產業共識及廠商公開揭露資料的客觀整理與學習參考，不包含任何形式的投資建議、個股推薦、買賣訊號或價格預測。所有市場資料均標註來源與年份口徑，不確定之處明確註明“公開資料未見”，不編造任何未經證實的產能、良率或財務資料。讀者進行任何決策請依據多方資訊獨立判斷。