NVLink-C2C

3 秒看懂

NVLink-C2C 是 NVIDIA 專為連線芯粒（chiplet）而設計的晶片到晶片（Chip-to-Chip）高頻寬、低延遲、記憶體一致性的直接互連技術。它通過先進封裝將 Grace CPU 與 Hopper GPU 等不同晶片融為一體，打破了傳統 PCIe 匯流排的頻寬瓶頸和延遲障礙，使多個晶片在邏輯上成為一個“超級晶片”，是建置萬億引數大型模型與新一代 AI 超算的核心互連底座。

3 分鐘產業解釋

在 AI 計算時代，大語言模型（LLM）的引數規模從千億邁向萬億，訓練所需的資料集和中間啟用值呈指數級膨脹。單顆晶片的算力與記憶體容量已無法承載完整的工作負載。傳統上，CPU、GPU、加速器之間依賴 PCIe 匯流排傳輸資料，而這已成為系統性能的核心瓶頸——就像一條八車道高速公路突然收窄為兩車道的收費站，限制了“車流”（資料）的速度。

NVLink-C2C 是 NVIDIA 提出的“取消收費站”方案。它是一種晶片到晶片的互連協議與物理層設計，直接在先進封裝（如台積電 CoWoS）層面，將不同晶片通過超短距離、超高密度的訊號通道緊密耦合在一起。其首個標誌性應用是 Grace Hopper Superchip，將 Grace CPU 與 Hopper GPU 通過 C2C 連線，形成一個統一的計算與記憶體池。

其產業價值集中體現在三個維度：

1. 建置“超級晶片”：C2C 使 CPU 與 GPU 能夠在硬體層面共享同一塊物理記憶體，並且保持快取一致性。這意味著 GPU 可以直接訪問 CPU 管理的大容量系統記憶體（如 LPDDR5X），而無需通過低速匯流排搬運資料。對於訓練 GPT-4 這類萬億引數模型，這種架構能夠減少數倍的資料搬運開銷，把寶貴的算力真正釋放給計算本身。

2. 定義異構計算標準：NVLink-C2C 首次將硬體級快取一致性和統一記憶體訪問能力帶入 CPU-GPU 晶片級封裝。這不僅是一個物理連線方案，更是一個程式設計模型革命——開發者不再需要手動管理分散的記憶體空間，可以像在單一系統上程式設計一樣，高效排程 Grace 的通用計算能力和 Hopper 的張量計算能力，顯著降低異構計算的開發門檻。

3. 鞏固系統級生態壁壘：NVLink-C2C 是 NVIDIA 從“賣晶片”轉向“賣系統”戰略的關鍵技術支點。通過擁有從 NVLink-C2C（晶片間）、NVLink（板卡間）、NVSwitch（機架內）到 InfiniBand（叢集間）的完整互連棧，NVIDIA 能交付競爭對手難以複製的系統級效能，這直接拉高了其 DGX 和 HGX 系統的競爭壁壘與溢價能力。

15 分鐘專家深入

NVLink-C2C 代表了 AI 基礎設施從“單點晶片最佳化”到“系統級重構”的範式轉變。其技術本質是：在摩爾定律製程微縮放緩的大背景下，通過先進封裝和高速 SerDes 物理層，在晶片之間建立極短距離、超高密度的通訊通道，從而在單位功耗下成倍提升片間頻寬。

從系統架構觀察，C2C 使得以下設計成為可能：

• Grace Hopper Superchip：一顆 72 核 Arm Neoverse V2 架構的 Grace CPU 與一顆 H200/H100 GPU 通過 NVLink-C2C 緊密耦合，CPU 可訪問高達 480GB 的 LPDDR5X 記憶體（Grace Hopper 配置），而 GPU 具有最高 141GB 的 HBM3e 視訊記憶體（H200 變體）。兩者通過一致性互連組成一個邏輯整體，總頻寬達到 900 GB/s（雙向彙總，NVIDIA 官方資料）。
• DGX GH200/GB200 系統：每個 Grace Hopper 或 Grace Blackwell Superchip 內部通過 C2C 連線 CPU 和 GPU，而 256 顆 Superchip 之間通過 NVLink Switch System 互連。在 GH200 中，整個系統能形成 144TB 共享記憶體空間；在最新的 GB200 NVL72 中，72 塊 Blackwell GPU 通過 NVLink Switch 實現全連線，構成一個相當於 576 個 GPU 算力的巨型單體系統。

NVLink-C2C 的關鍵優勢可歸納為 “三高一低”：

• 高頻寬：晶片間雙向頻寬遠超通用匯流排標準。Grace Hopper 的 NVLink-C2C 提供 900 GB/s 總頻寬，作為參照，PCIe Gen5 x16 的雙向頻寬約 128 GB/s，差距約 7 倍。這一頻寬使得 GPU 訪問系統記憶體的速率幾乎與訪問自身 HBM 相當。
• 低延遲：由於物理鏈路極短（毫米級別，位於矽中介層或封裝基板上），訊號傳輸延遲降至納秒級，顯著優於通過 PCB 走線和聯結器的板級互連（微秒級）。在 AI 訓練中，納秒級延遲意味著梯度同步的等待時間大幅縮短。
• 高能效：極短的物理鏈路避免了長距離傳輸的訊號衰減和重驅動功耗。據 NVIDIA 官方表述，NVLink-C2C 每位元能耗（pJ/bit）遠低於板級 PCIe 或 SerDes 方案。對於功耗動輒數千瓦的 AI 伺服器，能效優勢直接轉化為可用於計算的有效電力預算。
• 強一致性：這是 C2C 區別於傳統互連的本質特徵。它支援完整的硬體快取一致性協議，允許 Grace CPU 和 Hopper GPU 各自快取中的內容被對方透明訪問且自動保持一致。這意味著軟體無需顯式重新整理快取或發起 DMA 傳輸，程式設計模型簡化至與 SMP（對稱多處理）系統無異。

技術原理

NVLink-C2C 的實現自上而下涉及協議層、鏈路層、物理層，並深度依賴先進封裝技術。

1. 物理層（Physical Layer） 核心是整合的 C2C PHY 模組和極短的訊號通道。晶片上布有高密度微凸塊（μbump），通過先進封裝中的矽中介層（Silicon Interposer）或重分佈層（RDL）進行互連。典型實現中，C2C PHY 採用高速差分訊號對和經過最佳化的 SerDes 架構，但因其驅動距離極短（通常不超過幾毫米），其電路複雜度遠低於需要驅動數十英寸 PCB 走線的長距離 SerDes。這種簡化帶來了顯著的功耗和麵積收益——物理層面積和功耗僅為同等頻寬板級 SerDes 的幾分之一。晶片間的物理連線通過 台積電 CoWoS（Chip-on-Wafer-on-Substrate） 或類似先進封裝技術實現，在中介層上完成微米級的精密佈線。

2. 鏈路層與協議層（Link & Protocol Layer） 鏈路層負責資料包的組幀、流控和糾錯，確保在物理層之上建立一個可靠的無差錯傳輸通道。協議層則實現具體的傳輸語義，包括讀/寫事務、快取一致性訊息（如探測、無效化、回寫）等。NVLink-C2C 的協議層相容 NVIDIA 自家的 NVLink 協議棧，這使得從晶片級到板級的通訊協議統一，減少了協議轉換開銷。在快取一致性方面，C2C 支援類似 Arm AMBA CHI（Coherent Hub Interface）或等效的一致性協議，允許多個晶片代理維護共享地址空間中的快取行狀態機。

3. 工作流程簡化示意

[Grace CPU]                                     [Hopper GPU]
  LPDDR5X 記憶體                                    HBM3/HBM3e 視訊記憶體
      |                                                |
[CPU 計算核心] ── NVLink-C2C 物理通道 (900 GB/s) ── [GPU SM/Tensor Core]
      |                                                |
      +───── 分散式共享虛擬地址空間 + 快取一致性協議 ─────+

當 GPU 需要訪問 CPU 記憶體中的資料時，它發出一個帶全域性地址的載入請求。該請求通過 C2C 協議傳輸至 CPU 一側。若資料在 CPU 快取中，CPU 直接將快取行通過 C2C 轉發給 GPU；若在本地記憶體，CPU 記憶體控制器讀取後傳送。整個過程由硬體自動處理，GPU 側的快取狀態機同步更新，軟體無感。

4. 與板級 NVLink 的關係 NVLink-C2C 與板級 NVLink（如 GPU 間的 NVLink 4.0/5.0）共享相同的上層協議，但針對不同的物理傳輸距離和功耗預算進行了差異化設計。C2C 追求“最短距離下的最高能效”，而板級 NVLink 需驅動更遠的距離並支援多鏈路聚合。從系統互連層次看，C2C 處於最內層（晶片級），NVLink 處於第二層（板級/機架級），InfiniBand 或 Spectrum-X 乙太網路處於第三層（叢集級），三層互連協同構成了 NVIDIA 的資料中心全棧互連體系。

關鍵引數

以下引數基於 NVIDIA 已公開的技術白皮書、GTC 演講及產品規格頁面，口徑說明見各指標註釋。

指標	數值 / 範圍	口徑與來源	說明
C2C 總頻寬	900 GB/s（雙向彙總）	NVIDIA 官方，Grace Hopper Superchip 技術規格	每個方向的原始頻寬約 450 GB/s，通過高密度訊號對聚合而成
C2C 物理通道數	公開資料未見具體數字	—	NVIDIA 未單獨揭露 C2C 物理層（PHY）的通道數或 lane 數，實際實現中為定製化並行匯流排
能效	極低 pJ/bit，較 PCIe Gen5 改善數倍	NVIDIA 官方定性描述（GTC 2022/2023）	具體能量/位元數值未公開；公開表述為“比 PCIe Gen5 節能 5 倍以上”
延遲	納秒級	NVIDIA 官方定性描述	未揭露精確至數字的延遲值；板級互連通常為微秒級，C2C 通過短距離封裝實現數量級縮減
支援的記憶體一致性範圍	GPU 可訪問全部 CPU 物理記憶體空間（最高 480GB LPDDR5X）	Grace Hopper Superchip 白皮書	CPU 亦可通過一致性協議訪問 GPU HBM 地址空間，形成雙向統一定址
CPU-GPU 記憶體訪問顆粒度	快取行粒度（推測為 64B 或 128B）	推測值	典型快取一致性互連的訪問粒度為快取行大小，NVIDIA 未公開 C2C 精確值
製程與封裝	台積電 4nm（Grace）/ 台積電 4nm（Hopper）；CoWoS 封裝	台積電技術論壇、NVIDIA 產品規格	C2C 通道本身不依賴特定製程節點，取決於被連線晶片所用工藝
支援的最大晶片間距離	矽中介層尺度（毫米級）	物理限制推斷	C2C 面向同封裝內互連，不支援跨封裝連線

技術路線

NVLink-C2C 並非孤立的技術單點，而是 NVIDIA 互連戰略持續演進的最新階段。其技術路線圍繞“不斷縮短通訊距離、提升頻寬密度、降低每位元能耗”這一主線展開。

1. 從板級到晶片級：NVLink 的代際演化

• NVLink 1.0（2016，Pascal 架構）：首次以專有互連替代 PCIe 用於 GPU-GPU 通訊。在 DGX-1 系統中，8 塊 P100 GPU 通過 NVLink 連線，單 GPU 雙向頻寬160 GB/s（NVIDIA 官方），約為當時 PCIe 3.0 x16（約 32 GB/s）的 5 倍。
• NVLink 2.0（2017，Volta 架構）：單 GPU 雙向頻寬提升至 300 GB/s（NVIDIA 官方），並首次實現 GPU 與 IBM POWER9 CPU 的直連，驗證了異構晶片互連的可行性。
• NVLink 3.0（2020，Ampere 架構）：單 GPU 雙向頻寬達到 600 GB/s（NVIDIA 官方，A100 SXM 規格），並引入 NVLink Switch 進行多 GPU 拓撲重構。
• NVLink 4.0（2022，Hopper 架構）：單 GPU 雙向頻寬 900 GB/s（NVIDIA 官方，H100 SXM），並配合第三代 NVSwitch 支援 256 塊 GPU 的 NVLink 域。
• NVLink-C2C（2022，Grace Hopper）：將互連物理形態從板級推進到晶片級，實現與板級 NVLink 4.0 同等的 900 GB/s 頻寬，但功耗和延遲大幅最佳化。2024 年釋出的 Blackwell 架構（GB200）中，C2C 實現進一步迭代，支援 Grace CPU 與兩顆 Blackwell GPU 的高速互連。

2. 演進邏輯的產業提示 這一路線圖揭示了兩個重要趨勢：

• 互連成為效能倍增器：當單晶片算力增長遭遇功耗和麵積瓶頸，提升片間互連頻寬與能效成為系統性能增長的價效比最高的路徑。互連技術從“配角”變為“主角”。
• 封裝即系統：NVLink-C2C 標誌著系統整合重心從 PCB 板級向晶圓級/封裝級遷移。先進封裝能力（CoWoS、InFO 等）直接決定互連密度的天花板。

3. 與行業路徑的對照 傳統上，行業通過 PCIe 標準實現通用互連，但頻寬迭代週期長（PCIe 3.0→4.0→5.0→6.0 每個代際約 3 年），且受制於 PCB 傳輸距離和聯結器複雜度，頻寬密度和能效難以突破。CXL（Compute Express Link） 基於 PCIe 物理層增加了快取一致性協議，是通用標準向一致性互連的延伸，但其物理層與 PCIe 繫結，能效和頻寬密度方面仍無法匹敵封裝級 C2C 方案。NVIDIA 選擇以專有協議垂直整合，走了一條“效能優先、生態繫結”的路線。

上游

NVLink-C2C 的供應鏈上游主要集中在先進封裝、半導體制造與高速 IP 領域。

• 先進封裝：這是 C2C 最核心的上游環節。台積電的 CoWoS（Chip-on-Wafer-on-Substrate）是目前已知的主要封裝平台。CoWoS 通過在中介層上實現微米級佈線，將 Grace CPU 與 Hopper GPU 裸片互連。2023-2024 年，台積電 CoWoS 產能緊張成為 NVIDIA GPU 供應的核心瓶頸。據台積電財報及法人說明會資訊，公司 2023 年底的 CoWoS 月產能約 1.4-1.5 萬片（12 英寸晶圓當量），並計劃 2024 年底擴增至約 3.5 萬片以上，2025 年繼續翻倍（台積電 2023Q4 法說會及供應鏈調研估算）。其他具備 2.5D/3D 封裝能力的廠商如 日月光（ASE）、三星（Samsung） 亦在版面配置類似能力，但公開資訊顯示 NVIDIA 現階段的 C2C 類產品主要依賴台積電 CoWoS。
• 半導體制造：C2C 裸片本身由不同製程製造。Grace CPU 採用台積電 4nm 工藝（NVIDIA 官方），Hopper GPU 為台積電 4N 定製工藝。晶片的工藝選擇不影響 C2C 互連本身，但更先進的製程可整合更高密度的 C2C PHY 和邏輯。
• 高速 SerDes IP 與 PHY 設計：NVLink-C2C 的物理層 IP 為 NVIDIA 自研，非外購第三方 IP。這是其實現差異化效能和功耗控制的關鍵支柱。相比之下，大多數非頭部晶片廠商在該環節依賴 Synopsys、Cadence 或 Alphawave 等第三方授權 IP，效能定製空間受限。
• EDA 與模擬工具：設計 C2C 級別的全定製高速介面需要 Cadence、Synopsys 等廠商的先進模擬和驗證工具，對訊號完整性、電源完整性和熱效應進行協同分析。
• 材料：矽中介層、微凸塊材料、底部填充膠及高導熱介面材料是保證 C2C 互連可靠性和散熱的關鍵。供應商多為日系、美系材料廠商（如信越化學、住友電木等），具體型號和份額公開資料未見詳細揭露。

下游

NVLink-C2C 的下游市場以 AI 訓練與推論的系統級產品為核心，並由雲端服務商與企業客戶構成終端需求。

• 超級晶片與計算板：最直接的下游產品是 Grace Hopper Superchip（2023 年起出貨）及 Grace Blackwell Superchip（GB200，2024 年釋出）。這些超級晶片被整合至 NVIDIA 自身的 HGX 和 DGX 系統板中。HGX H200 和 GB200 NVL72 是當前（2024-2025 年）最受市場關注的下游系統產品。
• 整機系統與雲端例項：
  • NVIDIA DGX 系列：DGX GH200（2023 年釋出，2024 年量產）、DGX GB200（2024 年釋出）是面向 AI 超算與企業級 AI 中心的整機系統，直接由 NVIDIA 及其合作伙伴（如超微 Supermicro、廣達、富士康等）組裝交付。
  • 雲端服務商（CSP）：Amazon Web Services（AWS）、Microsoft Azure、Google Cloud、Oracle Cloud 等已部署或宣佈部署基於 Grace Hopper 的雲端例項。例如，AWS 在 2024 年宣佈推出基於 Grace Hopper 的 EC2 例項；Oracle Cloud 較早部署了 GH200 叢集。這些雲端例項是大型模型初創公司和企業 AI 團隊獲取前沿算力的主要通道。
  • 主權 AI 與科研超算：多個國家/地區宣佈採購基於 Grace Hopper/Grace Blackwell 的系統用於國家級超算中心。例如，日本的 ABCI-Q 超算、英國的 Isambard-AI、瑞士的 Alps 系統等，均採用或部分採用 Grace Hopper Superchip（公開簽約資訊）。
• 大型模型研發與部署企業：OpenAI、Anthropic、Meta、xAI、以及國內頭部網際網路和 AI 公司，是搭載 C2C 技術的系統的最終使用方，用於訓練引數量從數百 B 至萬億級別的模型。
• 量化概要：NVIDIA 未單獨拆分 Grace Hopper 或 C2C 相關產品營收。參考 NVIDIA 2024 財年（截至 2024 年 1 月）資料中心業務營收為 475.3 億美元（年增率+217%），2025 財年前三季度資料中心累計營收已超 800 億美元（NVIDIA 財報）。Grace Hopper 在其中的佔比官方未揭露，但產業調研估算其在 2024 下半年的資料中心 GPU 出貨結構中佔比逐步提升。

受益公司

以下基於已公開的商業與技術關聯性梳理，不代表任何投資建議或價值判斷。

公司	受益邏輯	相關業務與規模簡述
NVIDIA (NVDA)	直接受益主體。C2C 提升產品效能與系統鎖定效應，拉高了 Grace Hopper 和 GB200 等系統的 ASP（平均售價）與綜合毛利率。	資料中心業務 FY2024 營收 475.3 億美元（NVIDIA 年報）；FY2025 前三季度已超 800 億美元。NVLink-C2C 對營收的具體貢獻未單獨揭露。
台積電 (TSM/2330.TW)	關鍵上游先進封裝供應商。CoWoS 產能直接決定 C2C 產品出貨量，先進封裝在臺積電營收中佔比逐步提升。	2023 年先進封裝營收約佔台積電總營收 6%-7%（約 40-45 億美元）；預計 2024 年佔比繼續提升，產能翻倍擴張（台積電投資者報告及法人說明會）。
超微 (SMCI)	主要系統整合商之一，提供基於 GH200/GB200 的伺服器整機解決方案。	FY2024 營收 149.4 億美元（年增率+110%），AI 伺服器貢獻大部分增長（SMCI 財報）。C2C 產品在出貨中的佔比未單獨揭露。
廣達 (2382.TW)	臺灣主要 AI 伺服器 ODM 廠商，為北美 CSP 組裝基於 Grace Hopper 的系統。	2023-2024 年 AI 伺服器出貨大幅增長，由 Hopper 及 Grace Hopper 平台驅動。整體 AI 伺服器營收未按具體平台分拆。
SK 海力士 (000660.KS)	HBM 供應商。C2C 連線的 GPU 需搭配 HBM（H200 使用 HBM3e，由 SK 海力士和三星供應），C2C 系統出貨的增長帶動 HBM 需求。	SK 海力士為 HBM 市場主力供應商，據 TrendForce 資料 2023 年全球 HBM 市場份額約 53%（SK 海力士）。H200/GB200 的 HBM 內容量提升，單臺系統 HBM 價值量增大。
美光 (MU)	第三大 HBM 供應商，2024 年起 HBM3e 通過 NVIDIA 認證並開始供貨。	FY2024 HBM 營收數億美元級別，預計 FY2025 增長至數十億美元（美光財報電話會議展望）。
Cadence / Synopsys (CDNS/SNPS)	EDA 工具和介面 IP 供應商。NVIDIA 雖自研 C2C PHY，但設計與模擬環節依賴先進 EDA 工具；同時在 2.5D/3D 封裝協同設計領域，EDA 需求隨 C2C 普及而上升。	兩家公司的系統設計與分析產品線因此受益，具體金額未單獨拆分。

注：以上”相關業務與規模”資料均引自各公司公開財報或行業調研機構（如 TrendForce）的公開估算，動態變化頻繁，僅供產業背景參考。

市場規模

NVLink-C2C 作為 NVIDIA 專有的晶片間互連技術，其市場空間巢狀在“AI 伺服器 — NVIDIA 資料中心平台 — Grace Hopper/GB200 出貨”的層次化市場中，無獨立第三方市場規模統計。以下從各級別市場的可獲取資料做層次化推演。

1. AI 伺服器市場（大環境） 據 TrendForce 集邦諮詢 2024 年估算，2023 年全球 AI 伺服器出貨量約 118 萬臺（含訓練與推論），市場規模約 600 億美元；預計 2024 年出貨量進一步增長，市場接近千億美元級別。該資料口徑包含所有搭載 GPU/ASIC 的 AI 伺服器，為最廣含層級的參考。

2. NVIDIA 資料中心業務（可觸達市場） NVIDIA 2024 財年（CY2023 自然年）資料中心業務營收 475.3 億美元。考慮其 2024 自然年（FY2025）的持續增長（前三季度已超 800 億美元），可以認為 NVIDIA 在 AI 伺服器 GPU 市場佔據主導份額。搭載 C2C 的 Grace Hopper/GB200 屬於該業務的高階產品線。

3. Grace Hopper / GB200 的出貨估算（直接載體） NVIDIA 未單獨揭露 C2C 相關 SKU 的出貨量或營收。據市場調研公司 Omdia 和 SemiAnalysis 的公開估算（2024 年），到 2024 年底，Grace Hopper Superchip 在 NVIDIA 資料中心 GPU 出貨中的滲透率可能達到 15%-25%（估算口徑，含不同配置）。若按此比例線性外推（假定 NVIDIA 2024 自然年資料中心營收約 1000 億美元），Grace Hopper 相關年營收可能在 150 億 - 250 億美元 量級。需特別注意：該比例為行業第三方估算，並非 NVIDIA 官方資料，且存在較大誤差空間，僅供參考。

4. NVLink-C2C 的隱含市場價值 從技術角度看，C2C 是 Grace Hopper/GB200 的核心使能技術，但它的價值體現在系統溢價中，而非作為一個獨立元件出售。若嘗試剝離估算，在超級晶片 BOM 中 C2C 相關 IP 和封裝成本的佔比未被公開揭露。因此，NVLink-C2C 的獨立市場規模無法量化，公開資料未見權威行業機構對此做過獨立測算。

玩家對比

晶片間高階互連並非 NVIDIA 的獨家探索。AMD、英特爾及各行業聯盟均在建置競爭方案，競爭維度覆蓋物理實現、協議開放性與系統級整合。

維度	NVIDIA NVLink-C2C	AMD Infinity Fabric	英特爾 UCIe/EMIB	行業標準 UALink
定位	專有、晶片級一致性互連，面向自家 CPU+GPU 異構	專有、Chiplet 互連，連線 CPU、GPU、加速器管芯	標準 + 專有混合。UCIe（標準） + EMIB（封裝）	開放標準，目標為 GPU-Accelerator 板級/系統級互連
頻寬能力	900 GB/s（Grace Hopper 實測）	MI300X 內部總頻寬 896 GB/s（AMD 官方），CPU-GPU 頻寬 ~300-400 GB/s	UCIe 規範定義最高 1.3 TB/s/mm（海岸線頻寬密度），實際產品較初期	初始目標對標 NVLink 板級頻寬（~數百 GB/s），未最終確定
延遲	納秒級（封裝內）	納秒級（封裝內 Chiplet 互連），板級版則較高	取決於具體實現，UCIe 1.0 目標為 <2ns（封裝內）	預期為微秒級（板級方案）
快取一致性	完整硬體快取一致性	統一記憶體架構，支援一致性	UCIe 1.1 增加一致性協議支援	規劃中，非當前重點
物理形態	先進封裝（CoWoS）為主	先進封裝（台積電 SoIC、CoWoS）及板級	EMIB（封裝）、Foveros（3D）、標準 2.5D 封裝	板級為主，目標相容 PCIe/CXL 物理基礎設施
開放程度	專有，僅 NVIDIA	專有，僅 AMD（部分授權第三方）	UCIe 為開放標準，EMIB/Foveros 為英特爾專有工藝	開放標準，AMD、英特爾、博通、思科等發起
商業化成熟度	已量產（2023年），第二代已釋出（2024）	已量產（2023 年 MI300）；多代迭代	已應用於 Ponte Vecchio（資料中心 GPU）、Meteor Lake（消費端）	2024 年成立聯盟，產品路線圖待公佈

競爭格局的綜合評價

• NVIDIA 在系統級互連的垂直整合深度上領先，NVLink-C2C + NVLink + InfiniBand 構成端到端專有閉環，效能最優但也最為封閉。
• AMD 在 Chiplet 互連領域有深厚技術積累，Infinity Fabric 已在 EPYC CPU 和 Instinct GPU 中規模部署，MI300 的 CPU+GPU 統一封裝架構是對 Grace Hopper 路線的直接回應。但 AMD 在系統級互連網路（對標 NVLink Switch 和 InfiniBand）領域起步較晚，正在通過 UALink 和自有的 Infinity Fabric 擴充套件方案追趕。
• 英特爾 的策略是標準先行。通過推動 UCIe（Universal Chiplet Interconnect Express） 標準，英特爾希望建立一個多廠商參與的 Chiplet 互連生態，解決不同廠商芯粒的互操作性問題。UCIe 已獲得台積電、三星、日月光等主流半導體和封裝廠商支援。但在 AI GPU 產品線本身的競爭力上，英特爾 Gaudi 和 Falcon Shores 暫時落後。
• UALink 聯盟（2024 年成立，AMD、英特爾、博通、思科、Google、微軟等發起）是行業對 NVIDIA 互連壟斷的集體回應。其目標是為 AI 加速器之間的 Scale-up（橫向擴充套件）互連提供開放標準。但 UALink 主要針對板級/系統級互連，與 NVLink-C2C 的晶片級互連屬於不同層次，目前尚無法直接替代 C2C。
• 潛在變數：CXL 3.0 規範增加了多級交換和全域性共享記憶體能力，若未來在物理層上與先進封裝深度結合，可能在部分場景中與 NVLink-C2C 形成競爭。但截至目前（2025 年初），CXL 的實際部署仍以記憶體池化和機架內裝置互連為主，未見封裝內晶片級一致性互連的商用案例。公開資料未見 CXL 在 AI 前端匯流排替代 C2C 類方案的清晰時間表。

風險

以下風險與挑戰為產業層面的分析性梳理，不構成任何形式的投資建議或漲跌預測。

• 先進封裝產能瓶頸：NVLink-C2C 高度依賴台積電 CoWoS 先進封裝。CoWoS 產能近年持續緊張，2023-2024 年成為 NVIDIA 高階 GPU 出貨的主要制約因素。雖然台積電在持續擴產（月產能從 2023 年中的約 1.2 萬片擴至 2024 年底約 3.5 萬片，趨勢資料），但若 AI 需求增速持續高於擴產節奏，C2C 相關產品將在相當長時間內受產能壓制。此外，產能的高度集中（台積電）也構成單點依賴的地緣風險和供應中斷風險。
• 行業開放標準的替代威脅：UALink 聯盟和 UCIe 標準代表了行業對專有互連的排斥。若 UALink 在板級 GPU 互連領域獲得廣泛應用，並通過向封裝級延伸（此路徑尚未被 UALink 官方宣佈，僅為理論上可能的方向），可能削弱 NVLink-C2C 在系統生態中的不可或缺性。微軟、Google、Meta 等 CSP 均為 UALink 核心成員，它們有強烈的降低對單一供應商依賴的動機。
• 技術鎖定的反作用力：NVLink-C2C + Grace CPU 的組合意味著採用高階 NVIDIA GPU 的客戶被強制繫結購買 Grace CPU 平台（因為只有 Grace CPU 支援 C2C）。這削弱了客戶使用英特爾至強或 AMD EPYC CPU 的靈活性。大型 CSP 和伺服器 OEM 對此存在策略性牴觸，可能推動開放替代方案的程序。該擔憂已被多家金融機構分析師報告提及（見”信源”部分）。
• 地緣政治與出口管制：美國對華出口管制政策直接影響 NVIDIA 高階 GPU 的銷售，Grace Hopper 和未來的 GB200 均受制於此。管制範圍若擴大，可能波及封裝技術本身，進一步限制 C2C 技術的市場邊界。
• 成本與良率：先進封裝和晶片堆疊工藝的良率低於傳統單晶片封裝,這會推高 C2C 方案的製造成本。若需求增速放緩或競爭加劇，高昂的系統成本可能影響客戶的採納意願，特別是在推論場景中對價效比更敏感的市場。
• 技術迭代速度的挑戰：NVLink-C2C 的效能優勢建立在持續創新的基礎上。若未來 3-5 年出現顛覆性的互連技術（如矽光子互連、光 I/O 在晶片級實現），或競爭對手推出價效比更優的 Chiplet 互連方案，C2C 需持續演進以維持領先地位。目前公開可見的光互連技術（如 Ayar Labs 的方案）仍處於早期階段，但長期可能改變片間互連的技術範式。

誤讀糾偏

• 誤讀1：“NVLink-C2C 是 PCIe 的替代品。”

  • 糾偏：這是層次上的誤讀。PCIe 是通用匯流排標準，服務的核心場景是連線 CPU 與各類外設（網絡卡、SSD、獨立 GPU 等），支援熱插拔和長距離 PCB 走線。NVLink-C2C 是專用晶片間互連，在同一封裝內部連線兩個緊耦合的裸片，追求極致頻寬、最低延遲和最高能效。它不適用於連線外設，也無法在標準主機板插槽上使用。二者處於不同的互連層級，不存在”替代”關係。NVIDIA 系統中同樣存在 PCIe，負責連線網絡卡和儲存。

• 誤讀2：“C2C 只在連線 GPU 和 GPU 時有用。”

  • 糾偏：NVLink 的早期形態確實主要用於 GPU-GPU 互連，但 NVLink-C2C 的核心價值恰恰在於跨架構的異構連線。其首個量產應用是 CPU-GPU（Grace-Hopper）組合。從介面的架構設計看，它具備連線任何具備 C2C PHY 的晶片的能力，原則上 CPU、GPU、DPU、專用 AI 處理器、記憶體控制器均可能是連線物件。NVIDIA 已表示 C2C 可用於建置自定義晶片組合（與 NVIDIA 生態相容的第三方設計）。

• 誤讀3：“搭載 C2C 的系統一定很貴，價效比不高。”

  • 糾偏：雖然 Grace Hopper 等系統的絕對價格高昂，但需要從系統總體擁有成本（TCO） 角度評估。C2C 帶來的頻寬提升和程式設計簡化可顯著縮短大型訓練任務的時間。根據 NVIDIA 公佈的效能對比資料（GTC 2023/2024），Grace Hopper 在大型模型推論和部分 HPC 工作負載上，相比同功耗的單 CPU+GPU 分離系統可提供更高的吞吐量/美元。但是，具體價效比高度依賴工作負載型別和叢集規模，缺乏統一基準，該論斷需謹慎引用。

• 誤讀4：“NVLink-C2C 是 NVIDIA 的自研技術，與行業無關。”

  • 糾偏：NVLink-C2C 的協議和 PHY 設計確為 NVIDIA 專有，但其物理實現高度依賴行業最先進的封裝平台（主要是台積電 CoWoS）。這意味著它的演進節奏和成本結構並非 NVIDIA 完全自主可控。台積電對 CoWoS 產能的分配、技術升級（如轉向 CoWoS-L、SoIC 等）直接塑造可用的 C2C 技術邊界。NVLink-C2C 的產業敘事不能脫離先進封裝這個共享底座。

最新事件

以下為截至 2025 年初 公開可查的重要動態（按時間倒序排列）：

• 2025 年 1 月（CES 2025）：NVIDIA 釋出基於 Blackwell 架構的 GB10 Superchip（用於個人 AI 超級計算機 Project DIGITS），採用 NVLink-C2C 連線 Grace CPU 與 Blackwell GPU。這是 C2C 技術首次進入桌面級產品形態。具體 C2C 的頻寬引數官方在釋出會上未詳細展開，有待技術白皮書揭露。
• 2024 年 11 月（FY2025 Q3 財報）：NVIDIA 資料中心業務單季營收 308 億美元（年增率+112%），Hopper 平台需求強勁。公司確認 Grace Hopper 和即將推出的 GB200 是 C2C 技術的兩個核心載體，且財務長 Colette Kress 在業績說明會中提到 Grace Hopper 的出貨量在季內繼續增長，具體數字未揭露。
• 2024 年 9 月：台積電在 2024 年技術論壇上展示 CoWoS-L 和系統整合晶圓（SoW）等先進封裝路線圖。CoWoS-L 中介層面積更大、佈線密度更高，可支援更復雜的 C2C 互聯拓撲，被視為 NVLink-C2C 未來迭代的潛在封裝基礎。
• 2024 年 5 月：UALink 聯盟正式宣佈成立，初始成員包括 AMD、英特爾、博通、思科、Google、微軟、Meta、HPE 等。UALink 1.0 規範計劃於 2025 年釋出，目標為 AI 加速器提供開放互連。這明確構成了對 NVLink/NVLink-C2C 系統級護城河的競爭壓力。
• 2024 年 3 月（GTC 2024）：NVIDIA 釋出 GB200 Grace Blackwell Superchip，通過 NVLink-C2C 將單顆 Grace CPU 與兩顆 Blackwell GPU 連線，C2C 總頻寬繼續保持在 900 GB/s 級別。與 Hopper 世代相比，新架構強化了 C2C 支援一對多連線的能力。

追蹤指標

以下指標可用於持續追蹤 NVLink-C2C 技術的產業發展與競爭格局，不構成任何預測或決策建議。

核心高頻指標（建議追蹤頻率：季度）

1. NVIDIA 資料中心營收及佔比：參考 NVIDIA 季度財報（通常 2、5、8、11 月釋出）。關注管理層對 Grace Hopper / GB200 滲透率的定性表述。
2. 台積電 CoWoS 產能及分配：台積電季度法說會（通常 1、4、7、10 月）及供應鏈調研資料。關注 CoWoS 月產能變化、客戶需求缺口及下一代封裝技術量產節點。
3. 主要 CSP 的 AI 例項部署公告：AWS、Azure、Google Cloud、Oracle 的新例項型別上線資訊。若 Grace Hopper/GB200 例項型別增加，說明下游採納在加速。
4. 大型超算中心簽約與交付：關注各國公佈的 AI 超算採購公告及 NVIDIA 的新聞釋出，記錄合同規模與交付時間表。

中期戰略指標（建議追蹤頻率：年度/半年度） 5. UALink 聯盟成員擴張與規範進展：UALink 1.0 規範的釋出時間與內容，新成員加入情況（尤其關注大型廠商的陣營選擇）。 6. CXL 3.0/下一代規範的產業採納案例：觀察 CXL 在 AI 和資料中心領域的商用落地進展，評估其對專有互連的間接替代風險。 7. 競爭對手的同構/異構 Chiplet 產品進展：AMD Instinct 下一代（MI400 系列）、英特爾 Falcon Shores 的產品釋出時間表與互連方案選擇。 8. 光互連技術的產業成熟度：Ayar Labs、Lightmatter 等公司的融資、客戶驗證與產品批次節點。若 2-3 年內有晶片級光互連進入量產，可能對電互連方案構成長期技術迭代壓力。

風險監測指標 9. 美國出口管制政策的更新：BIS（美國工業與安全域性）對 AI 晶片及相關封裝技術的出口管制規則更新。 10. 供應鏈傳聞與地緣事件：如台積電產能中斷、關鍵材料受限或第二來源封裝方案的驗證進展。

信源

以下為本文核心事實與資料的主要公開來源，按類別排序。

廠商官方資料（首要來源）

• NVIDIA 官方技術部落格、GTC 大會主題演講與技術分會資料（2022-2025 歷年）：涵蓋 Grace Hopper、NVLink-C2C、GB200 等產品的架構細節與效能宣告
• NVIDIA 季度與年度財務報告（FY2024, FY2025 各季度）：資料中心營收、毛利率與業務評論
• NVIDIA 產品技術白皮書（H100、GH200、GB200 規格頁面）
• 台積電季度法說會演示檔案與新聞稿（2023-2024）：CoWoS 產能、先進封裝技術路線
• AMD 官方產品頁面與財務報告：MI300 系列規格、Infinity Fabric 說明
• 英特爾官方產品頁面與技術說明：UCIe 規範、EMIB/Foveros 封裝技術

行業標準與聯盟

• UCIe 聯盟官網（uciexpress.org）：UCIe 1.0 / 1.1 規範概述
• UALink 聯盟成立公告（2024 年 5 月）：初始成員與目標方向
• PCI-SIG 官網：PCIe 各代際規範

行業分析機構與市場調研

• TrendForce 集邦諮詢：全球 AI 伺服器出貨量估算、HBM 市場份額
• Omdia：AI 伺服器與 GPU 出貨結構估算
• SemiAnalysis（公開研究與簡報，2023-2024）：Grace Hopper 出貨估算與產業趨勢分析
• Yole Group：先進封裝技術與市場年度報告

財經與科技媒體

• Reuters、Bloomberg、The Information 的產業追蹤報道
• ServeTheHome、AnandTech、Tom‘s Hardware 等垂直技術媒體的深度評測與架構分析

分析師研究

• 多家華爾街券商（如 Morgan Stanley、Goldman Sachs、J.P. Morgan、KeyBanc 等）針對 NVIDIA 和 AI 供應鏈的行業研究報告（2023-2025）。這些報告通常涉及 Grace Hopper 滲透率、CoWoS 產能預測等估算性資料，已在文中標註”估算”或”第三方估算”字樣

宣告：本文所有財務資料和市場份額資料的年份、口徑及來源已在各段落正文中逐一標註。部分資料為行業第三方估算值，並非經審計的精確數字，已明確註明其估算屬性和侷限。文中不包含任何對證券價格的漲跌預測、買賣建議或對任何公司投資價值的判斷。