光學鄰近校正（Optical Proximity Correction, OPC）

1. 3 秒看懂

設計圖形 ──→ 光通過鏡頭會"糊" ──→ OPC提前把圖形"修歪" ──→ 投影後反而剛好
        （方形變圓）      （預先加角、加線條）          （印出來是方的）

一句話：OPC 是光刻工藝的”預失真補償”——你想要圓的，它故意給你方的，因為光學系統會把方的”磨圓”。

2. 3 分鐘產業解釋

為什麼需要 OPC？

現代晶片的特徵尺寸（如先進邏輯節點的最小金屬半節距）遠小於光刻光源的波長（深紫外 DUV=193nm，極紫外 EUV=13.5nm）。當目標尺寸 < λ 時，光的衍射效應導致投影圖形與掩模（Mask）上的設計產生顯著偏差：

現象	表現
線端縮短（Line-end shortening）	線條末端被”吃掉”
角部圓化（Corner rounding）	直角變圓角
密度依賴偏差	緊密排列的線條與孤立線條寬度不同
孤島縮小	小的方形/接觸孔尺寸偏小

OPC 通過修改掩模圖形（新增輔助特徵、調整邊角位置）來預補償這些光學失真，使得晶圓上實際印出的圖案儘可能接近設計意圖。

產業位置

EDA設計 → [OPC/計算光刻] → 掩模寫入(Mask Writer) → 掩模檢測 → 光刻機曝光 → 晶圓
             ↑
      價值量極高，先進節點必須品

OPC 是**計算光刻（Computational Lithography）**的核心元件，與源掩模最佳化（SMO）、逆光刻技術（ILT）等共同構成半導體制造中最”燒算力”的軟體環節。

3. 15 分鐘專家深入

OPC 在先進工藝中的不可替代性

在 7nm 及以下節點（無論 DUV 多重曝光還是 EUV），圖案特徵尺寸遠小於曝光波長的瑞利極限（k₁因子 < 0.25），不做 OPC 的掩模幾乎無法使用。OPC 已從”可選最佳化”變為強制性工藝步驟。

OPC 與掩模複雜度的關係

OPC 的直接後果是掩模圖形極度複雜化。一個簡單的矩形設計，經 OPC 處理後可能變成包含數百個頂點的複雜多邊形，外加大量亞解析度輔助特徵（SRAF）。這是掩模成本飆升的重要原因之一——先進的 EUV 掩模單張成本可達30萬至50萬美元[供應鏈估算]。

兩種技術範式

維度	規則基礎 OPC（Rule-based）	模型基礎 OPC（Model-based）
原理	查表 + 經驗規則	基於光刻物理模型的數值最佳化
精度	中等，適合大尺寸節點	高，先進節點必須
計算量	低	極高
適用節點	通常 ≥90nm（估算）	<90nm 主流，先進節點標準
可擴充套件性	差，規則數隨節點爆炸	好，但模型複雜度遞增

從 Model-Based OPC 到 ILT 的演進

現代計算光刻正從傳統”邊緣分段修正”的 Model-Based OPC 向逆光刻技術（ILT, Inverse Lithography Technology） 演進：

傳統 OPC：將掩模邊緣切分為小段（segment），逐段調整位置（bias），本質是”邊最佳化”
ILT：將掩模視為畫素化圖案，直接最佳化每個畫素的透射/吸收狀態，達到全域性最優解，本質上是”面最佳化”

ILT 能獲得更好的圖案保真度，但計算量數個數量級高於傳統 OPC，需要 GPU 加速或專用硬體。

4. 技術原理

4.1 光學成像基礎模型

光刻成像可以用Hopkins 部分相干成像理論描述。在簡化形式下，晶圓上的光強分佈 I(x,y) 可近似為掩模透射函式 M(x,y) 經過光學傳遞函式（含衍射、像差、離焦等效應）的卷積結果：

I(x,y) ≈ | ∫∫ M(ξ,η) · K(x-ξ, y-η; 照明條件) dξdη |²

其中：
- M(ξ,η): 掩模透射/吸收函式
- K: 包含投影鏡頭光學傳遞函式的核
- I(x,y): 晶圓光刻膠接收的光強
- 後續還需經過光刻膠化學反應模型（RRC）

OPC 的目標是：給定目標圖案 T(x,y)，求解掩模 M(x,y)，使得曝光+顯影後的實際圖案 A(x,y) ≈ T(x,y)。

4.2 OPC 核心機制

規則基礎 OPC：

原始設計邊緣
    |
    v
┌─────────────────┐
│ 查規則表         │  例：相鄰間距 &lt; X nm 時，線端加 hammerhead Y nm
│ 基於區域性幾何關係  │      密集區線寬 bias +Z nm
│ 應用修正量       │
└─────────────────┘
    |
    v
OPC 修正後掩模

模型基礎 OPC（邊緣最佳化型）：

1. 將掩模邊緣離散化為 N 個控制點（segment）
2. 對每個 segment，計算其位置偏移對晶圓圖案的影響（靈敏度）
3. 迭代最佳化：最小化 cost = Σ |實際圖案 - 目標圖案|²
4. 收斂後輸出修正掩模

ILT（畫素最佳化型）：

1. 將掩模面離散化為 M×N 畫素網格
2. 每個畫素設為 0（不透光）或 1（透光），或連續值（OPC 後量化）
3. 最佳化目標：min Σ |I(x,y) - 閾值化後的目標|²
4. 約束：掩模可製造性（MRC rules）
5. 求解：梯度下降 / 伴隨法（adjoint method）

4.3 輔助特徵（SRAF）

亞解析度輔助特徵（Sub-Resolution Assist Features, SRAF）是 OPC 的重要手段：

目標：印一條孤立細線

掩模上的 SRAF 版面配置：

       ┊         ┊
  SRAF ┊  主線   ┊ SRAF    ← SRAF 寬度 < 解析度，不會印出
       ┊         ┊
  ─────┴─────────┴─────
       ← 目標線 →

SRAF 的作用：改變主線周圍的衍射場分佈，
使得孤立線的成像行為接近密集線（密度均衡化）

4.4 計算量估算

OPC/ILT 的計算量與以下因素正相關：

掩模面積（~數萬 mm²）
畫素網格密度（越先進節點越密）
模型複雜度（光學模型階數、光刻膠模型）
迭代次數

行業普遍認為：先進節點的一層掩模 OPC 計算，可能需要數千 CPU 核小時的量級[行業認知]；若用 GPU 加速的 ILT，可顯著縮短，但仍需大量硬體投入。

5. 技術演進史

1990s          2000s           2010s              2020s
  |               |               |                 |
  v               v               v                 v

規則OPC興起    Model-OPC主流    ILT商用化         GPU加速ILT
(≥0.25μm)      (65-28nm)       (14nm/EUV前夜)    (7nm以下/EUV)

關鍵里程碑：
- 1990s: 規則OPC在0.25μm/0.18μm節點開始應用
- 2000s初: 模型基礎OPC取代規則OPC成為主流
- 2000s中: OPC成為標準EDA流程必選項
- 2010s: 逆光刻技術(ILT)從學術走向商用
- 2010s末: EUV光刻帶來新的OPC挑戰（隨機效應、光子噪聲）
- 2020s: GPU/專用加速器大幅降低ILT計算成本；AI輔助OPC成為研究熱點

DUV → EUV 對 OPC 的影響

維度	DUV (193nm)	EUV (13.5nm)
光學鄰近效應程度	嚴重（需多重曝光）	存在但機制有差異
OPC 主要挑戰	多重曝光間的套刻與協同最佳化	隨機缺陷（光子噪聲）、掩模3D效應
掩模效應	相對薄掩模近似成立	掩模厚度/側壁角影響顯著（Mask 3D）
SRAF 使用	大量使用	EUV 可能減少部分 SRAF 需求（波長更短）

注意：EUV 並非”不需要 OPC”，而是 OPC 的關注點部分轉移——從傳統衍射補償擴充套件到隨機效應（stochastic effects）的統計建模。

6. 技術路線對比

維度	Rule-Based OPC	Model-Based OPC（邊緣最佳化）	ILT（畫素最佳化）	AI-Assisted OPC
最佳化空間	離散規則表	邊緣分段偏移	全像素面	模型輔助決策
圖案保真度	低-中	中-高	高	高（潛力）
計算速度	快	中	慢（需加速）	潛在快（推論時）
掩模可製造性	易控制	需後處理	需MRC約束	需約束訓練
適用階段	早期/低層金屬	主流金屬層	關鍵層/接觸孔	研究/輔助
代表供應商支援	通用	Synopsys, ASML Brion, Siemens	Synopsys(Proteus ILT), ASML Brion(Tachyon ILT)	多家探索中

7. 上下游

上游

┌──────────────────────────────────────────────────────┐
│  光學模型引數                                          │
│  ├── 光源引數（NA、σ、照明模式）—— 光刻機廠商提供     │
│  ├── 鏡頭引數（像差、畸變）—— 光刻機廠商提供          │
│  └── 光刻膠模型引數 —— 光刻膠廠商提供 + 實驗校準      │
│                                                        │
│  設計版圖（GDSII/OASIS）—— EDA設計流程輸出             │
│                                                        │
│  計算硬體                                              │
│  ├── 高效能CPU叢集                                     │
│  └── GPU加速卡（NVIDIA等，用於ILT）                    │
└──────────────────────────────────────────────────────┘

下游

┌──────────────────────────────────────────────────────┐
│  OPC輸出的修正掩模資料                                  │
│     ↓                                                  │
│  掩模資料準備（Mask Data Preparation, MDP）             │
│  ├── Fracture（圖形分割為曝光機可寫格式）               │
│  └── MRC檢查（Mask Rule Check）                        │
│     ↓                                                  │
│  掩模寫入（Mask Writer，如多束電子束）                  │
│     ↓                                                  │
│  掩模檢測（Mask Inspection）                            │
│     ↓                                                  │
│  光刻機曝光 → 晶圓圖案                                  │
└──────────────────────────────────────────────────────┘

價值分配

OPC/計算光刻軟體是高毛利、高壁壘的細分市場
核心玩家少：Synopsys（含原Catalys/OPC技術）、ASML Brion、Siemens EDA（原Mentor Graphics）
軟體 + 服務模式，部分晶圓廠自研（如三星、台積電據信有內部工具）

8. 關鍵指標

指標	含義	典型要求（先進節點）
Edge Placement Error (EPE)	晶圓實際邊緣與目標邊緣的偏差	< 幾nm（目標）
Mask Error Enhancement Factor (MEEF)	掩模誤差被放大到晶圓上的倍數	越低越好，先進節點 MEEF 可 >1
Process Window (PW)	工藝視窗（曝光劑量、焦深範圍）	OPC 目標是最大化 PW
Runtime	單層掩模 OPC 計算時間	從小時級到天級（GPU加速可縮短）
MRC Compliance	掩模可製造性規則檢查通過率	100%（必須）
Shot Count	掩模寫入的電子束曝光次數	OPC 複雜化會增加 shot count

9. 供需與市場資料

市場格局（定性描述）

計算光刻軟體市場：行業估計全球規模在數十億美元量級[行業估算]，包括 OPC、SMO、ILT 等全套計算光刻解決方案
增長驅動：
- 先進節點擴散（更多層需要 OPC）
- EUV 採用帶來新需求
- ILT 計算量指數級增長推動軟體定價上升
集中度高：市場主要由 2-3 家 EDA 巨頭/光刻機廠商主導

需求端

需求因素	影響
先進製程擴產	每個新 Fab 都需要計算光刻許可/服務
EUV 層數增加	EUV 層數隨節點增加，每層需 OPC
3D 結構（GAA/CFET）	新結構帶來新 OPC 挑戰

成本端

OPC 計算是晶圓廠IT 基礎設施的重要支出項
先進節點 Fab 的計算光刻相關 IT 投資可能達數千萬美元量級[行業估算]

10. 代表公司與資本對映

公司	角色	關聯產品/技術	上市程式碼
Synopsys	EDA/計算光刻龍頭	OPC工具套件（含ILT）、計算光刻平台	SNPS (NASDAQ)
ASML	光刻機+計算光刻	Brion 計算光刻部門	ASML (NASDAQ/AMS)
Siemens EDA	EDA供應商	Calibre OPC/Litho工具	Siemens 子公司（SIEGY ADR）
KLA	掩模檢測+計算光刻	計算光刻與掩模相關產品	KLAC (NASDAQ)
NVIDIA	計算加速	cuLitho（GPU加速計算光刻）	NVDA (NASDAQ)

特別說明：NVIDIA cuLitho 並非 OPC 軟體本身，而是提供 GPU 加速平台，使得 ILT 等計算密集型 OPC 任務的執行時間大幅縮短。ASML 與 NVIDIA 在此有合作。

11. 投資邏輯

核心看點

“賣鏟子”邏輯穩固：無論製程如何演進（FinFET → GAA → CFET），OPC 都是必須步驟，且複雜度單調遞增
EUV 滲透是增量：EUV 光刻的推廣不僅不減少 OPC 需求，反而因新物理效應增加需求
算力需求指數增長：ILT 等技術對算力的胃口幾乎是無底洞，帶動計算光刻軟體單價上升
高壁壘、高粘性：OPC 工具與 Fab 工藝流程深度耦合，客戶切換成本極高

風險點

客戶集中：先進 OPC 客戶主要是頭部晶圓廠（台積電、三星、Intel 等），話語權較強
自研替代風險：大型晶圓廠有動力自研部分 OPC 能力，可能削弱第三方份額
技術路徑不確定性：未來是否出現”免 OPC”的光刻方案（如無掩模直寫等），機率極低但需關注

標的	OPC 相關邏輯	看點
SNPS	計算光刻龍頭之一	高壁壘 + 算力需求增長
ASML	Brion 計算光刻 + 光刻機繫結	光刻全棧控制力
NVDA	cuLitho 加速計算光刻	新增應用場景
KLAC	掩模檢測與OPC聯動	掩模複雜化利好檢測

12. 常見誤讀糾偏

誤讀 1：“EUV 不需要 OPC，因為波長更短了”

糾偏：

EUV 波長（13.5nm）雖然遠短於 DUV（193nm），但先進 EUV 節點的特徵尺寸仍在 10nm 量級甚至更低，依然存在衍射效應
EUV 還引入了新的 OPC 關注點：掩模 3D 效應（Mask 3D）、隨機缺陷（stochastic defects/shot noise）、光刻膠線邊緣粗糙度（LER）
實際上 EUV 掩模的 OPC 複雜度可能不低於 DUV 多重曝光

誤讀 2：“OPC 就是修修補補，技術含量不高”

糾偏：

OPC/計算光刻涉及光學物理、數值最佳化、大規模平行計算、光刻膠化學等多個交叉學科
從 Model-Based OPC 到 ILT 的演進，計算複雜度增長了數個數量級
是少數需要”超越摩爾”算力的軟體之一——晶片設計的每一層掩模，背後都是海量計算

誤讀 3：“AI/機器學習會很快取代傳統 OPC”

糾偏：

AI-assisted OPC 是活躍的研究方向，但目前在量產中的應用仍以輔助角色為主
OPC 對精度要求極高（EPE 在 nm 級），純資料驅動模型的泛化能力和物理一致性仍是挑戰
更現實的路徑是 AI 加速 OPC 的某些環節（如初始解生成、SRAF 放置），而非端到端替代

13. 學習路徑

Level 1: 光刻基礎
├── 瞭解光刻基本原理（光源→掩模→投影→晶圓）
├── 理解解析度極限、瑞利判據、k₁因子
└── 推薦：《半導體制造技術》相關章節

Level 2: OPC 概念入門
├── 理解鄰近效應的物理來源（衍射、干涉）
├── 掌握 Rule-Based vs Model-Based OPC 的區別
└── 推薦：Synopsys/ASML 官方技術白皮書

Level 3: 計算光刻深入
├── 學習 Hopkins 成像模型
├── 瞭解 ILT 的數學架構（伴隨法、梯度最佳化）
├── 掌握 Process Window、MEEF、EPE 等關鍵指標
└── 推薦：SPIE Advanced Lithography 會議論文集

Level 4: 前沿追蹤
├── EUV 隨機效應與 OPC
├── GPU 加速計算光刻（NVIDIA cuLitho 等）
├── AI/ML 在計算光刻中的應用
└── 推薦：IEEE/SPIE 相關期刊與會議

14. 一句話總結

OPC 是光刻工藝的”預失真補償引擎”——它通過修改掩模圖案來對抗光學衍射帶來的圖案失真，是先進晶片製造中計算量最大、壁壘最高的軟體環節之一，其複雜度隨工藝節點演進而持續攀升。

15. 延伸閱讀與來源

資料與來源說明

本頁中關於市場規模、計算量、成本等具體數字多為行業估算或定性描述，因精確資料通常為廠商商業機密
技術原理部分基於公開的光學成像理論和計算光刻學術文獻
如需精確財務資料，建議參考 Synopsys (SNPS)、ASML、KLA 等上市公司財報

免責宣告：本頁為技術學習材料，不構成投資建議。涉及市場的描述多為定性分析，具體數字請以官方揭露為準。