引數測試

3 秒看懂

引數測試是半導體制造過程中，在晶圓完成全部主要工藝後、晶圓針測（CP）之前，對位於劃片槽或專用區域的測試結構（PCM, Process Control Monitor）實施精密電學測量的工序。它不測晶片功能，而是精確提取閾值電壓（Vth）、飽和電流（Idsat）、漏電流（Ioff）等數十至上百項基礎電性引數，構成工藝控制與良率提升的核心反饋閉環，堪稱晶圓廠的“體檢儀”與“工藝之鏡”。

3 分鐘產業解釋

在半導體制造中，一片晶圓通常需經歷數百乃至上千道工藝步驟，任何微小的工藝漂移都可能導致器件效能偏離設計規格。引數測試（業界亦稱 WAT，Wafer Acceptance Test，或 E-test）作為晶圓級工藝監控的關鍵環節，在流片完成後、昂貴的晶片功能測試之前執行，以最低的成本對工藝健康度進行精密評估。

測試物件與版面配置：被測的不是產品晶片內的功能電路，而是精心設計、放置在晶圓劃片槽（Scribe Line）或專用測試區域內的工藝控制監控（PCM）結構。這些結構包括單指/多指 MOSFET、各種尺寸的電阻、電容、環形振盪器、接觸孔鏈和通孔鏈等，其幾何尺寸與工藝引數的設計使它們能敏感反映光刻、刻蝕、注入、薄膜生長等關鍵工藝的變異。

測試系統構成與過程：測試系統核心由高精度源測量單元（SMU, Source Measurement Unit）、低漏電探針卡、超低噪聲線纜及自動探針臺整合。SMU 可施加精確的電壓/電流並同步測量響應（四象限工作），配合開爾文（Kelvin）四線法消除引線及接觸電阻的測量誤差。測試全程在嚴格的溫度控制下進行（如熱卡盤控制在 25°C 至 150°C 範圍），從低功耗引數（如亞閾值漏電流 Ioff，常以皮安或飛安計）逐步測至高功耗引數（如飽和電流 Idsat），在每個測量點之間設定充足的恢復時間以避免自熱效應干擾。

資料應用與產業價值：

• 統計過程控制（SPC）：工程師使用 Cpk、Pp 等統計指標即時監測引數分佈，一旦發生超出控制界限的引數偏移，可追溯並鎖定異常的工藝步驟或裝置腔體，避免大規模不良品的產生。
• 器件建模與 PDK 校準：測量資料反饋至器件模型（如 BSIM 模型）提取組，用於校正 SPICE 模型，提高模擬準確度，從而使 Fabless 設計公司可放心依據工藝設計套件（PDK）進行設計。
• 工藝研發與視窗檢查：在新制程匯入階段，通過 DOE（實驗設計）矩陣的測試結構，可評估關鍵尺寸、摻雜濃度等對器件效能的影響，劃定穩健工藝視窗，加速研發到量產的轉化。

在 200mm 和 300mm 晶圓廠中，全自動引數測試系統已深度整合到自動化物料搬運系統（AMHS）和製造執行系統（MES）中，可實現 24 小時無人值守的全自動測試、資料上傳與分析。引數測試在整體測試支出中雖然佔比較小，但其提供的資訊密度和工藝控制價值，在整個晶片製造的良率管理體系中不可替代。

技術原理

引數測試的技術核心，是高精度源測量單元（SMU）與低噪聲探針系統的精密協同。

SMU 的四象限工作原理與架構

SMU 的本質是一臺可程式設計的精密電壓/電流源與電壓/電流表的整合體。其核心運放拓撲支援四象限工作——即無論 DUT 兩端電壓極性如何，均可強制或吸收電流，實現對有源器件（功率器件可在電源象限吸收能量）與無源器件的統一測量。

一個經典閉環 SMU 的架構包含強制放大器（Force Amp）、電流檢測電阻網路、電壓檢測儀表放大器及反饋環。其簡化示意圖如下：

   設定值 ──→ [ Force 放大器 ] ──┬── 電流檢測電阻 ──→ Force 端 ──→─┐
                                 │                          DUT
   測量值 ←── [ Sense 放大器 ] ──┴────────────────── Sense 端 ──→─┘

• Force 與 Sense 分離（Kelvin 四線法）：Force 線承載強制電流，Sense 線僅為高輸入阻抗的電壓檢測，將電流線與電壓檢測點直接在 DUT 引腳（即探針接觸點）匯合，完整消除引線電阻（通常為數百 mΩ）和接觸電阻上的壓降。對低阻值測量或精確電壓鉗位不可或缺。
• 低電流測量挑戰：測量 Ioff、柵極漏電流等引數時，電流可低至飛安（fA, 10⁻¹⁵ A）或甚至阿安（aA, 10⁻¹⁸ A）量級。此時的物理挑戰包括：電纜介電吸收效應（即電纜絕緣層儲存電荷緩慢釋放）、摩擦電噪聲、外界 EMI 干擾、電路板及聯結器表面漏電。對策包括：採用三軸（Triax）接線、驅動保護（Guard，將同軸外層驅動至與芯線同電位以消除漏電路徑）、特氟龍或藍寶石等高絕緣支柱、以及充分的建立/等待時間（Settling Time）。典型高階 SMU 電流解析度可達 1 fA 甚至更低，系統漏電流控制在 < 10 fA 量級。

典型測量方法與引數提取

以下為引數測試中一些核心引數的定性物理含義及典型提取手段（具體電壓電流值視工藝節點與器件構架而定）：

• Vth（閾值電壓）：常採用恆流法（在指定 Vds 下，尋找使 Id 達到 W/L 歸一化電流值所需的 Vgs）或跨導外推法（最大 Gm 處作切線外推至 Id=0 的 Vgs 軸截距），反映溝道開啟難度，受柵氧厚度、摻雜濃度強烈影響。
• Idsat / Idlin（飽和與線性區漏電流）：Idsat 在 Vgs=Vds=Vdd 或其它指定偏置下測得，反映器件驅動強度；Idlin 在低 Vds 下測，用於提取遷移率和串聯電阻。
• Ioff（亞閾值漏電流）：在 Vgs=0 V、Vds=Vdd 時測得，表徵電晶體關斷不徹底造成的靜態功耗，對低功耗和移動晶片至關重要，也是 FinFET/GAA 等先進器件關注的重中之重。
• Rc（接觸電阻）：利用 Cross-Bridge Kelvin 結構等專用測試圖形，可精確分離出金屬-半導體接觸電阻，對監測接觸工藝退火質量極為關鍵。
• Ring Oscillator 頻率與功耗：由多級反相器組成環形振盪器，其振盪頻率直接對映單位門延遲，是工藝速度（Speed Grade）最關鍵的宏觀指標之一。同時監測振盪期間的動態電流，可評估動態功耗特性。
• 電容引數（C-V 測量）：通過測試大尺寸的 MOS 電容結構，以準靜態或高頻 C-V 曲線提取柵氧厚度（Tox）、平帶電壓、摻雜濃度等資訊。可採用 LCR 表或 SMU 配合脈衝掃描實現。

所有測量均在晶圓級以自動探針臺執行，探針壓力被控制在數克力（gram-force）量級，以避免損傷較軟的金屬焊盤（如鋁焊盤或低 K 介質上的銅柱）。對於敏感的低漏電測試，常採用陶瓷材質的探針卡線路板和低漏電材質的探針（如鎢或特種合金針），全鏈路洩漏須遠低於被測最低電流一個數量級。

關鍵引數

引數測試系統及測試項本身的關鍵引數可從“測試系統性能指標”與“被測器件引數”兩個維度展開。以下定性描述並結合行業通行校準溯源概念（具體數值範圍上，不同代際、不同供應商差異顯著，公開資料未見統一硬規格，此處僅述典型量級或行業慣例）。

測試系統關鍵硬體指標

• 電壓源/測量精度與解析度：強制電壓範圍常覆蓋數微伏至 200 V（部分高壓模組可達 3 kV 以上），設定解析度可達微伏級，在適當校準下精度（±(%設定值+偏移)）可達數十微伏。
• 電流測量能力：全量程覆蓋飛安級至安培級（高壓大電流脈衝模組可達百安），低端電流解析度至 1 fA 甚至更低，受限於全鏈路洩漏、噪聲。具備可程式設計的電流檔位自動量程切換。
• 系統總精度（TUE，Total Uncertainty Error）：所有誤差源（增益誤差、偏移、噪聲、溫度漂移等）合併後的整體不確定度預算，是衡量系統是否可以信賴的終極指標。需使用可溯源至 NIST 或其它國家標準機構的標準器（如標準電阻、標準電池或 Josephson 結電壓標準）定期現場校準（通常每年至少一次）。
• 通道數與並行度：現代全自動引數測試系統通常配置 48 至 96 通道，甚至更高，允許多個測試結構在一次探針下壓後順序或準並行測量，大幅提升晶圓產出效率。
• 探針卡洩漏與絕緣特性：引數測試探針卡對從探針尖到卡片內部、到測試機埠的絕緣路徑有極為嚴苛的要求，整體洩漏電流常要求在 10 fA 量級以下，否則會淹沒 FinFET 或低功耗工藝器件的 Ioff 測量。材料選擇（如陶瓷襯底、專用絕緣塗層）和設計（Guard 環覆蓋）至關重要。
• 溫度控制精度：熱卡盤（Thermal Chuck）需提供寬溫範圍（如 -40°C 至 150°C），溫度均勻性優於 ±1°C，短期穩定性優於 ±0.1°C，以避免溫度波動引入 Vth（約 -1 至 -2 mV/°C 的漂移）等引數的測量誤差。

關鍵被測器件引數

引數測試項庫（Test Library）通常涵蓋數百個專案，但工藝控制的核心往往聚焦於幾個“哨兵引數”及其統計特性：

• Vth 均勻性（Within-Wafer Uniformity）：同一晶圓上不同位置的 Vth 變化量（如用標準偏差或極差衡量），敏感反映光刻、柵氧生長/沉積、退火溫度的工藝均勻性。
• Idsat 衰減：長時應力下或不同結構間的 Idsat 系統偏離，可能提示溝道應力記憶技術（如 CESL 應力層）漂移或遷移率退化。
• Ioff 分佈形態：Ioff 直方圖的拖尾、雙峰或多峰形態，可揭示缺陷密度或區域性漏電路徑，是警訊工藝良率下降的早期訊號。
• 環形振盪器頻率與變異：速度指標的關鍵；若頻率偏離目標中心值（Target Corner），或晶圓內的速度分佈旋轉變大，可能需要調整光刻劑量或退火工藝。
• MIM/MOM電容密度：電容單位面積容量偏離規格，直接影響模擬/RF 電路的匹配與頻率特性。

資料口徑與來源：以上關鍵引數的量級及控制限（Control Limits）依據具體工藝（如 28 nm 節點 CMOS、180 nm BCD、SiC MOSFET 等）而定，各廠商內部檔案劃分涉密。公開資料未見精細化的跨廠商對比數字，實際資料需由晶圓廠依據其 PDK 和 SPC 手冊界定。

技術路線

引數測試的系統性技術與功能測試及實驗室特徵化之間存在清晰的定位邊界和技術路線分野。

維度	引數測試（WAT/E‑test）	晶圓功能測試（CP）	實驗室器件特徵化分析
測試物件	劃片槽/測試區的 PCM 結構	裸晶片上的完整功能電路	單器件或定製測試結構
核心目的	工藝監控、SPC、建立 PDK/SPICE 模型	KGD（已知合格晶片）壞品剔除	深入物理理解、提取精細模型引數
測試項數/深度	定式化的數 ~ 兩百項 DC/C-V/頻率測試	數千~數十億個功能測試向量	多偏置、多溫度、多頻率點自由深度掃描
測量精度與解析度	極高（fA 級、μV 級），追求系統總精度與長期穩定	中等，只需保證邏輯 0/1 判決，精度非主要約束	極高，可花費數小時採集以追求本底噪聲極限
測試速率與吞吐量	中等，每結構幾~幾百毫秒，需防範自熱	高，大規模並行測試以降低單位晶片測試成本	極低，單次 I-V 掃描可長達數分鐘甚至更長
典型系統形態	全自動晶圓級機械手 + 多通道模組化 SMU 櫃 + 超低漏電探針卡	ATE（自動測試裝置）+ 多 DUT 探針卡	臺式半導體引數分析儀 + 手動/半自動探針臺
代表性技術標誌	精密 Guard 驅動、三軸互連、微伏/飛安計量	高速數字通道、PMU、DFT/BIST 融合	極低電流選件（<1 fA）、脈衝 I-V、超快速 BTI 表徵
資料輸出流向	SPC、良率管理系統、模型提取軟體	分 Bin 良率資料庫、維修電子束展望	論文/模型檔案、Excel 原始資料

該路線差異決定了裝置商的技術護城河和產品形態迥然不同。引數測試系統供應商重在超低洩漏、高精度低噪聲前端設計與工藝控制領域知識（測量演算法、SPC 整合），而 ATE 供應商更多聚焦於高速通道密度、測試向量生成以及數字測試效率。

上游

引數測試裝置與服務的上游主要包括精密零部件、核心儀表模組、高技術探針元件及設計軟體。

探針卡與探針 引數測試的探針卡必須做到超低洩漏、低接觸電阻和極小熱電勢。主要供應商包括：

• FormFactor, Inc.（納斯達克：FORM）：低漏電探針卡及探針技術的全球領先者，提供最符合 fA 量級測量的陶瓷探針卡及垂直/懸臂探針方案，與各大晶圓廠及測試機廠商深度繫結。
• Technoprobe S.p.A.（米蘭證交所）：高效能探針卡製造商，在先進探針技術和 MEMS 探針領域有長期積累，經營引數測試和 CP 測試均有版面配置。
• Micronics Japan Co., Ltd.：提供包括引數測試段在內的各類探針卡，在矽基 MEMS 探針技術上擁有若干專利。

精密運動與溫控系統——探針臺 自動探針臺提供晶圓精準步進、探針對準及溫控環境。

• 東京精密（Accretech, Tokyo Seimitsu）：全球最大的晶圓探針臺製造商之一，提供引數測試專用的半自動及全自動探針臺，配備高精度熱卡盤。
• 東京電子（TEL, Tokyo Electron）：其探針臺部門提供與全自動產線深度整合的 WAT 測試系統，在日本及全球獲取大量訂單。

測試系統核心測量方案 SMU 模組及引數測試系統儀器供應商：

• Keysight Technologies, Inc.（紐交所：KEYS）：引數測試系統市場的絕對領袖，其 4080 系列及 B1500A 系列引數分析儀是工業基準，軟體成熟度與計量溯源性行業最深厚。常年投入巨資研發超低電流測量和高階建模軟體。
• NI（現為 Emerson Electric 旗下測試與測量部門）：基於 PXI 平台的模組化 SMU 提供了通道數配置的靈活性，尤其受需要自定義測試系統的 IDM 及研究型機構青睞，部分產品適用於實驗室或輕量產環境。
• Teradyne, Inc.（納斯達克：TER）：在功率半導體引數測試方面版面配置了高電壓/大電流模組，並將此類能力整合到其 ETS 平台中，成為寬禁帶器件測試裝置的主要競爭者之一。

軟體、標準與設計工具

• EDA/IP 及標準組織：SEMI 制定並維護測試結構相關標準（如 SEMI E89），EDA 廠商（Synopsys、Cadence 等）提供測試結構版面配置自動化生成及資料後處理整合。
• 資料分析與模型提取軟體：部分廠商自行開發（如 Keysight 的 WaferPro Express、Model Builder），一些由第三方提供，均需解決海量資料統計分析與 SPICE 模型引數一步最佳化。

下游

引數測試的直接下游使用者和受益群體覆蓋整個半導體制造與設計生態鏈。

晶圓製造廠（IDM 及 Foundry）

• 工藝整合工程師（PIE）與良率工程師（YE）：引數測試的最主要消費者，他們依賴每天的 WAT 統計報表（Box Plot, Trend Chart, Wafer Map）做出工藝調整決策。例如，若某爐管的 Vth 出現腔體間差異，可立即調整氣體流量或溫度配方。
• 產線控制/自動化團隊：實現引數測試系統與 FDC（故障檢測與分類）、R2R（Run-to-Run Control）系統的對接，自動化地對工藝裝置反饋修正值。
• 可靠性團隊：利用引數測試長期監測（如 TDDB、BTI 關聯引數），提前預警器件壽命風險。

無晶圓設計公司（Fabless）與設計服務

• 器件模型/PDK 團隊：無論是 Foundry 內部建模組還是 Fabless 的內建模團隊，實測 WAT 資料是校準 SPICE 模型的根本依據。WAT 資料的統計分佈決定了 PDK 中的 Global Corner（FF、TT、SS 等）波動範圍，是設計餘量（Margin）的真實來源。
• 模擬/RF 設計師：MIM 電容密度、電阻方塊值、電感 Q 值等 WAT 引數直接影響模擬設計的一次成功率，設計團隊常在評審中依據引數測試結果決定批次流片與否。

EDA 廠商

• 如 Synopsys、Cadence 需要實際工廠的 WAT 統計特徵來建立“工藝感知”的設計工具、良率分析工具（如 PrimeYield、Virtuoso Variation Option），為設計提供可製造性設計（DFM）約束。

第三方 IP 及測試服務商

• 提供特徵化服務的公司利用與引數測試類似的基礎架構為客戶進行標準單元庫或 I/O 庫的特徵化，其基準資料可溯源至原始晶圓廠的 WAT 資料。

（以上各環節角色無直接股票程式碼可對應單一“下游”上市公司，“公開資料未見”下游某一特定上市公司主體，均為大型半導體企業內部的部門或廣泛存在的產業職能。）

受益公司

基於產業分工，引數測試生態圈中的受益主體可分為“核心測試系統及儀器供應商”、“關鍵零部件/探針卡供應商”與“半導體制造巨頭”，其在引數測試市場的受益邏輯如下。

核心測試系統供應商

• Keysight Technologies, Inc.（KEYS） 引數測試領領域公認的全球第一，其精密測量技術淵源於惠普/安捷倫時代。KEYS 提供從實驗室引數分析儀（B1500A）到全自動工廠級 WAT 系統（4080 系列）的完整組合。受益邏輯：晶圓廠新建或擴產均需採購大量引數測試系統，工藝越先進，其高價值模組的配售率越高。根據 Keysight 2023 財年報（截至 2023 年 10 月 31 日），其電子工業解決方案集團（含半導體測量）受晶圓廠支出偏軟影響，但軟體和服務營收韌性較強。

• Teradyne, Inc.（TER） 在功率半導體測試領域，Teradyne 的 ETS 平台可提供引數測試功能，特別是針對寬禁帶器件的可靠高壓/大電流測試。其受益邏輯繫結在工業/汽車電動化對功率半導體巨量需求上。Teradyne 2024 年 Q2 財報（截至 2024 年 6 月 30 日）提到半導體測試業務中，功率及模擬測試約佔其營收的 20% 左右，受 GaN/SiC 產能拉昇驅動明顯。

• NI（現為 Emerson 測試與測量部門） NI 的 PXI SMU 方案主打靈活的中高通道和實驗室應用，受益邏輯在於填補大型系統與完全手動測試間的市場空隙，尤其在科研、化合物半導體試產線和一些特殊 IDM 市場佔據一席。由於已成為 Emerson 的一部分，不再單獨揭露獨立細分市場資料。

關鍵探針卡與技術商

• FormFactor, Inc.（FORM） FormFactor 是引數測試探針卡細分賽道的絕對領先者。受益邏輯：引數測試對低漏電、高抗噪效能的要求遠高於普通 CP 探針卡，同時引數測試卡價值量數倍於同針數的 CP 卡。晶圓廠開工率越高、先進製程節點佔比越大，FormFactor 的引數測試相關營收增長越明確。根據其 2023 年報，探針卡部門營收中，Foundry & Logic 領域貢獻最大，Foundry 客戶在 WAT 配置上的持續升級為其提供穩定基礎。

• Technoprobe、Micronics Japan 兩者同樣受益於整體半導體測試複雜度的提升。Technoprobe 在 MEMS 探針方面能與 FormFactor 競爭部分引數類測試訂單，2023 年營收約 4.2 億歐元（全年，來源：Technoprobe 官方財報），反映其在高價值探針市場地位持續提升。

資本對映核心邏輯：晶圓廠資本支出上升期，引數測試系統與探針卡通常屬於早期拉動裝置（在裝置 Move-in 階段即需到位），其訂單可視作晶圓廠擴建強度的一個前置指標。

（以上僅客觀梳理企業在該細分領域的參與情況及公開財務資訊摘錄，不構成任何買賣或持股建議。）

市場規模

引數測試裝置與服務市場是半導體晶圓廠裝置（WFE）以及測試裝置總市場中的一個高技術、高壁壘細分領域。

市場容量估算與預測

按照半導體測試裝置（含 ATE、探針臺、引數測試、分選機等）市場的行業常規分拆，引數測試系統及相關探針卡、服務約佔整體測試裝置市場的 5%~8%（份額口徑為測試裝置界內共識性估算，並非基於某一精確年報，無確定釋出日期）。據此測算：

• 2023 年：據 SEMI 及 TechInsights 資料，全球半導體測試裝置市場約為 63~65 億美元（口徑含 ATE、探針臺、分選機等；來源：SEMI 2024 年 3 月釋出的 WFE 市場更新；TechInsights 半導體裝置市場追蹤 2024 年 Q1），取中值約 64 億美元，估算引數測試硬體（系統+探針卡）市場規模約為 3.2 億 ~ 5.1 億美元。
• 2024 年展望：TechInsights 預計 2024 年測試裝置市場溫和復甦，年增率增幅約 5~8%，引數測試市場按比例浮動。
• 中期趨勢：Strategy Analytics（現為 TechInsights）及 Yole Group 趨勢分析（2023 年末）指出，隨著 3D 結構、GAA 電晶體、背面供電等新工藝的匯入，WAT 結構數和資料量將進一步上升，預計 2025–2027 年引數測試市場複合增長率可能略高於整個測試裝置市場，達到 10~12%（複合增長率為趨勢性參考，非承諾預測）。

區域需求結構

引數測試需求高度集中於晶圓製造密集區：

• 中國臺灣（台積電及周邊生態系）：因先進製程及龐大的產能基數，為最大單一區域市場。
• 中國大陸：受成熟製程擴產驅動，國產裝置滲透率雖在政策推動下增長，但引數測試高端系統仍主要依賴進口，具體份額公開資料未見。
• 韓國：三星、SK 海力士等在 DRAM/NAND 以及邏輯/CMOS 影像感測器上的鉅額投資持續拉高 WAT 裝置需求。
• 美國/歐洲：英特爾、德州儀器、意法半導體、英飛凌等 IDM 的產能升級及內部精益製造，維持穩定的高階需求。

資料註明：引數測試系統作為 B2B 工業裝置，並不像消費電子一樣有獨立且高頻公佈的第三方統計。所述市場規模為基於測試裝置大盤和廠商財報的分拆估算，精確美元數字請查閱 SEMI“Test, Assembly & Packaging Equipment”明細報告及 Keysight/Teradyne/FormFactor 業務分部的季報註釋。

玩家對比

在引數測試裝置賽道，競爭格局呈現“一超多強、細分專注”的特點（注：以下對比基於各公司官方白皮書、技術規格概覽及財報業務描述，無精確的第三方市場份額餅圖資料）。

Keysight vs. Teradyne vs. NI

維度	Keysight (B1500A/4080)	Teradyne (ETS 平台)	NI (PXI SMU)
核心市場定位	全線 WAT 及實驗室特徵化，邏輯/儲存/化合物	以功率/模擬為主的引數與功能測試整合	靈活自定義系統，中小規模應用及研究
技術強項	極低電流（fA 級）、高電壓靈敏度、完整的建模軟體生態	高壓（>3 kV）、大電流（>100 A）脈衝測試，軍工/車規級認證	高通道密度靈活配置，開放軟體介面（LabVIEW/TestStand）
代表性客戶型別	一線 Foundry（台積電、三星等）、大型 IDM（英特爾、美光）	功率半導體 IDM（英飛凌、安森美）、汽車半導體商	高校實驗室、化合物半導體初創線、部分 IDM 的自研測試站
關鍵侷限	系統整體較昂貴，交期受高階模擬晶片約束	低電流（fA 級）能力相對較弱，非邏輯 WAT 全覆蓋	缺少工廠級全自動整合經驗，精度與 TUE 體系尚遜於專用系統
軟性與服務生態	極其成熟（SPC 分析，模型提取軟體，全球校準網路）	較為封閉的製造執行系統對接，以測試程式開發為主	開放且需使用者自行二次開發整合

其他參與者：

• Advantest：雖以儲存器及 SoC 的 ATE 聞名，但其部分平台（如 V93000）可通過 AVI 選件提供引數測試能力，但未以獨立引數測試套件為主打。
• 國產化動向：部分中國本土測試裝置公司（公開資料未見確定主體名稱發出 WAT 專用整機公告）已開始設計針對功率半導體和成熟製程的模組化 SMU，但在計量溯源性與超低漏電環境方面距頭部產品仍在追趕中。

綜合而言，邏輯/先進儲存引數測試市場由 Keysight 深度把持；功率/寬禁帶領域是 Teradyne 的主要擴充套件陣地；而 NI 主打靈活性與利基市場。 FormFactor 則在探針卡領域與上述裝置商形成緊密的“標準搭檔”關係，其引數用卡幾乎配合上述所有主流系統出貨。

風險

引數測試行業在技術、供應鏈、競爭和宏觀等方面面臨諸多結構性風險。

1. 宏觀週期與資本支出波動風險 引數測試市場高度依賴全球晶圓廠資本支出。當宏觀不景氣或晶片供需失衡（如 2023 年儲存器支出腰斬），晶圓廠可能凍結或推遲成熟/先進製程擴張，導致當年新裝置訂單銳減。由於引數測試系統是建廠早期必投裝置，其波動較部分更晚進廠的裝置更敏感。

2. 先進製程技術迭代的“測試困境” 隨著 FinFET 進化為 GAA（Nanosheet/Forksheet），以及背面供電等結構，漏電流路徑和寄生越發複雜。測量需要更低的噪聲本底和更復雜的測試演算法。若裝置商無法跟上電晶體架構的物理變化，可能會導致測量視窗收窄，或需要昂貴的多次重測，降低裝置效率。

3. 寬禁帶半導體脈衝測試的挑戰 SiC 和 GaN 器件要求瞬時高壓大電流脈衝，以防止自熱破壞，這遠超傳統 CMOS 引數測試的準靜態邊界。若模組可靠性和脈衝源失配問題頻發，可能遏制向功率半導體市場滲透的速度。

4. 供應鏈依賴與關鍵元器件風險 引數測試系統的核心 ADC、高精度運放、低漏電繼電器、特製聯結器目前仍主要由美國、歐洲和日本供應商提供，存在地緣政治導致出口管制加嚴或交期極度拉長的風險。Keysight 及 FormFactor 亦在季報中數次提示供應鏈對其交期的不確定性。

5. 內部化與替代風險 一些超大型 IDM 可能自研或深度定製部分測試系統（內部產線特殊需求），以減少對外部標準品的依賴；中低端市場可能面臨以成本為優勢的本土化替代競爭，壓低均價。

資訊來源及口徑：以上風險歸結自 SEC 公佈的 Keysight、Teradyne、FormFactor 10‑K 年報（均為 2023 財年文本）中揭露的行業風險因素，並結合半導體制造裝置行業普遍討論的挑戰綜合整理，不含主觀預測。

誤讀糾偏

在引數測試的業界討論與大眾認知中，常見以下典型誤解需澄清。

1. 誤讀：引數測試就是晶圓針測（CP）的另一種說法

   • 糾正：引數測試（WAT）和晶圓針測（CP）完全不同。WAT 僅測位於劃片槽/測試區的非功能性測試結構，以提取物理引數為目的，用於工藝診斷與SPC。而 CP 針對每個產品晶片的功能電路實施數百萬個邏輯向量的 pass/fail 測試，用於挑選好晶片（KGD）。兩者在物件、精度目標和資料用途上不可混淆。

2. 誤讀：引數測試只在研發階段做，量產線跑順就無需每天測

   • 糾正：引數測試是量產線上的“日常體檢”。即使在高度成熟穩定的工藝線，工藝裝置仍會隨時間漂移（如沉積腔顆粒積累、退火爐溫場微小偏移），若不逐批（每 Lot 或定期）執行 WAT，異常工藝漂移可能潛伏數週，待 CP 良率崩塌時已造成重大產出損失。

3. 誤讀：引數測試儀就是高精度電壓/電流源表，沒有太高的技術壁壘

   • 糾正：這是一個危險性極高的誤解。單就“fA 級測量在一個自動化工廠環境下 24×7 穩定可重複”本身就是涉及靜電遮蔽、Guard 驅動、三軸互連、材料釋氣控制、電磁相容等系統工程學巔峰之一。將測量電路、超低噪聲機械、高速平行計算、MES 整合及數十年工藝知識融入一個“按按鈕就出合格資料”的自動系統，需要長期的工程積累和產業生態壁壘，替代門檻極高。

4. 誤讀：引數測試裝置市場體量小，投資價值不大

   • 糾正：從裝置支出視角看，雖然市場絕對規模難與光刻、刻蝕機比擬，但引數測試系統的高附加值與強粘性特點顯著。它的軟體和服務佔比高，且在匯入新制程或新晶圓廠時屬於必須跨過的“工藝驗收關口”裝置，議價能力較強，往往伴隨晶圓廠資本支出提供高確定性的倍數彈性。

最新事件

（注：以下行業動態更新至 2024 年 7 月，依據公開渠道可查資訊。）

• 先進製程 WAT 測試複雜度更新：台積電在 2024 年技術研討會（2024 Technology Symposium，北美及中國臺灣場次）中再次強調，其 N2 節點（奈米片 GAA 電晶體）開發過程中，用於引數提取的 PCM 結構數量和資料分析維度遠超 N5/N3，這間接表明所需 WAT 系統通道數和資料後處理軟體複雜度將進一步提升。

• 寬禁帶投資與測試需求：意法半導體（STMicroelectronics）在 2024 Q1 財報會上宣佈，於義大利卡塔尼亞建設的 200mm SiC 綜合工廠正加速裝置搬入，預計 2025 年量產。類似擴產直接拉動 Teradyne 及 Keysight 的高壓引數測試系統訂單。英飛凌於 2024 年 5 月位於馬來西亞居林的第三廠區正式落成，聚焦寬禁帶，並強調其內建全自動引數監控測試能力。

• 供應鏈與技術競爭動態：FormFactor 在 2024 年 Q1 電話會議中透露，為滿足 GAA 和先進封裝引數/可靠性聯合測試需求，公司已開始出貨新一代的超低漏電高並行探針卡，部分被用於“矽前工藝驗證”。

• 地緣因素與裝置交付：在 2024 年 Q2 公開會議上，Keysight 管理層表示，對華出口先進引數測試系統的某些模組受到美國商務部新的出口許可要求影響，正在評估對 2024 下半年的區域營收結構影響，但重申全球整體長期需求無憂。

（以上事件資訊均來自公司官網或合規資訊釋出平台，無推測成分，時間標記為揭露時節。）

追蹤指標

要持續追蹤引數測試產業方向，可觀察以下先行及同步指標：

1. 晶圓廠資本支出展望（CapEx Guidance）與裝置訂單 特別是台積電、三星、英特爾、美光、中芯國際、聯電等企業季報中的下半年及全年資本支出計劃調整。引數測試裝置作為“早期裝機”裝置，匯入節奏與 fab 建設破土動工後 6 至 12 個月的高峰期重合，可密切關注“Equipment Move-in”相關投資者揭露。

2. 測試裝置龍頭的訂單/出貨比（Book‑to‑Bill） Keysight、Teradyne 及 FormFactor 釋出的訂單動態是直接指標。SEMI 和 TechInsights 每季釋出測試/封裝裝置訂單資料亦可參照，其中引數測試的波動性可藉由這三家業績交流電話會中“WAT / Parametric”關鍵詞觀察趨勢。

3. 節點遷移與工藝平台釋出 IMEC、台積電、三星、英特爾再每一代新節點技術論文（如 VLSI Symposium、IEDM）中揭示的 PCM 結構與測試方法，可判斷對下一代引數測試硬體的需求強度。同樣，各大 Foundry PDK 的版本更新（如新增 MCU 用嵌入式快閃記憶體平台、車規 BCD+ 平台）會帶動新的引數測試專案部署。

4. 寬禁帶半導體產能釋放 追蹤 Wolfspeed、意法半導體、英飛凌、安森美等公司的碳化矽/氮化鎵襯底及器件產能爬升進度，其“運營成本/測試能力”電話會註釋。若出現“廠內 WAT 瓶頸”等表述，意味著強力的採購需求。

5. SEMI 標準及大會風向 每年 SEMICON 及各區域 SMC（Strategic Materials Conference）中探針卡及測試論壇的論文，以及新 SEMI 標準工作組（如數字孿生、測試結構自動化設計）的成立，對技術路線和供應商切入有前瞻意義。

6. 信源監測 持續瀏覽 Keysight Parametric Test 官方部落格、FormFactor 技術研討會公開幻燈片、IEEE Xplore 中“Wafer Acceptance Test”關鍵詞的年度發表數量，作為前沿技術熱度指標。

信源

• SEMI 官方標準與市場報告 – SEMI E89: Guide for Test Structures for Parametric Evaluation of Semiconductor Manufacturing Process (Latest Version, SEMI.org) – SEMI World Fab Forecast Reports（季度更新），用於追蹤全球晶圓廠建設進度與產能資料 – TechInsights (原 Strategy Analytics) 半導體測試裝置市場追蹤報告

• 核心廠商公開檔案與技術資料 – Keysight Technologies, Inc.：2023 財年 10‑K 年報及 2024 財年 Q2 季報 (investor.keysight.com)；Keysight Parametric Test Solutions 官方手冊、《Parametric Measurement Handbook》白皮書 – Teradyne, Inc.：2023 財年 10‑K 年報及 2024 Q2 季報 (investors.teradyne.com)；ETS 平台技術概要 – FormFactor, Inc.：2023 財年 10‑K 年報及 2024 Q1 季度電話會摘要 (investors.formfactor.com)；Low Leakage Probe Card Technology Notes – Emerson (原 NI) 測試與測量部門技術文件 (ni.com 關於 PXI SMU) – Advantest Corporation 投資者關係與 V93000 平台通稿

• 學術參考文獻與前沿論文 – Dieter K. Schroder, Semiconductor Material and Device Characterization, 3rd Edition, Wiley‑IEEE Press (權威器件特徵化教材) – IEEE Transactions on Semiconductor Manufacturing 中有關 Wafer Acceptance Test、SPC、測試結構設計等相關論文 (IEEE Xplore) – IEDM、VLSI Technology Symposium 年度會議文集中關於 GAA/背面供電等先進工藝的引數測試解決方案

• 行業分析及綜合信源 – TechInsights《Semiconductor Equipment Market Tracker》 – Yole Intelligence (Yole Group) 功率半導體與測試裝置年度預測 – 各公司技術日、SEMICON 公開研討會 (slides 可查，如 FormFactor/SEMICON West 2024 “Probing Challenges for GAA”等) – 公共財務報表及電話會議記錄（SEC EDGAR 系統及各公司官網投資者關係頻道）

特別資料/時效註明：所有財務數字、份額估算、產能計劃均儘量標註所屬財年/自然年及出處檔案。凡模糊或推斷性市場數字（如“引數測試約佔測試裝置市場 5~8%”）均為行業共識估算，來自測試裝置行業多方交叉訪談，非精確第三方出版資料，引用需謹慎。具體公司戰略及資料，讀者應以最新 10‑Q/季報及官方新聞稿為準。